專利名稱：標(biāo)準(zhǔn)芯片尺寸封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體封裝，特別是一種標(biāo)準(zhǔn)芯片尺寸封裝。
背景技術(shù)：
電子設(shè)備的小型化引導(dǎo)了更小型的半導(dǎo)體裝置的設(shè)計(jì)和制造。半導(dǎo)體裝置一般被封裝用于電連接印刷電路板的布線。芯片尺寸封裝提供了半導(dǎo)體裝置尺寸上的封裝，從而最小化封裝所消耗的電路板空間。如MOSFETs(metallic oxide semiconductor field effecttransistor 金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的這類垂直傳導(dǎo)功率半導(dǎo)體裝置具有在裝置的第一表面上形成的兩個(gè)電極或接頭以及在裝置的第二表面上形成的一第三個(gè)電極或接頭。為了把電極焊接 到印刷電路板上，一些傳統(tǒng)的芯片尺寸封裝所用的方法是把所有的電極布置在裝置的同一偵U。例如，美國第6，646，329號(hào)專利公開了一個(gè)封裝，包括導(dǎo)線架及其上結(jié)合的晶片。該晶片被連接到所述導(dǎo)線架上，其背面(漏極接點(diǎn))與從導(dǎo)線架上延伸出的源極引腳和柵極引腳共面。所公開的這個(gè)結(jié)構(gòu)非常復(fù)雜。另一個(gè)優(yōu)先技術(shù)的芯片尺寸封裝包括一個(gè)晶片，其漏極側(cè)安裝在一個(gè)金屬夾下，或者其源極和柵極電極被設(shè)置與該金屬夾的延伸區(qū)域的邊緣表面共平面，或者其如美國第6，624，522.號(hào)專利所公開。所公開的封裝使得在其被鑲嵌到電路板上后，很難視覺檢測焊點(diǎn)。美國第6，653，740號(hào)專利所公開的倒裝式芯片MOSFET結(jié)構(gòu)具有一個(gè)垂直傳導(dǎo)半導(dǎo)體晶片，通過一個(gè)擴(kuò)散器或傳導(dǎo)電極，該晶片的漏極層連接該晶片頂部的漏極電極。所公開的上述結(jié)構(gòu)存在電阻增加以及活躍區(qū)域減少的問題。同樣已知，可以通過傳導(dǎo)阻滯和傳導(dǎo)層來使得裝置電極與印刷電路板相連接。像這樣的一個(gè)結(jié)構(gòu)在美國第6，392，305號(hào)專利中被公開，其中電極的芯片連接傳導(dǎo)阻滯焊接，后者進(jìn)一步通過其側(cè)表面與印刷電路板相連接。美國第6，841，416號(hào)專利公開了一個(gè)芯片尺寸封裝，其具有上下兩個(gè)傳導(dǎo)層與芯片終端相連接。在上下傳導(dǎo)層同一側(cè)的表面上形成的電極表面與印刷電路板相應(yīng)鏈接焊點(diǎn)相連接。在這些案例中，對于低成本生產(chǎn)結(jié)構(gòu)或制造過程都過于復(fù)雜。這就需要一種芯片尺寸封裝技術(shù)，其可以提供在芯片雙面都可裝置接觸的電連接、能看見清楚的焊點(diǎn)、減小的印刷電路板安裝面積。并且該芯片尺寸封裝的制造方法允許適量的批量生產(chǎn)。該芯片尺寸封裝只需要簡單的生產(chǎn)步驟并具有較低的生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明公開的一種標(biāo)準(zhǔn)芯片尺寸封裝克服了先前技術(shù)的不足，為了實(shí)現(xiàn)本發(fā)明的目的，其具有一個(gè)能夠在標(biāo)準(zhǔn)構(gòu)型下與印刷電路板適配連接的芯片尺寸封裝，例如芯片的上下表面的平面直立于印刷電路板所在平面。凸起的芯片通過其兩側(cè)的電引腳連接到印刷電路板上。
本發(fā)明的一方面是公開一種標(biāo)準(zhǔn)芯片尺寸封裝，其具有兩側(cè)都設(shè)有引腳的晶片，所述每一引腳都包含電連接其上的焊接球，從而形成一個(gè)突起的芯片。本發(fā)明的另一方面是公開一種標(biāo)準(zhǔn)芯片尺寸封裝，其具有兩側(cè)都設(shè)有引腳的晶片，晶片第一側(cè)面上的每一引腳包含電連接其上的焊接球從而形成一個(gè)凸點(diǎn)芯片，晶片第二側(cè)面由一個(gè)焊接層組成，其電連接第二側(cè)面和一個(gè)印刷電路板上形成的傳道桿。本發(fā)明的另一方面，一個(gè)標(biāo)準(zhǔn)芯片尺寸封裝包括一個(gè)第一芯片和一個(gè)第二芯片，二者相連形成共漏極配置，第一和第二芯片都具有形成在非漏極側(cè)的柵極觸點(diǎn)、源極觸點(diǎn)，每一柵極觸點(diǎn)和每一源極觸點(diǎn)都包括一個(gè)與其電連接的焊接球，從而形成一個(gè)凸點(diǎn)共漏極
-H-* I I
心/T O
本發(fā)明的另一方面，一個(gè)標(biāo)準(zhǔn)芯片尺寸封裝包括串聯(lián)相連的第一、第二、第三芯片，上述芯片中的每一個(gè)都具有柵極觸點(diǎn)、源極觸點(diǎn)和漏極接觸點(diǎn)，每一柵極觸點(diǎn)、每一源極觸點(diǎn)和每一漏極接觸點(diǎn)都包括一個(gè)與其電連接的焊接球，從而形成一個(gè)凸點(diǎn)串聯(lián)芯片。本發(fā)明的另一方面，一個(gè)標(biāo)準(zhǔn)芯片尺寸封裝包括一個(gè)觸點(diǎn)形成在其兩側(cè)的芯片，形成在芯片的第一側(cè)的每一觸點(diǎn)都包括一個(gè)與其電連接的焊接球，從而形成一個(gè)凸點(diǎn)芯片
本發(fā)明的另一方面，制造一個(gè)標(biāo)準(zhǔn)芯片尺寸封裝的過程包括以下步驟
提供一個(gè)前側(cè)具有鋁襯墊而后側(cè)具有背側(cè)金屬的晶圓；
在所述晶圓后側(cè)形成鈍化層；
在晶圓后側(cè)打開窗口；
在鋁襯墊和打開的窗口上化學(xué)鍍鎳/金鍍層(Ni/Au)，以形成下部凸點(diǎn)金屬鍍層； 在下部凸點(diǎn)金屬鍍層上設(shè)置焊接球；
切割晶圓形成一組凸點(diǎn)芯片。在本發(fā)明的另一方面，制造一個(gè)共漏極標(biāo)準(zhǔn)芯片尺寸封裝的過程包括以下步驟 提供前側(cè)具有鋁襯墊而后側(cè)具有背側(cè)金屬的兩個(gè)晶圓；
化學(xué)鍍每一晶圓的前側(cè)并保護(hù)每一晶圓的后側(cè)，從而形成下部凸點(diǎn)金屬鍍層；
測定兩個(gè)晶圓的晶片布局是否相互匹配；
如相互匹配，則焊接晶圓后側(cè)；
否則當(dāng)?shù)诙A比第一晶圓小時(shí)，切割第二晶圓；
將從第二晶圓上切割的晶片附在第一晶圓的后側(cè)；
在下部凸點(diǎn)金屬鍍層上設(shè)置焊接球；
切割晶圓形成一組共漏極凸點(diǎn)芯片。本發(fā)明的另一方面，制造一個(gè)表面安裝標(biāo)準(zhǔn)芯片尺寸封裝的過程包括以下步驟 提供一個(gè)假片基底，其具有一組晶片區(qū)域；
蝕刻穿透位于每一晶片區(qū)域的角的孔洞；
采用銅表面電鍍假片基底；
凹槽化每一晶片區(qū)域的頂部表面，以形成一個(gè)凹槽和一組觸點(diǎn)；
凹槽化每一晶片區(qū)域的底部表面，以形成一組觸點(diǎn)；
底部表面的該組觸點(diǎn)中的每一個(gè)電連接相對應(yīng)的頂部表面的那組觸點(diǎn)中的一個(gè)；
在每一個(gè)晶片區(qū)域的頂部表面上安裝一組凸點(diǎn)芯片；
成型封裝該組凸點(diǎn)芯片；切割假片基底，形成表面安裝標(biāo)準(zhǔn)芯片封裝。以上是本發(fā)明的大綱，更重要的一些技術(shù)特征將在后面的具體實(shí)施例中采用細(xì)節(jié)加以描述，以有助于本發(fā)明的技術(shù)可以被更好的理解。本發(fā)明的其他附加技術(shù)特征會(huì)被在后面的具體實(shí)施例中加以詳述，并且其構(gòu)成本發(fā)明的附加權(quán)利要求。在解釋本發(fā)明的實(shí)施例之前，必須清楚的是參考以下附圖及實(shí)施例來詳述的本發(fā)明的具體應(yīng)用并不對本發(fā)明構(gòu)成限制，其僅僅是用于描繪。因此，本領(lǐng)域的技術(shù)人員基于本發(fā)明所公開之內(nèi)容可以設(shè)計(jì)處其他方法和系統(tǒng)來實(shí)現(xiàn)本發(fā)明的若干目的，然而根據(jù)本發(fā)明的權(quán)利要求，這些裝置、結(jié)構(gòu)并未脫離本發(fā)明的精神范圍。


通過以下的實(shí)施例和相應(yīng)的附圖對本發(fā)明的目的以及技術(shù)特征進(jìn)一步描述
圖IA是沿圖IE的A-A線的標(biāo)準(zhǔn)芯片尺寸封裝的橫截面結(jié)構(gòu)示意圖，其描述了本發(fā)明第一實(shí)施例中的與凹槽印刷電路板相連的封裝結(jié)構(gòu)。圖IB是本發(fā)明第一實(shí)施例的晶片的前表面的俯視結(jié)構(gòu)示意圖。圖IC是本發(fā)明第一實(shí)施例的晶片的后表面的俯視結(jié)構(gòu)示意圖。圖ID是本發(fā)明第一實(shí)施例的凹槽印刷電路板的俯視結(jié)構(gòu)示意圖。圖IE是本發(fā)明第一實(shí)施例的與凹槽印刷電路板相連的標(biāo)準(zhǔn)芯片尺寸封裝的俯視結(jié)構(gòu)示意圖。圖2A是沿圖2E的A-A線的標(biāo)準(zhǔn)芯片尺寸封裝的橫截面結(jié)構(gòu)示意圖，其描述了本發(fā)明第二實(shí)施例中的與凹槽印刷電路板相連的封裝結(jié)構(gòu)。圖2B是本發(fā)明第二實(shí)施例的晶片的前表面的俯視結(jié)構(gòu)示意圖。圖2C是本發(fā)明第二實(shí)施例的晶片的后表面的俯視結(jié)構(gòu)示意圖。圖2D是本發(fā)明第二實(shí)施例的凹槽印刷電路板的俯視結(jié)構(gòu)示意圖。圖2E是本發(fā)明第二實(shí)施例的與凹槽印刷電路板相連的標(biāo)準(zhǔn)芯片尺寸封裝的俯視結(jié)構(gòu)示意圖。圖3A是沿圖3E的A-A線的標(biāo)準(zhǔn)芯片尺寸封裝的橫截面結(jié)構(gòu)示意圖，其描述了本發(fā)明第三實(shí)施例中的與非凹槽印刷電路板相連的封裝結(jié)構(gòu)。圖3B是本發(fā)明第三實(shí)施例的晶片的前表面的俯視結(jié)構(gòu)示意圖。圖3C是本發(fā)明第二實(shí)施例的晶片的后表面的俯視結(jié)構(gòu)不意圖。圖3D是本發(fā)明第三實(shí)施例的非凹槽印刷電路板的俯視結(jié)構(gòu)示意圖。圖3E是本發(fā)明第三實(shí)施例的與非凹槽印刷電路板相連的標(biāo)準(zhǔn)芯片尺寸封裝的俯視結(jié)構(gòu)示意圖。圖4A是沿圖4E的A-A線的標(biāo)準(zhǔn)芯片尺寸封裝的橫截面結(jié)構(gòu)示意圖，其描述了本發(fā)明第四實(shí)施例中的與印刷電路板相連的封裝結(jié)構(gòu)。圖4B是本發(fā)明第四實(shí)施例的晶片的前表面的俯視結(jié)構(gòu)示意圖。圖4C是本發(fā)明第四實(shí)施例的晶片的后表面的俯視結(jié)構(gòu)示意圖。圖4D是本發(fā)明第四實(shí)施例的印刷電路板的俯視結(jié)構(gòu)示意圖。圖4E是本發(fā)明第四實(shí)施例的與印刷電路板相連的標(biāo)準(zhǔn)芯片尺寸封裝的俯視結(jié)構(gòu)示意圖。圖5A是沿圖5E的A-A線的雙芯片共漏極標(biāo)準(zhǔn)芯片尺寸封裝的橫截面結(jié)構(gòu)示意圖，其描述了本發(fā)明第五實(shí)施例中的與印刷電路板相連的封裝結(jié)構(gòu)。圖5B是本發(fā)明第五實(shí)施例的第一晶片的前表面的俯視結(jié)構(gòu)示意圖。圖5C是本發(fā)明第五實(shí)施例的第二晶片的前表面的俯視結(jié)構(gòu)示意圖。圖是本發(fā)明第五實(shí)施例的印刷電路板的俯視結(jié)構(gòu)示意圖。圖5E是本發(fā)明第五實(shí)施例的與印刷電路板相連的雙芯片共漏極標(biāo)準(zhǔn)芯片尺寸封裝的俯視結(jié)構(gòu)示意圖。圖6是本發(fā)明第六實(shí)施例的與印刷電路板相連的標(biāo)準(zhǔn)芯片尺寸封裝的俯視結(jié)構(gòu)示意圖。·圖7是標(biāo)準(zhǔn)芯片尺寸封裝的橫截面結(jié)構(gòu)示意圖，其描述了本發(fā)明第七實(shí)施例中的與印刷電路板相連的封裝結(jié)構(gòu)。圖8A-8F描述了制造本發(fā)明的表面安裝式封裝的方法。圖9是本發(fā)明的標(biāo)準(zhǔn)芯片尺寸封裝的制備過程的流程圖。圖10是本發(fā)明的雙芯片共漏極標(biāo)準(zhǔn)芯片尺寸封裝的制備過程的流程圖。圖11是本發(fā)明的引線架封裝的橫截面示意圖。
具體實(shí)施例方式本發(fā)明以下將會(huì)參考附圖并以實(shí)施例的方式進(jìn)一步闡述本發(fā)明。然而，所采用的附圖及實(shí)施例并不用于限制本發(fā)明的范圍。附圖中省略了本發(fā)明所采用的為本領(lǐng)域技術(shù)人員所熟知的元件，僅繪出為闡述本發(fā)明所必須的元件。此外，本發(fā)明包括圖中示出和未示出的元件。本發(fā)明公開了一種標(biāo)準(zhǔn)芯片尺寸封裝，其向芯片兩側(cè)上突起的裝置連接點(diǎn)提供電連接。所述封裝以固定的配置電連接刷電路板。圖IA描述了本發(fā)明第一實(shí)施例的標(biāo)準(zhǔn)芯片尺寸封裝100，其電連接凹槽印刷電路板150 (printed circuit board, PCB)0圖IE描述了安裝在凹槽PCB150上的標(biāo)準(zhǔn)芯片尺寸封裝的俯視圖，圖IA描述了沿圖IE的A-A線的橫截面視圖。所述標(biāo)準(zhǔn)芯片尺寸封裝100包含一個(gè)芯片105，該芯片105包括一個(gè)功率垂直傳導(dǎo)半導(dǎo)體裝置，如M0SFET。所述芯片105具有一個(gè)前表面115 (圖1B)和一個(gè)后表面117 (圖1C)。在前表面115上設(shè)置有一個(gè)柵極120和一個(gè)源極130。在后表面117上設(shè)置有一個(gè)漏極140。通過如圖9所示的制造過程900，在芯片100上形成柵極觸點(diǎn)120，源極觸點(diǎn)130，漏極觸點(diǎn)140，所述制造過程900包括步驟910，在該步驟中，在晶圓的前側(cè)形成鋁焊墊(Al)并在晶圓上形成一個(gè)鈦/鋁合金的背側(cè)金屬。在步驟920中，在晶圓背側(cè)形成一個(gè)鈍化層，在步驟930中，在所述鈍化層上形成至少一個(gè)窗口以暴露背側(cè)金屬。在第一實(shí)施例中，形成有一個(gè)單一的窗口。在步驟940中，在晶圓的兩側(cè)化學(xué)鍍鎳/金(Ni/Au)以進(jìn)一步提供凸點(diǎn)下金屬層(under bump metallization, UBM)作為焊接球的金屬觸點(diǎn)。在本發(fā)明中，除非另有說明，否則所述柵極、源極和漏極觸點(diǎn)包括所述UBM。同樣，為了簡單明了，鈍化層圖中未示出。芯片尺寸固定封裝100有凸起的觸點(diǎn)用于焊接到印刷電路板150上。在步驟950中，將所述焊接球固定在金屬觸點(diǎn)上，在步驟960中，將凸點(diǎn)晶圓切割成一組凸點(diǎn)芯片110。所述切割可以通過一個(gè)特殊的鋸子完成。如圖IE所示，凸點(diǎn)柵極觸點(diǎn)120和凸點(diǎn)源極觸點(diǎn)130設(shè)置與所述凸點(diǎn)芯片110的前表面115上并被柵極焊接凸點(diǎn)165和源極焊接凸點(diǎn)170覆蓋。一個(gè)凸點(diǎn)漏極觸點(diǎn)140設(shè)置在所述凸點(diǎn)芯片110的后表面117上并被一個(gè)漏極焊接凸點(diǎn)175覆蓋。位于所述金屬觸點(diǎn)上方的焊接球的輪廓在圖IB和圖IC中以虛線示出。
參考圖1D，所示的是印刷電路板150的俯視圖。線跡160a、160b和160c在表面151上形成，并分別包括獨(dú)立的圓形端163a、163b和163c。線跡160a和160b分別提供與柵極觸點(diǎn)120和與源極觸點(diǎn)130的電連接，同樣線跡160c提供與漏極觸點(diǎn)140的電連接。當(dāng)凸點(diǎn)芯片110被布置在沿印刷電路板的一部分形成的凹槽或缺口 155中時(shí)，所述圓形端163a、163b和163c尺寸適配的分別鋪襯在焊接球165、170和175下。所述凹槽155尺寸及形狀適配地接收凸點(diǎn)芯片110的一個(gè)側(cè)部111。所述凹槽155為凸點(diǎn)芯片Iio提供線性排列，從而使得焊接球165、170和175如圖IA和IE所示地分別相應(yīng)覆蓋鋪在所述圓形端163a、163b和163c。此外，凹槽155將凸點(diǎn)芯片110保持在一個(gè)標(biāo)準(zhǔn)位置上，從而使得在焊接回流時(shí)該凸點(diǎn)芯片110的側(cè)部111被設(shè)置在凹槽155中。有利的是，非導(dǎo)電印刷電路板150盡可能減少在芯片110的漏極觸點(diǎn)140與柵極觸點(diǎn)120、源極接觸點(diǎn)130之間的短路。此外，當(dāng)采用激光來切割凸點(diǎn)芯片110時(shí)，凸點(diǎn)芯片的側(cè)表面上可以形成二氧化硅來提供進(jìn)一步的短路保護(hù)。圖2E描述了安裝在凹槽PCB250上的標(biāo)準(zhǔn)芯片尺寸封裝200的俯視圖，圖2A描述了沿圖2E的A-A線的橫截面視圖。所述標(biāo)準(zhǔn)芯片尺寸封裝200包含一個(gè)芯片205，該芯片205包括一個(gè)功率垂直傳導(dǎo)半導(dǎo)體裝置，如M0SFET。本實(shí)施例與圖1A-1E的第一實(shí)施例相似，只是其源極和漏極具有多個(gè)金屬觸點(diǎn)而不是一個(gè)金屬觸點(diǎn)。所述芯片205有一個(gè)前表面215 (圖2B)和一個(gè)后表面217 (圖2C).在前表面215上設(shè)置有一個(gè)柵極觸點(diǎn)220、源極觸點(diǎn)230a和230b。漏極觸點(diǎn)240a和240b設(shè)置在所述后表面217上。隨后要被設(shè)置在上述觸點(diǎn)上的焊接球的輪廓用虛線示出。如圖9所示，在制造過程900中，在芯片205上設(shè)置柵極觸點(diǎn)220、源極觸點(diǎn)230a和230b、漏極觸點(diǎn)240a和240b。在本實(shí)施例中，在步驟930中，為源極和漏極設(shè)置二個(gè)窗口。在相應(yīng)設(shè)置有焊接球265，270a和270b的芯片205的前表面215上形成凸點(diǎn)柵極觸點(diǎn)220、凸點(diǎn)源極觸點(diǎn)230a和230b，在相應(yīng)設(shè)置有焊接球275a和275b的芯片205的后表面217上形成凸點(diǎn)漏極觸點(diǎn)240a和240b，從而形成一個(gè)凸點(diǎn)芯片210 (如圖2E所示)。圖2D是印刷電路板250的俯視圖。在表面251上形成線跡260a、260b、260c、260d和260e，其分別相應(yīng)包括圓形端263a、263b、263c、263d和263e。線跡260a提供與柵極觸點(diǎn)220的電連接。線跡260b和260c分別提供與源極觸點(diǎn)230a和230b的電連接。線跡260d和260e分別提供與漏極觸點(diǎn)240a和240b的電連接。當(dāng)凸點(diǎn)芯片210被布置在沿印刷電路板的一部分形成的凹槽或缺口 255中時(shí)，所述圓形端263a、263b和263c、263d和263e尺寸適配的分別鋪襯在上述焊接球下。所述凹槽255尺寸及形狀適配地接收凸點(diǎn)芯片210的一個(gè)側(cè)部211。所述凹槽255為凸點(diǎn)芯片210提供線性排列，從而使得焊接球265、270a和270b、275a和275b如圖2A和2E所示地分別相應(yīng)覆蓋鋪在所述圓形端263a、263b和263c、263d和263e上。此外，凹槽255將凸點(diǎn)芯片210保持在一個(gè)標(biāo)準(zhǔn)位置上，從而使得在焊接回流時(shí)該凸點(diǎn)芯片210的側(cè)部211被設(shè)置在凹槽255中。有利的是，非導(dǎo)電印刷電路板250盡可能減少在芯片210的漏極觸點(diǎn)240a、240b與柵極觸點(diǎn)220、源極接觸點(diǎn)230a、230b之間的短路。圖3A-3E描述了安裝本發(fā)明第三實(shí)施例的標(biāo)準(zhǔn)芯片尺寸封裝300，其電連接一個(gè)印刷電路板350.所述標(biāo)準(zhǔn)芯片尺寸封裝300包含一個(gè)芯片305，該芯片305包括一個(gè)功率垂直傳導(dǎo)半導(dǎo)體裝置，如MOSFE T。所述標(biāo)準(zhǔn)芯片尺寸封裝300在各方面都與第一實(shí)施例中的標(biāo)準(zhǔn)芯片尺寸封裝100相同，只是本實(shí)施中的標(biāo)準(zhǔn)芯片尺寸封裝300電連接一個(gè)不具有凹槽的印刷電路板350.
因此，相較于芯片105的觸點(diǎn)，芯片305的觸點(diǎn)設(shè)置在鄰近芯片305的邊緣處。如圖3B和3C所示，在芯片305的一個(gè)前表面315上、鄰近芯片305的一個(gè)邊緣307的位置上形成一個(gè)柵極觸點(diǎn)320和一個(gè)源極觸點(diǎn)330。同樣的，在后表面317上、鄰近邊緣304的位置上形成一個(gè)漏極觸點(diǎn)340。如圖3D所示的印刷電路板350具有與線跡160a、160b、160c (如圖ID所示)相同的線跡360a、360b、360c。沒有凹槽并且所述凸點(diǎn)芯片310通過焊接回流在圓形端363a、363b,363c處電連接所述線跡360a、360b、360c。如圖3A-3E所示，封裝300電連接印刷電路板350。焊接球365、370和375被相應(yīng)逐個(gè)焊接到金屬層320、330和340。焊接球365、370和375的焊接回流分別將柵極觸點(diǎn)320連接至線跡360a、將源極觸點(diǎn)330連接至線跡360b、將漏極觸點(diǎn)340連接至線跡360co圖4A-4D描述了本發(fā)明第四實(shí)施例的標(biāo)準(zhǔn)芯片尺寸封裝400，其電連接一個(gè)印刷電路板450.所述標(biāo)準(zhǔn)芯片尺寸封裝400包含一個(gè)芯片405，該芯片405包括一個(gè)功率垂直傳導(dǎo)半導(dǎo)體裝置，如MOSFET。所述芯片405有一個(gè)前表面415(圖4B)和一個(gè)后表面417 (圖4C)。在前表面415上、鄰近芯片405邊緣407處設(shè)置有一個(gè)柵極觸點(diǎn)420、一個(gè)源極觸點(diǎn)430。在所述后表面217上設(shè)置有一個(gè)漏極觸點(diǎn)440，其進(jìn)一步包括一個(gè)厚焊接層。如圖9所示，在制造過程900中，在芯片405上設(shè)置柵極觸點(diǎn)420、源極觸點(diǎn)430、漏極觸點(diǎn)440。在芯片405的后表面417上設(shè)置一個(gè)厚焊接層475。在所述后表面417上不需要鈍化層。圖4D是印刷電路板450的俯視圖。在表面451上形成線跡460a、460b，其分別相應(yīng)包括圓形端463a、463b。線跡460a提供與柵極觸點(diǎn)420的電連接。線跡460b提供與源極觸點(diǎn)430的電連接。線跡460c的傳導(dǎo)桿490提供與漏極觸點(diǎn)440的電連接。當(dāng)凸點(diǎn)芯片410被布置在印刷電路板450上時(shí)，所述圓形端463a、463b尺寸適配的分別鋪襯在焊接球465、470下，所述印刷電路板450的凸點(diǎn)芯片410的后表面417上的焊接層475鄰接所述傳導(dǎo)桿490。圖5A- 描述了本發(fā)明第五實(shí)施例的標(biāo)準(zhǔn)芯片尺寸封裝500，其電連接一個(gè)凹槽印刷電路板550。所述標(biāo)準(zhǔn)芯片尺寸封裝500包含兩個(gè)芯片510和520，二者都進(jìn)一步包括功率垂直傳導(dǎo)半導(dǎo)體裝置，如M0SFET。芯片510的尺寸大于或等于芯片520的尺寸，并且所述芯片510和芯片520相互連接共漏極配置。芯片510具有一個(gè)前表面511 (圖5B)和一個(gè)后表面(圖中未不出)一個(gè)柵極觸點(diǎn)530和一個(gè)源極觸點(diǎn)535設(shè)置在所述前表面511上。一個(gè)漏極觸點(diǎn)(圖中未示出)包括一個(gè)鈦/鎳/銀背側(cè)金屬(Ti/Ni/Ag)。芯片520具有一個(gè)前表面521 (圖5B)和一個(gè)后表面(圖中未示出)一個(gè)柵極觸點(diǎn)540和一個(gè)源極觸點(diǎn)545設(shè)置在所述前表面521上。一個(gè)漏極觸點(diǎn)(圖中未示出)包括一個(gè)鈦/鎳/銀背側(cè)金屬(Ti/Ni/Ag)。在如圖10所示的制造過程1000中，芯片510和520的漏極觸點(diǎn)可以相互電連接。在步驟1010中，采用了兩個(gè)晶圓。第一晶圓包括一組芯片510，第二晶圓包括一組芯片520.所述兩個(gè)晶圓的后側(cè)包括芯片510和520的后表面并包括鈦/鎳/銀背側(cè)金屬(Ti/Ni/Ag)。在步驟1020中，所述兩個(gè)晶圓的前側(cè)都化學(xué)鍍有鎳/金鍍層(Ni/Au)作為保護(hù)。在步驟1030中，測量芯片510的尺寸是否與芯片520的尺寸相等。如果尺寸相等，則兩個(gè)晶圓的布局相互匹配，并在隨后的步驟1040中，兩個(gè)晶圓的背側(cè)焊接在一起。在步驟1040中，放置兩個(gè)晶圓的位置，以使得芯片510和芯片520——相互匹配。如果芯片510比芯片520打，則在步驟1050中，將第二晶圓切割成若干芯片520，并在步驟1060中，以共漏極的結(jié)構(gòu)將所述芯片520附在第一晶圓的芯片510上。為了實(shí)現(xiàn)該目的，匹配過程宜采用紅外照相機(jī)或激光。在步驟1040和1060中，可以使用導(dǎo)電環(huán)氧膠551。可選地，可采用回流溫度高于焊接球565、570、575和580的焊接。 在步驟1070中，焊接球位于兩個(gè)晶圓的前側(cè)，以提供與芯片510和520的柵極觸點(diǎn)、源極觸點(diǎn)的電連接。如圖5A和5E所示，焊接球565、570、575和580分別電連接并位于金屬觸點(diǎn)530、535、540和545下。最后，在步驟1080中，切割晶圓以形成凸點(diǎn)雙芯片共漏極芯片590。凸點(diǎn)雙芯片共漏極芯片590電連接印刷電路板550。參考圖5D，印刷電路板550具有線跡560a、560b、560c和560d,其分別相應(yīng)包括圓形端563a、563b、563c和563d。線跡560a和560b分別提供與第一芯片510的柵極觸點(diǎn)530和源極觸點(diǎn)535的電連接。線跡560c和560d提供與第二芯片520的柵極觸點(diǎn)540和源極觸點(diǎn)545的電連接。當(dāng)凸點(diǎn)雙芯片共漏極芯片590被布置在沿印刷電路板550的一部分形成的凹槽或缺口 555上時(shí)，所述圓形端563a、563b、563c和563d尺寸適配的分別鋪襯在焊接球565、570、575和580下。所述凹槽555的尺寸適配
所述凹槽555尺寸及形狀適配地接收凸點(diǎn)芯片590的一個(gè)側(cè)部511。所述凹槽555為凸芯片590提供線性排列，從而使得焊接球565、570、575和580如圖5A和5E所示地分別相應(yīng)覆蓋鋪在所述圓形端563a、563b、563c和563d上。此外，凹槽555將凸點(diǎn)芯片590保持在一個(gè)標(biāo)準(zhǔn)位置上，從而使得在焊接回流時(shí)該凸點(diǎn)芯片590的側(cè)部511被設(shè)置在凹槽555中。有利的是，非導(dǎo)電印刷電路板550盡可能減少在芯片590的柵極觸點(diǎn)與源極觸點(diǎn)之間的短路。此外，此外，如果采用激光來切割凸點(diǎn)芯片590，則凸點(diǎn)芯片的側(cè)表面上可以形成二氧化來提供進(jìn)一步的短路保護(hù)。根據(jù)本發(fā)明第六實(shí)施例，多個(gè)標(biāo)準(zhǔn)芯片可以安裝在一個(gè)PCB上。如圖6所示，一個(gè)標(biāo)準(zhǔn)芯片尺寸封裝600包含一系列連接的三個(gè)M0SFET，其電連接至一個(gè)印刷電路板650上。第一 M0SFET610包括一個(gè)柵極觸點(diǎn)，其通過焊接球615電連接線跡651a。第一 M0SFET610的源極觸點(diǎn)通過焊接球617電連接線跡651e。第一 M0SFET610的漏極觸點(diǎn)通過焊接球619電連接線跡651f。第二 M0SFET620包括一個(gè)柵極觸點(diǎn)，其通過焊接球621電連接線跡651b。第二M0SFET620的源極觸點(diǎn)通過焊接球619電連接線跡651f和第一 M0SFET610的漏極。第二M0SFET620的漏極觸點(diǎn)通過焊接球623電連接線跡651g。第三M0SFET630包括一個(gè)柵極觸點(diǎn)，其通過焊接球625電連接線跡651c。第三M0SFET630的源極觸點(diǎn)通過焊接球623電連接線跡651g和第二 M0SFET620的漏極。第三M0SFET630的漏極觸點(diǎn)通過焊接球627電連接線跡651d。通過如前所述的制備過程900，形成第一、第二、第三M0SDET610、620、630的柵極、源極和漏極。印刷電路板650最好包括一組凹槽，其尺寸及形狀適配的接受M0SFET610、620,630的側(cè)部，從而使得M0SFET610、620、630以標(biāo)準(zhǔn)位置設(shè)置在所述印刷電路板650上，該標(biāo)準(zhǔn)位置允許焊接連接具有清楚的視角并減少印刷電路板被占用面積。 如圖7所示，本發(fā)明的第七實(shí)施例中，標(biāo)準(zhǔn)芯片尺寸封裝700包括一個(gè)芯片705，其電連接一個(gè)印刷電路板750。該芯片705包括一個(gè)功率垂直傳導(dǎo)半導(dǎo)體裝置，如M0SFET。芯片705僅僅在其一側(cè)邊710處具有凸點(diǎn)，從而形成凸點(diǎn)芯片710。印刷電路板 750上的凹槽755接收凸點(diǎn)芯片710。如前所述，凸點(diǎn)芯片710的觸點(diǎn)730通過焊接球770連接印刷電路板的線跡760。線跡760的圓形端763尺寸和形狀適配的鋪襯在焊接球770下。流程圖8A-8F描述了一個(gè)表面安裝封裝800的形成過程。參考圖8A，采用具有一組晶片區(qū)域815 (僅示出其中一個(gè))的一個(gè)假片(dummy wafer)或基底。通過在一組晶片區(qū)域815的角上蝕刻出空洞820，形成曲線接觸路由823a、823b、823c、823d (如圖8B所示)。接下來，如圖SC所示，在假片的所有表面上鍍上一層銅層825。假片沒有被切割成單獨(dú)的晶片區(qū)域815，因此晶片區(qū)域815的直邊沒有暴露，故沒有鍍上銅層825。然而，蝕刻的接觸路由823a-823d提供了晶片815的頂部和底部之間的電連接。假片和基底的頂部表面和底部表面隨后被蝕刻或更簡便地被機(jī)械半切穿。底部表面830上的銅層凹槽化，提供觸點(diǎn)如圖8D-2所示的835a、835b、、835c和835d。頂部表面840 (圖8D-1)被分割以提供頂部接觸點(diǎn)847a、847b、847c和847d，上述接觸點(diǎn)電分別相應(yīng)通過蝕刻的接觸路由823a、823b、823c、823d連接底部接觸點(diǎn)835a、835b、、835(^P835d。頂部表面840同樣凹槽化，以提供凹槽845。這樣就形成了路由晶片850。在圖8E中，一個(gè)凸點(diǎn)芯片860被安裝在凹槽845中的路由晶片850上，如前述實(shí)施例一樣。凸點(diǎn)芯片860采用焊接回流通過其焊接球電連接觸點(diǎn)847a、847b、847c和847d。組成安裝在凸點(diǎn)芯片860上的路由晶片850的假片或基底的頂部采用成型化合物870封裝，并被切割形成如圖8F所示的表面安裝封裝800，其中所述成型化合物具有一個(gè)適配的成型凹槽并。所述表面安裝封裝800可以表面安裝在一個(gè)具有線跡890的印刷電路板880 上。在另一個(gè)實(shí)施例中，圖11描述了與本發(fā)明的標(biāo)準(zhǔn)芯片尺寸封裝連用的一個(gè)引線架1100。一個(gè)凸點(diǎn)芯片1110安裝在引線架1150的標(biāo)準(zhǔn)位置上，其焊接球1170電連接該引線架。該引線架被包裹在一個(gè)塑料模型1190中。這種配置允許小型封裝，并減小電線焊接及減小與感應(yīng)系數(shù)和電阻有關(guān)的電線。在之前的實(shí)施例中，可以采用任意非傳導(dǎo)基底來替代印刷電路板，只要該基底具有適合安裝本發(fā)明的標(biāo)準(zhǔn)芯片尺寸封裝的特征。所述特征包括，用于連接標(biāo)準(zhǔn)芯片尺寸封裝的焊接球的線跡，以及用于接收芯片的凹槽。本發(fā)明的標(biāo)準(zhǔn)芯片尺寸封裝提供了在芯片兩側(cè)與裝置觸點(diǎn)的電連接、一個(gè)清楚地焊接視野和減小的印刷電路安裝面積。 上述實(shí)施例的具體應(yīng)用可以通過多種方式實(shí)現(xiàn)，然而其仍未脫離本發(fā)明的范圍。例如，與芯片尺寸封裝的底部填充金屬上具有涂層相似，可以在印刷電路板的表面做涂層從而提供額外的保護(hù)以防止短路。進(jìn)一步而言，某一實(shí)施例的一些方面可以包含部分專利內(nèi)容，而不使用同一實(shí)施例的其他內(nèi)容。此外，不同實(shí)施例的一些方面可以合并使用。本發(fā)明的范圍應(yīng)該以其權(quán)利要求書所要求的內(nèi)容加以確定。·
權(quán)利要求
1.一種制造標(biāo)準(zhǔn)芯片尺寸封裝的方法，其特征在于，包括以下步驟提供一個(gè)前側(cè)具有觸點(diǎn)而后側(cè)具有背側(cè)金屬的晶圓；在所述晶圓后側(cè)形成鈍化層；在晶圓后側(cè)打開窗口以暴露背側(cè)金屬；在金屬襯墊和晶圓的兩側(cè)化學(xué)鍍鎳/金鍍層(Ni/Au)，以形成下部凸點(diǎn)金屬鍍層；在下部凸點(diǎn)金屬鍍層上設(shè)置焊接球；切割晶圓形成一組凸點(diǎn)芯片。
2.一種制造共漏極標(biāo)準(zhǔn)芯片尺寸封裝的方法，其特征在于，包括以下步驟提供前側(cè)具有鋁襯墊而后側(cè)具有背側(cè)金屬的兩個(gè)晶圓；化學(xué)鍍每一晶圓的前側(cè)并保護(hù)每一晶圓的后側(cè)，從而形成下部凸點(diǎn)金屬鍍層；測定兩個(gè)晶圓的晶片大小和布局是否相互匹配；如相互匹配，則焊接晶圓后側(cè)；否則當(dāng)?shù)诙A的晶片比第一晶圓的晶片小時(shí)，切割第二晶圓；將從第二晶圓上切割的晶片附在第一晶圓的后側(cè)；在下部凸點(diǎn)金屬鍍層上設(shè)置焊接球；切割晶圓形成一組共漏極凸點(diǎn)芯片。
全文摘要
本發(fā)明公開了一種標(biāo)準(zhǔn)芯片尺寸封裝。所述標(biāo)準(zhǔn)芯片尺寸封裝提供了與芯片兩側(cè)上的凸點(diǎn)裝置觸點(diǎn)的電連接。所述封裝在一個(gè)標(biāo)準(zhǔn)構(gòu)型上連接在一個(gè)印刷電路板上。本發(fā)明同時(shí)公開了制造所述標(biāo)準(zhǔn)芯片封裝的方法。
文檔編號(hào)H01L21/60GK102945811SQ20121041392
公開日2013年2月27日 申請日期2009年6月5日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者馮濤, 安荷·叭剌, 何約瑟 申請人:萬國半導(dǎo)體股份有限公司