專利名稱：半導(dǎo)體硅片的電阻率測試方法及測試結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種半導(dǎo)體硅片的電阻率測試方法和半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)。
背景技術(shù)：
在半導(dǎo)體制造領(lǐng)域中，裸芯片的電阻率是一個十分關(guān)鍵的參數(shù)之一，電阻率是否在合格范圍內(nèi)直接影響了裸芯片的整體性能。裸芯片是通過裸晶片制作而成的，因此，要對裸晶片的電阻率進行測量。如果裸晶片的電阻率在合格的范圍內(nèi)，則裸芯片也在合格的范圍內(nèi)；如果裸晶片的電阻率不在合格的范圍內(nèi)，則裸芯片也不在合格的范圍內(nèi)?，F(xiàn)在技術(shù)中，裸晶片的電阻率的測試方法一般采用時域電荷測量。時域電荷測量方法，是將裸晶片放入電阻繪制儀器內(nèi)，給電阻繪制儀器接通電壓后，通過實時的電壓瞬間突變從而測量并繪制裸晶片的電阻率?，F(xiàn)有技術(shù)中，裸晶片的電阻率測量一般通過無接觸電阻繪制儀器，即裸 晶片與電阻繪制儀器的兩個電極不接觸。例如化合物半導(dǎo)體裸晶片的電阻率測試，如果電阻繪制儀器的兩個電極直接與裸晶片接觸，加載到電極兩端的電壓，其電壓可能會影響到裸晶片的其它參數(shù)變化，因此可能會影響到裸晶片的質(zhì)量。因此，現(xiàn)有技術(shù)中測量裸芯片的電阻率的缺點在于是通過對裸晶片的電阻率的測量，判斷裸芯片的電阻率是否能夠達到要求，而不能直接測量裸芯片的電阻率。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，提供了一種半導(dǎo)體硅片的電阻率測試方法，該電阻率測試方法能夠直接測量半導(dǎo)體硅片中裸芯片的電阻率。為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是首先，在半導(dǎo)體硅片的每一個裸芯片上制作出電阻率測試結(jié)構(gòu)；其次，將電阻繪制儀器的電壓直接加載到所述電阻率測試結(jié)構(gòu)上；然后，采用時域電荷測量方法測量半導(dǎo)體硅片的電阻率。進一步的，所述電阻率測試結(jié)構(gòu)，包括硅層，在所述硅層下面設(shè)置有氧化層，在所述硅層上面設(shè)置有介質(zhì)層，在所述介質(zhì)層上面設(shè)置有金屬層。本發(fā)明半導(dǎo)體硅片的電阻率測試方法，是通過在半導(dǎo)體硅片的裸芯片上制作電阻率測試結(jié)構(gòu)后，將電阻繪制儀器的兩個電極的電壓直接加載到裸芯片的電阻率測試結(jié)構(gòu)上，之后采用時域電荷測試方法測量半導(dǎo)體硅片中裸芯片的電阻率的。由于所述電阻率測試結(jié)構(gòu)的硅層分別通過介質(zhì)層和氧化層隔離，則電阻繪制儀器上的電壓可以直接加載到半導(dǎo)體硅片上，即直接加載到半導(dǎo)體硅片的裸芯片上。而實際測量裸芯片的電阻率時，由于介質(zhì)層與氧化層的隔離作用，而不會影響到裸芯片的其它參數(shù)的變化，因此不會影響到裸芯片的質(zhì)量。為了解決上述技術(shù)問題，本發(fā)明所要解決的另一技術(shù)問題是提供一種半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)，包括硅層，所述硅層下面設(shè)置有氧化層，所述硅層上面設(shè)置有介質(zhì)層，所述介質(zhì)層上面設(shè)置有至少一層金屬層。
本發(fā)明半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)，由于硅層是通過介質(zhì)層和氧化層隔離，所述電阻繪制儀器的兩個電極端可以直接與所述半導(dǎo)體硅片中的裸芯片點接觸式電路連接。本發(fā)明半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)，用于測量半導(dǎo)體硅片的裸芯片的電阻率參數(shù)。


圖I是半導(dǎo)體硅片的結(jié)構(gòu)示意圖；圖2是半導(dǎo)體硅片其中一個裸芯片的電阻率測試結(jié)構(gòu)的俯視圖；圖3是半導(dǎo)體硅片其中一個裸芯片的電阻率測試結(jié)構(gòu)的主視圖；圖4是半導(dǎo)體硅片其中一個裸芯片的電阻率測試結(jié)構(gòu)的左視圖。圖中所示10、半導(dǎo)體硅片，20、裸芯片，30、電阻率測試結(jié)構(gòu)，31、硅層，32、氧化層，33、介質(zhì)層,34、金屬層。
具體實施例方式下面結(jié)合附圖對本發(fā)明作詳細描述本發(fā)明半導(dǎo)體硅片的電阻率測試方法，請參考圖I、圖2、圖3、圖4，包括以下步驟首先，在半導(dǎo)體硅片10的每一個裸芯片20上制作出電阻率測試結(jié)構(gòu)30 ；其次，將電阻繪制儀器的電壓直接加載到所述電阻率測試結(jié)構(gòu)30上；然后，采用時域電荷測量方法測量半導(dǎo)體硅片10的電阻率。其中，所述電阻率測試結(jié)構(gòu)30，包括硅層31，在所述硅層31下面設(shè)置有氧化層32，在所述硅層31上面設(shè)置有介質(zhì)層33，在所述介質(zhì)層33上面設(shè)置有金屬層34。其中，時域電荷測量(TDCM,Time Domain Charge Measurements)方法，是在半導(dǎo)體硅片中的裸芯片上加載電壓后，通過實時的電壓瞬間突變而測量并繪制半導(dǎo)體硅片中的裸晶片的電阻率。時域電荷測量方法是現(xiàn)有技術(shù)。可參考R Stibal et al 1991 Semicond. Sci.Technol. 6 995 (1991 年出版的 Semicond. Sci. Technol.第 995 頁,作者是 R. Stibal 等)。或者參考 1991 年 10 月出版的 Contactless evaluation of semi-insulating GaAs waferresistivity using the time-dependent charge measurement。本發(fā)明半導(dǎo)體硅片的電阻率測試方法，是通過在半導(dǎo)體硅片10的裸芯片20上制作電阻率測試結(jié)構(gòu)30后，將電阻繪制儀器的兩個電極的電壓直接加載到裸芯片的電阻率測試結(jié)構(gòu)30上，之后采用時域電荷測試方法測量半導(dǎo)體硅片10中裸芯片30的電阻率的。由于所述電阻率測試結(jié)構(gòu)的硅層31分別通過介質(zhì)層33和氧化層32隔離，則電阻繪制儀器上的電壓可以直接加載到半導(dǎo)體硅片10上，即直接加載到半導(dǎo)體硅片10的裸芯片20上。而實際測量裸芯片20的電阻率時，由于介質(zhì)層33與氧化層32的隔離作用，而不會影響到裸芯片20的其它參數(shù)的變化，因此不會影響到裸芯片20的質(zhì)量。本發(fā)明半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)，請參考圖3、圖4，包括硅層31，所述硅層31下面設(shè)置有氧化層32，所述硅層31上面設(shè)置有介質(zhì)層33，所述介質(zhì)層33上面設(shè)置有至少一層金屬層34。本發(fā)明半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)，用于測量半導(dǎo)體硅片10的裸芯片20的電阻率參數(shù)。本發(fā)明半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)，由于硅層31是通過介質(zhì)層33和氧化層32隔離，則電阻繪制儀器的兩個電極端可以直接與所述半導(dǎo)體硅片10中的裸芯片 20點接觸式電路連接。之后采用時域電荷測量方法測量并繪制半導(dǎo)體硅片10的裸芯片20的電阻率參數(shù)。
權(quán)利要求
1.一種半導(dǎo)體硅片的電阻率測試方法，包括以下步驟 首先，在半導(dǎo)體硅片(10)的每一個裸芯片(20)上制作出電阻率測試結(jié)構(gòu)(30)； 其次，將電阻繪制儀器的電壓直接加載到所述電阻率測試結(jié)構(gòu)(30)上； 然后，采用時域電荷測量方法測量半導(dǎo)體硅片(10)的電阻率。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體硅片的電阻率測試方法，其特征在于所述電阻率測試結(jié)構(gòu)(30)，包括硅層(31)，在所述硅層(31)下面設(shè)置有氧化層(32)，在所述硅層(31)上面設(shè)置有介質(zhì)層(33)，在所述介質(zhì)層(33)上面設(shè)置有金屬層(34)。
3.一種半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)，包括硅層(31)，其特征在于所述硅層(31)下面設(shè)置有氧化層(32)，所述硅層(31)上面設(shè)置有介質(zhì)層(33)，所述介質(zhì)層(33)上面設(shè)置有至少一層金屬層(34)。
全文摘要
本發(fā)明公開了一種半導(dǎo)體硅片的電阻率測試方法及測試結(jié)構(gòu)，包括以下步驟首先，在半導(dǎo)體硅片(10)的每一個裸芯片(20)上制作出電阻率測試結(jié)構(gòu)(30)；其次，將電阻繪制儀器的電壓直接加載到所述電阻率測試結(jié)構(gòu)(30)上；然后，采用時域電荷測量方法測量半導(dǎo)體硅片(10)的電阻率。所述電阻率測試結(jié)構(gòu)，包括硅層(31)，在所述硅層(31)下面設(shè)置有氧化層(32)，在所述硅層(31)上面設(shè)置有介質(zhì)層(33)，在所述介質(zhì)層(33)上面設(shè)置有金屬層(34)。本發(fā)明半導(dǎo)體硅片的電阻率測試結(jié)構(gòu)，用于測量裸芯片的電阻率；本發(fā)明半導(dǎo)體硅片的電阻率測試方法，能夠直接測量半導(dǎo)體硅片中裸芯片的電阻率。
文檔編號H01L23/544GK102928669SQ20121041467
公開日2013年2月13日 申請日期2012年10月25日 優(yōu)先權(quán)日2012年10月25日
發(fā)明者許丹 申請人:上海宏力半導(dǎo)體制造有限公司