半導(dǎo)體結(jié)構(gòu)的測(cè)試方法
【專利摘要】一種半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，先提供至少一半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)具有一中介板及設(shè)于該中介板上的一半導(dǎo)體組件，再設(shè)置該半導(dǎo)體結(jié)構(gòu)于一具有支撐部的承載件上，且該半導(dǎo)體組件結(jié)合于該承載件上，而該支撐部用于支撐該中介板，之后進(jìn)行測(cè)試作業(yè)。借由于封裝前，先測(cè)試該半導(dǎo)體結(jié)構(gòu)的電性，以于測(cè)試中，因?qū)щ娐窂讲恍杞?jīng)過(guò)封裝基板的內(nèi)部線路，所以能加速測(cè)試過(guò)程而減少作業(yè)時(shí)間。
【專利說(shuō)明】半導(dǎo)體結(jié)構(gòu)的測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種測(cè)試方法，尤指一種半導(dǎo)體結(jié)構(gòu)的測(cè)試方法。
【背景技術(shù)】
[0002]隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品在型態(tài)上趨于輕薄化，在功能上則逐漸邁入高性能、高功能、高速度化的研發(fā)方向。在現(xiàn)行的覆晶技術(shù)因具有縮小芯片封裝面積及縮短信號(hào)傳輸路徑等優(yōu)點(diǎn)，目前已經(jīng)廣泛應(yīng)用于芯片封裝領(lǐng)域，例如，芯片尺寸構(gòu)裝(ChipScale Package, CSP)、芯片直接貼附封裝(Direct Chip Attached, DCA)以及多芯片模塊封裝(Multi — Chip Module, MCM)等型態(tài)的封裝模塊,均可利用覆晶技術(shù)而達(dá)到封裝的目的。
[0003]于覆晶封裝工藝中，因芯片與封裝基板的熱膨脹系數(shù)的差異甚大，所以芯片外圍的凸塊無(wú)法與封裝基板上對(duì)應(yīng)的接點(diǎn)形成良好的接合，使得凸塊易自封裝基板上剝離。另一方面，隨著集成電路的積集度的增加，因芯片與封裝基板之間的熱膨脹系數(shù)不匹配(mismatch),其所產(chǎn)生的熱應(yīng)力(thermal stress)與翅曲(warpage)的現(xiàn)象也日漸嚴(yán)重，其結(jié)果將導(dǎo)致芯片與封裝基板之間的可靠度(reliability)下降，并造成信賴性測(cè)試失敗。
[0004]此外，現(xiàn)有封裝基板表面以二維方式布設(shè)多個(gè)個(gè)芯片于封裝基板上，隨者布設(shè)數(shù)目越多，其封裝基板面積也需隨之?dāng)U大，現(xiàn)今為迎合終端產(chǎn)品體積微型化及高效能的需求，其現(xiàn)有的封裝方式及封裝結(jié)構(gòu)已不敷使用。
[0005]為了解決上述問(wèn)題，遂發(fā)展出以半導(dǎo)體基材作為中介結(jié)構(gòu)的三維(3D)芯片堆棧技術(shù)，通過(guò)于一封裝基板與一半導(dǎo)體芯片之間增設(shè)一娃中介板(Silicon interposer),借由該硅中介板與該半導(dǎo)體芯片的材質(zhì)接近，而能有效避免熱膨脹系數(shù)不匹配所產(chǎn)生的問(wèn)題。且硅中介板與半導(dǎo)體芯片接置的一側(cè)以半導(dǎo)體晶圓工藝制作出的線路，且半導(dǎo)體芯片欲接置該線路的接點(diǎn)或線路也為半導(dǎo)體晶圓工藝制作出，所以硅中介板可在不放大面積的情況下，可容置多個(gè)半導(dǎo)體芯片；又為符功能設(shè)計(jì)或電路設(shè)計(jì)需要，該多個(gè)半導(dǎo)體芯片也可以堆棧方式達(dá)成，所以可符合現(xiàn)今終端產(chǎn)品輕薄短小及高功能的需求。
[0006]如圖1A所示，通過(guò)于一整片硅基材(圖略)或晶圓(圖略)中形成多個(gè)導(dǎo)電硅穿孔(TSV) 100，再分別形成一線路重布結(jié)構(gòu)(RDL) 13a, 13b于該硅基材的上、下兩側(cè)，并形成多個(gè)焊球14于該下側(cè)線路重布結(jié)構(gòu)13b上。
[0007]接著,切割娃基材以形成多個(gè)娃中介板10,之后于每一娃中介板10上,將一第一半導(dǎo)體芯片Ila(如功能芯片)借由多個(gè)導(dǎo)電凸塊110接置于該線路重布結(jié)構(gòu)13a上，再形成底膠12a于該第一半導(dǎo)體芯片Ila與該線路重布結(jié)構(gòu)13a之間，以包覆該些導(dǎo)電凸塊110。
[0008]如圖1B所示，于該硅中介板10借由該些焊球14接置且電性連接于一封裝基板15上，且形成底膠12b于該封裝基板15與該下側(cè)線路重布結(jié)構(gòu)13b之間，以包覆該些焊球14。
[0009]如圖1C所示，將一第二半導(dǎo)體芯片Ilb (如功能芯片)借由多個(gè)導(dǎo)電凸塊110接置于該線路重布結(jié)構(gòu)13a上，再形成底膠12a于該第二半導(dǎo)體芯片Ilb與該線路重布結(jié)構(gòu)13a之間，以包覆該些導(dǎo)電凸塊110，以制成一半導(dǎo)體封裝件I。[0010]前述現(xiàn)有半導(dǎo)體封裝件I的制法中配合測(cè)試過(guò)程，該測(cè)試過(guò)程先進(jìn)行圖1B的工藝的電性測(cè)試，即測(cè)試該第一半導(dǎo)體芯片Ila與該硅中介板10，遂將電測(cè)探針連接該封裝基板15上的植球150以進(jìn)行第一次電性測(cè)試，待測(cè)試通過(guò)后，再于該硅中介板10上設(shè)置該第二半導(dǎo)體芯片Ilb以進(jìn)行第二次電性測(cè)試。借以有效得知該半導(dǎo)體封裝件I的整體電性良率。
[0011]但是，現(xiàn)有測(cè)試方式于該硅中介板10設(shè)于該封裝基板15上后才進(jìn)行，致使測(cè)試過(guò)程相當(dāng)緩慢(因?qū)щ娐窂叫杞?jīng)過(guò)該封裝基板15的內(nèi)部線路)，因而增長(zhǎng)作業(yè)時(shí)間，造成后續(xù)生產(chǎn)效率(throughput)下降。
[0012]此外，于現(xiàn)有半導(dǎo)體封裝件I的制法中，半導(dǎo)體芯片及該硅基材形成該導(dǎo)電硅穿孔100的制作成本極高，又每一硅中介板10因工藝良率之故，往往存在有良好者與不良者(如硅穿孔制作瑕疵而未能導(dǎo)電)。所以當(dāng)半導(dǎo)體芯片(第一及第二半導(dǎo)體芯片11a，Ilb)或封裝基板15經(jīng)電性量測(cè)后，可選擇好的半導(dǎo)體芯片或好的封裝基板15接置于該硅中介板10上。因此，好的半導(dǎo)體芯片或好的封裝基板15可能會(huì)接置于不良的硅中介板10上，導(dǎo)致于第一或第二電性測(cè)試后，需將好的半導(dǎo)體芯片、好的封裝基板15與不良硅中介板10一并報(bào)廢(如第一次檢測(cè)第一半導(dǎo)體芯片通過(guò)檢測(cè)，后續(xù)接置第二半導(dǎo)體芯片，再進(jìn)行第二次檢測(cè)，卻因第二半導(dǎo)體芯片連接到未能電性導(dǎo)通的導(dǎo)電硅穿孔，而發(fā)生整個(gè)封裝件要報(bào)廢)，因而無(wú)法降低該整體半導(dǎo)體封裝件I的制作成本。
[0013]因此，如何克服現(xiàn)有技術(shù)中的種種問(wèn)題，實(shí)已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0014]鑒于上述現(xiàn)有技術(shù)的缺陷，本發(fā)明的主要目的在于提供一種半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，能加速測(cè)試過(guò)程而減少作業(yè)時(shí)間。
[0015]本發(fā)明的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，包括:提供至少一具有一中介板及設(shè)于該中介板上的一半導(dǎo)體組件的半導(dǎo)體結(jié)構(gòu)；設(shè)置該半導(dǎo)體結(jié)構(gòu)于一具有支撐部的承載件上，令該中介板為該支撐部所支撐；以及進(jìn)行測(cè)試作業(yè)。
[0016]前述的測(cè)試方法中，該承載件上具有用以結(jié)合該支撐部及半導(dǎo)體組件的絕緣層，且該絕緣層為具高熱阻的高分子材質(zhì)所形成者。
[0017]前述的測(cè)試方法中，該支撐部為軟性材料所形成者，例如樹(shù)脂或橡膠材料；或者，該支撐部為彈性材料所形成者，例如海綿。
[0018]前述的測(cè)試方法中，該中介板為含硅基板，且該中介板具有連通其表面的多個(gè)導(dǎo)電穿孔，該中介板上并具有電性連接該導(dǎo)電穿孔的線路重布結(jié)構(gòu)，而該半導(dǎo)體組件結(jié)合并電性連接至該線路重布結(jié)構(gòu)。
[0019]前述的測(cè)試方法中，還包括形成定位部于該承載件上，且該定位部為激光刻痕。
[0020]另外，前述的測(cè)試方法中，于測(cè)試作業(yè)后，還包括移除該承載件及其支撐部，再結(jié)合另一半導(dǎo)體組件于該半導(dǎo)體結(jié)構(gòu)上。之后，還包括進(jìn)行該半導(dǎo)體結(jié)構(gòu)測(cè)試，以測(cè)試該另一半導(dǎo)體組件。
[0021]由上可知，本發(fā)明半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，借由于封裝前，先測(cè)試該半導(dǎo)體結(jié)構(gòu)的電性，以于測(cè)試中，因?qū)щ娐窂讲恍杞?jīng)過(guò)封裝基板的內(nèi)部線路，所以能加速測(cè)試過(guò)程而減少作業(yè)時(shí)間，且提高后續(xù)生產(chǎn)效率(throughput)。[0022]此外，若好的半導(dǎo)體組件接置于不良的中介板上，因尚未進(jìn)行封裝工藝，所以能移除該不良的中介板而重新設(shè)置該半導(dǎo)體組件。因此，本發(fā)明的測(cè)試方法中不會(huì)將好的半導(dǎo)體組件、好的封裝基板與不良中介板一并報(bào)廢，因而能降低制作整體封裝件的制作成本。
【專利附圖】

【附圖說(shuō)明】
[0023]圖1A至圖1C為現(xiàn)有半導(dǎo)體封裝件的制法的剖視示意圖；以及
[0024]圖2A至圖2E為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法的剖面示意圖；其中，圖2B’為圖2B的局部上視圖。
[0025]主要組件符號(hào)說(shuō)明
[0026]I半導(dǎo)體封裝件
[0027]10硅中介板
[0028]100導(dǎo)電硅穿孔
[0029]Ila第一半導(dǎo)體芯片
[0030]Ilb第二半導(dǎo)體芯片
[0031]110，210 導(dǎo)電凸塊
[0032]12a, 12b, 22 底膠
[0033]13a, 13b, 23a, 23b 線路重布結(jié)構(gòu)
[0034]14，24 焊球
[0035]15封裝基板
[0036]150 植球
[0037]2，2’半導(dǎo)體結(jié)構(gòu)
[0038]20中介板
[0039]200導(dǎo)電穿孔
[0040]21，25半導(dǎo)體組件
[0041]3承載件
[0042]30絕緣層
[0043]31定位部
[0044]32外圍框架
[0045]33支撐部
[0046]A置放區(qū)。
【具體實(shí)施方式】
[0047]以下借由特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。
[0048]須知，本說(shuō)明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說(shuō)明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，所以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說(shuō)明書中所引用的如“上”、“下”及“一”等用語(yǔ)，也僅為便于敘述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無(wú)實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實(shí)施的范疇。
[0049]圖2A至圖2E為本發(fā)明的半導(dǎo)體結(jié)構(gòu)2的測(cè)試方法的剖面示意圖。
[0050]如圖2A所示，提供至少一半導(dǎo)體結(jié)構(gòu)2，其具有一中介板20及設(shè)于該中介板20上的一半導(dǎo)體組件21，且該中介板20中形成有連通其表面的多個(gè)導(dǎo)電穿孔200，又該中介板20上側(cè)形成有一線路重布結(jié)構(gòu)(redistribution layer, RDL) 23a。將該半導(dǎo)體組件21借由多個(gè)導(dǎo)電凸塊210結(jié)合至該線路重布結(jié)構(gòu)23a并電性連接該線路重布結(jié)構(gòu)23a，再形成底膠22于該半導(dǎo)體組件21與該線路重布結(jié)構(gòu)23a之間以包覆該些導(dǎo)電凸塊210。
[0051 ] 于本實(shí)施例中，該中介板20為含硅基板，如晶圓，且該導(dǎo)電穿孔200為導(dǎo)電硅穿孔(Through silicon via, TSV),又該半導(dǎo)體組件21為功能芯片。此外,該中介板20的下側(cè)形成有另一線路重布結(jié)構(gòu)23b，并形成多個(gè)焊球24于該另一線路重布結(jié)構(gòu)23b上。另外，有關(guān)該線路重布結(jié)構(gòu)23a，23b的態(tài)樣繁多，可依需求制作，所以不詳述。
[0052]如圖2B及圖2B’所示,提供一承載件3,該承載件3上具有一絕緣層30及一外圍框架32，且形成多個(gè)定位部31于該承載件3的絕緣層30上。
[0053]于本實(shí)施例中，該絕緣層30為具高熱阻的高分子材質(zhì)，例如聚乙烯、聚苯乙烯，且外圍框架32為金屬材，又該定位部31為激光刻出(未貫穿該絕緣層30)構(gòu)成多個(gè)矩形置放區(qū)A的痕跡，以借該些置放區(qū)A而便于置放該半導(dǎo)體結(jié)構(gòu)2。此外，有關(guān)該定位部31的態(tài)樣繁多，可依需求制作，如定位塊，所以不限于上述。
[0054]如圖2C所示，形成支撐部33 (如Dummy)于該些置放區(qū)A中的絕緣層30上，且該些支撐部33對(duì)應(yīng)該中介板20上未置放該半導(dǎo)體組件21的區(qū)域。
[0055]于本實(shí)施例中，該支撐部33為軟性材料，例如樹(shù)脂或橡膠，所以該支撐部33可由點(diǎn)膠方式形成。于其它實(shí)施例中，該支撐部33也可為離型膜(laminated film)層疊而成；或者，該支撐部為彈性材料，例如海綿。
[0056]如圖2D所示，將多個(gè)半導(dǎo)體結(jié)構(gòu)2以其半導(dǎo)體組件21對(duì)應(yīng)設(shè)于該些置放區(qū)A中的絕緣層30上，且該支撐部33支撐該中介板20上未置放該半導(dǎo)體組件21之處，以提供較佳支撐力而避免該中介板20傾斜碰撞以及電測(cè)探針接觸壓力而造成中介板20破裂，且該支撐部33為軟性材料，所以能避免因磨擦而造成該中介板20表面刮傷的問(wèn)題。接著，進(jìn)行該些半導(dǎo)體結(jié)構(gòu)2的電性測(cè)試，即第一次測(cè)試作業(yè)。
[0057]本發(fā)明的測(cè)試方法中，借由當(dāng)進(jìn)行封裝工藝前，先測(cè)試該中介板20與該半導(dǎo)體組件21的電性，以加速測(cè)試過(guò)程(因?qū)щ娐窂讲恍杞?jīng)過(guò)封裝基板的內(nèi)部線路)，而能減少作業(yè)時(shí)間，且能提高后續(xù)生產(chǎn)效率(throughput)。
[0058]此外，若好的半導(dǎo)體組件21接置于不良的中介板20上，因尚未進(jìn)行封裝工藝，所以能移除(如借由研磨方式或之后以加熱方式使半導(dǎo)體組件21與中介板20分離)該不良的中介板20，之后可重新將該半導(dǎo)體組件21設(shè)置于新的中介板20上，直到測(cè)試通過(guò)。因此，本發(fā)明的測(cè)試方法中不需如現(xiàn)有將好的半導(dǎo)體組件21與不良中介板20 —并報(bào)廢；又，本發(fā)明的測(cè)試方法中，因該半導(dǎo)體結(jié)構(gòu)2尚未進(jìn)行封裝，所以不會(huì)將好的封裝基板與不良中介板20 —并報(bào)廢，因而能降低該整體封裝件的制作成本。
[0059]如圖2E所示，于第一次測(cè)試作業(yè)后，先移除該承載件3及其支撐部33，再覆晶結(jié)合另一半導(dǎo)體組件25于該中介板20的線路重布結(jié)構(gòu)23a上，使該另一半導(dǎo)體組件25鄰近該半導(dǎo)體組件21而形成芯片并排(side by side)布設(shè)。接著，進(jìn)行該半導(dǎo)體結(jié)構(gòu)2’的電性測(cè)試，即第二次測(cè)試作業(yè)，以測(cè)試另一半導(dǎo)體組件25。待第二次測(cè)試作業(yè)結(jié)束后，將該具有芯片并排布設(shè)的半導(dǎo)體結(jié)構(gòu)2’進(jìn)行封裝工藝(圖略)，以形成如圖1C的結(jié)構(gòu)。
[0060]本發(fā)明的測(cè)試流程中，因于第一次測(cè)試作業(yè)中已確認(rèn)該半導(dǎo)體組件21接置中介板20的電性良率，所以能避免將好的另一半導(dǎo)體組件25接置于第一次電測(cè)不良的中介板20上；即使另一該半導(dǎo)體組件25接置于其上后，經(jīng)第二次電測(cè)發(fā)現(xiàn)不良后，也可以重工方式保留半導(dǎo)體組件21，25，或也不會(huì)有現(xiàn)有使好的封裝基板(圖略)報(bào)廢的問(wèn)題發(fā)生。
[0061]綜上所述，本發(fā)明的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，主要借由于封裝工藝前，先測(cè)試該中介板與該半導(dǎo)體組件的電性，以加速測(cè)試過(guò)程而減少作業(yè)時(shí)間，且提高后續(xù)生產(chǎn)效率。
[0062]此外，若好的半導(dǎo)體組件接置于不良的中介板上，因尚未進(jìn)行封裝工藝，所以能移除該不良的中介板，而重新設(shè)置該半導(dǎo)體組件。因此，本發(fā)明的測(cè)試方法不會(huì)將好的半導(dǎo)體組件、好的封裝基板與不良中介板一并報(bào)廢，因而能降低制作成本。
[0063]上述實(shí)施例僅用以例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其包括: 提供至少一具有一中介板及設(shè)于該中介板上的一半導(dǎo)體組件的半導(dǎo)體結(jié)構(gòu)； 設(shè)置該半導(dǎo)體結(jié)構(gòu)于一具有支撐部的承載件上，令該中介板為該支撐部所支撐；以及 進(jìn)行測(cè)試作業(yè)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該承載件上具有用以結(jié)合該支撐部及半導(dǎo)體組件的絕緣層。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該絕緣層為具高熱阻的高分子材質(zhì)所形成者。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該支撐部為軟性材料所形成者。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該軟性材料為樹(shù)脂或橡膠材料。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該支撐部為彈性材料所形成者。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該彈性材料為海綿。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該中介板具有連通其表面的多個(gè)導(dǎo)電穿孔。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該中介板上具有電性連接該導(dǎo)電穿孔的線路重布結(jié)構(gòu)，且該半導(dǎo)體組件結(jié)合并電性連接至該線路重布結(jié)構(gòu)。
10.根據(jù)權(quán)利要求1或8所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該中介板為含硅基板。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該測(cè)試方法還包括形成定位部于該承載件上。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，該定位部為激光刻痕。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，于測(cè)試作業(yè)后，還包括移除該承載件及其支撐部。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，于移除該承載件及其支撐部后，還包括結(jié)合另一半導(dǎo)體組件于該半導(dǎo)體結(jié)構(gòu)上。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)的測(cè)試方法，其特征在于，于結(jié)合該另一半導(dǎo)體組件后，還包括進(jìn)行該半導(dǎo)體結(jié)構(gòu)測(cè)試，以測(cè)試該另一半導(dǎo)體組件。
【文檔編號(hào)】H01L21/66GK103779249SQ201210440020
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2012年11月6日 優(yōu)先權(quán)日:2012年10月25日
【發(fā)明者】黃品誠(chéng), 賴顗喆 申請(qǐng)人:矽品精密工業(yè)股份有限公司