半導(dǎo)體器件及其制造方法
【專利摘要】本申請公開了一種半導(dǎo)體器件及其制造方法。一示例方法可以包括：在襯底上依次形成第一半導(dǎo)體層和第二半導(dǎo)體層；對第二半導(dǎo)體層、第一半導(dǎo)體層進行構(gòu)圖，以形成初始鰭；選擇性刻蝕初始鰭中的第一半導(dǎo)體層，使其橫向凹入；在所述橫向凹入中填充電介質(zhì)，以形成體側(cè)墻；在襯底上形成隔離層，所述隔離層露出所述體側(cè)墻的一部分，從而限定出位于隔離層上方的鰭；以及在隔離層上形成橫跨鰭的柵堆疊。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]隨著平面型半導(dǎo)體器件的尺寸越來越小，短溝道效應(yīng)愈加明顯。為此，提出了立體型半導(dǎo)體器件如FinFET (鰭式場效應(yīng)晶體管)。一般而言，F(xiàn)inFET包括在襯底上豎直形成的鰭以及與鰭相交的柵極。因此，溝道區(qū)形成于鰭中，且其寬度主要由鰭的高度決定。然而，在集成電路制造工藝中，難以控制晶片上形成的鰭的高度相同，從而導(dǎo)致晶片上器件性能的不一致性。
[0003]另一方面，在鰭的底部，柵與鰭由于之間的電介質(zhì)而形成寄生電容。這種寄生電容過大，會使得器件的響應(yīng)時間過長。

【發(fā)明內(nèi)容】

[0004]本公開的目的至少部分地在于提供一種半導(dǎo)體器件及其制造方法。
[0005]根據(jù)本公開的一個方面，提供了一種制造半導(dǎo)體器件的方法，包括:在襯底上依次形成第一半導(dǎo)體層和第二半導(dǎo)體層；對第二半導(dǎo)體層、第一半導(dǎo)體層進行構(gòu)圖，以形成初始鰭；選擇性刻蝕初始鰭中的第一半導(dǎo)體層，使其橫向凹入；在所述橫向凹入中填充電介質(zhì)，以形成體側(cè)墻；在襯底上形成隔離層，所述隔離層露出所述體側(cè)墻的一部分，從而限定出位于隔離層上方的鰭；以及在隔離層上形成橫跨鰭的柵堆疊。
[0006]根據(jù)本公開的另一方面，提供了一種半導(dǎo)體器件，包括:襯底；在襯底上依次形成的構(gòu)圖的第一半導(dǎo)體層和第二半導(dǎo)體層；在襯底上形成的隔離層，所述隔離層的頂面位于第一半導(dǎo)體層的頂面和底面之間，從而限定出位于隔離層上方的鰭；以及在隔離層上形成的橫跨鰭的柵堆疊，其中，第一半導(dǎo)體層相對于第二半導(dǎo)體層橫向凹入，且該半導(dǎo)體器件還包括在所述橫向凹入中形成的體側(cè)墻。
【專利附圖】

【附圖說明】
[0007]通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0008]圖1-13是示出了根據(jù)本公開實施例的制造半導(dǎo)體器件流程的示意圖。
【具體實施方式】
[0009]以下，將參照附圖來描述本公開的實施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0010]在附圖中示出了根據(jù)本公開實施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實際所需可以另外設(shè)計具有不同形狀、大小、相對位置的區(qū)域/層。
[0011]在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時，該層/元件可以位于該另一層/元件“下”。
[0012]根據(jù)本公開的實施例，可以在襯底上例如通過外延形成至少一個半導(dǎo)體層。這樣，在例如通過刻蝕來構(gòu)圖鰭時，為形成相同高度的鰭,刻蝕進入襯底中的深度相對于常規(guī)技術(shù)可以減小(甚至可以為零，這種情況下，完全通過所述至少一個半導(dǎo)體層來形成鰭)，從而可以更加容易控制刻蝕深度的一致性。此外，外延層的厚度一致性可以相對容易地控制，結(jié)果，可以改善最終形成的鰭的厚度的一致性。
[0013]根本公開的優(yōu)選實施例，所述至少一個半導(dǎo)體層包括兩個或更多的半導(dǎo)體層。在這些半導(dǎo)體層中，相鄰的半導(dǎo)體層可以相對于彼此具有刻蝕選擇性，從而可以選擇性刻蝕每一半導(dǎo)體層。在形成鰭之后，可以選擇性刻蝕其中的某一層(或多層)，使其橫向變窄(凹Λ ) ο可以在這種橫向凹入中填充電介質(zhì)，以形成體側(cè)墻(body spacer)。另外,如此形成隔離層，使得隔離層露出體側(cè)墻的一部分。從而體側(cè)墻位于最終形成鰭的底部(初始形成鰭被隔離層所包圍的部分不再充當(dāng)用來形成溝道的真正鰭)。
[0014]這樣，在最終形成鰭的底部，由于體側(cè)墻，隨后形成的柵與鰭之間的電介質(zhì)層較厚，從而形成的寄生電容相對較小。
[0015]根據(jù)本公開的實施例，隔離層可以通過在襯底上淀積電介質(zhì)材料然后回蝕來形成。電介質(zhì)材料可以基本上覆蓋所形成的初始鰭，且位于初始鰭頂部的電介質(zhì)材料厚度充分小于位于襯底上的電介質(zhì)材料厚度，例如初始鰭頂部的電介質(zhì)材料厚度可以小于位于襯底上的電介質(zhì)材料厚度的三分之一，優(yōu)選為四分之一。例如，這可以通過高密度等離子體(HDP)淀積來實現(xiàn)。另外，在形成多個初始鰭的情況下，位于每一初始鰭的頂面之上的電介質(zhì)材料的厚度可以小于與其相鄰的鰭之間間距的二分之一。這樣，在隨后的回蝕中，可以減少刻蝕深度，從而能夠增加刻蝕控制精度。
[0016]本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0017]如圖1所示，提供襯底1000。該襯底1000可以是各種形式的襯底，例如但不限于體半導(dǎo)體材料襯底如體Si襯底、絕緣體上半導(dǎo)體(SOI)襯底、SiGe襯底等。在以下的描述中，為方便說明，以體Si襯底為例進行描述。
[0018]在襯底1000中，可以形成η型阱1000-1和ρ型阱1000_2，以供隨后在其中分別形成η型器件和ρ型器件。例如，η型阱1000-1可以通過在襯底1000中注入η型雜質(zhì)如P或As來形成，ρ型阱1000-2可以通過在襯底1000中注入ρ型雜質(zhì)如B來形成。如果需要，在注入之后還可以進行退火。本領(lǐng)域技術(shù)人員能夠想到多種方式來形成η型阱、ρ型阱，在此不再贅述。
[0019]這里需要指出的是，盡管在以下描述中說明了分別在η型阱和ρ型阱中形成互補器件的工藝，但是本公開不限于此。例如，本公開同樣適用于非互補工藝。而且，以下涉及互補器件的一些處理，在某些實現(xiàn)方式中并非是必須的。[0020]在襯底1000上，例如通過外延生長，形成第一半導(dǎo)體層1002。例如，第一半導(dǎo)體層1002可以包括SiGe (Ge原子百分比例如為約5-20% )，厚度為約10_50nm。在外延生長第一半導(dǎo)體層的過程中，可以對其進行原位摻雜，例如通過B而摻雜為ρ型。第一半導(dǎo)體層的摻雜濃度可以高于之下的P型阱的摻雜濃度，例如可為lE18-2E19cnT3。根據(jù)一示例，為降低B擴散，可以在ρ型第一半導(dǎo)體層1002中注入C。
[0021]然后，可以通過光刻膠(未示出)遮擋ρ型阱區(qū)上的第一半導(dǎo)體層，并向η型阱區(qū)上的第一半導(dǎo)體層注入雜質(zhì)如As或P，以將該部分第一半導(dǎo)體層轉(zhuǎn)換為η型，且其摻雜濃度可以高于之下的η型阱的摻雜濃度。注入濃度例如可以是2E18-4E19cm_3。之后可以去除光刻膠。于是，形成了 η型第一半導(dǎo)體層1002-1和ρ型第一半導(dǎo)體層1002-2。
[0022]接下來，在第一半導(dǎo)體層1002 (包括1002-1和1002-2)上，例如通過外延生長，形成第二半導(dǎo)體層1004。例如，第二半導(dǎo)體層1004可以包括Si，厚度為約20-100nm。
[0023]在第二半導(dǎo)體層1004上，可以形成保護層1006。保護層1006例如可以包括氧化物(例如，氧化硅)，厚度為約10-50nm。這種保護層1006可以在隨后的處理中保護鰭的端部。
[0024]隨后，可以對如此形成的第二半導(dǎo)體層1004、第一半導(dǎo)體層1002和襯底進行構(gòu)圖，以形成初始鰭。例如，這可以如下進行。具體地，在保護層1006上按設(shè)計形成構(gòu)圖的光刻膠1008。通常，光刻膠1008被構(gòu)圖為一系列平行的等間距線條。然后，如圖2所示，以構(gòu)圖的光刻膠1008為掩模，依次選擇性刻蝕例如反應(yīng)離子刻蝕(RIE)保護層1006、第二半導(dǎo)體層1004、第一半導(dǎo)體層1002和襯底1000，從而形成初始鰭。
[0025]在互補工藝的情況下，還可以如圖3所示，來在η型區(qū)域和ρ型區(qū)域之間形成隔離。具體地，可以在襯底上形成光刻膠1010，并對光刻膠1010進行構(gòu)圖，以露出η型區(qū)域和P型區(qū)域之間界面周圍的一定區(qū)域。然后，通過選擇性刻蝕例如RIE，去除該區(qū)域存在的保護層、第二半導(dǎo)體層、第一半導(dǎo)體層。也可以進一步選擇性刻蝕如RIE襯底。從而在η型區(qū)域和P型區(qū)域之間形成隔離地帶，該隔離地帶隨后可以被電介質(zhì)所填充。然后，可以去除光刻膠1010。
[0026]可以看到，在圖2的操作中，形成初始鰭的刻蝕步驟進入到襯底1000中；然后，通過圖3中的操作，可以使得ρ型阱和η型阱之間的接觸面積(即，形成的ρη結(jié)的面積)較小。但是，本公開不限于此。例如，在非互補工藝，或者在單一類型(P型或η型)器件的局部區(qū)域，圖2中對第一半導(dǎo)體層1002的刻蝕可以停止于襯底1000，并且隨后不再對襯底1000進行刻蝕也是可行的；圖3所示的操作可能也并非是必須的。通過刻蝕所形成的(初始鰭之間的)溝槽的形狀不一定是圖2中所示的規(guī)則矩形形狀，可以是例如從上到下逐漸變小的錐臺形。另外，所形成的初始鰭的位置和數(shù)目不限于圖2所示的示例。
[0027]在圖2所示的示例中，在η型阱1000-1和ρ型阱1000-2之間的界面處，也形成了初始鰭。由于圖3所示的隔離形成工藝，該初始鰭也被去除。于是，得到了圖4所示的結(jié)構(gòu)。
[0028]為了減小最終形成鰭底部的寄生電容，如圖5所示，可以相對于保護層1006(例如，氧化硅)、襯底1000和第二半導(dǎo)體層1004(例如，Si)，選擇性刻蝕第一半導(dǎo)體層1002(例如，SiGe)，使得第一半導(dǎo)體層1002橫向凹入。因此，初始鰭中由第一半導(dǎo)體層構(gòu)成的部分變窄。
[0029]然后，如圖6所示，在橫向凹入中填充電介質(zhì)，以形成體側(cè)墻1012。例如，這種填充例如可以通過淀積電介質(zhì)，然后回蝕(例如，RIE)來實現(xiàn)。體側(cè)墻1012可以包括氮化物(例如，氮化硅)或低K電介質(zhì)如SiOF、SiCOH, SiO、SiCO、SiCON。在淀積的電介質(zhì)包括氮化物的示例中，在淀積電介質(zhì)之前，可選地可以淀積一層薄氧化物(未示出)作為墊層，以便緩解氮化物的應(yīng)力。
[0030]在通過上述處理形成具有體側(cè)墻的初始鰭之后，可以形成橫跨鰭的柵堆疊，并形成最終的半導(dǎo)體器件。
[0031]為了隔離柵堆疊和襯底，在襯底上首先形成隔離層。這種隔離層例如可以通過在襯底上淀積電介質(zhì)材料，且然后進行回蝕來形成。在回蝕過程中，控制回蝕深度，使得回蝕后的隔離層能夠使體側(cè)墻的一部分露出(相對于隔離層的頂面突出)。例如，隔離層可以包括高密度等離子體(HDP)氧化物(例如，氧化硅)。
[0032]在此，為了改善回蝕之后隔離層(頂面的)高度的一致性，并因此改善最終形成的鰭的高度的一致性，如圖7所示，在淀積電介質(zhì)材料1014的過程中，使得電介質(zhì)材料1014基本上覆蓋初始鰭(在多個初始鰭的情況下，基本上填充初始鰭之間的間隙)。根據(jù)本公開的實施例，可以如此淀積，使得初始鰭頂部的電介質(zhì)材料厚度充分小于位于襯底上的電介質(zhì)材料厚度，并且一般來說初始鰭頂部的電介質(zhì)材料厚度都小于位于襯底上的電介質(zhì)材料厚度的三分之一，優(yōu)選為四分之一。例如，每一初始鰭頂部的電介質(zhì)材料厚度一般不大于20nm,而位于襯底上的電介質(zhì)材料厚度可達IOOnm左右。
[0033]根據(jù)本公開的一示例，電介質(zhì)材料1014可以包括通過高密度等離子體(HDP)淀積形成的氧化物(例如，氧化硅)。由于HDP的特性，在淀積過程中可以使得初始鰭頂部的電介質(zhì)材料(沿垂直于襯底方向的)厚度和初始鰭側(cè)面的電介質(zhì)材料(沿平行于襯底的方向，即橫向的)厚度要小于初始鰭之間襯底上的電介質(zhì)材料(沿垂直于襯底方向的)厚度。因為HDP的這種特性，在常規(guī)技術(shù)中通常并不采用HDP淀積來制作氧化隔離。
[0034]在此，例如可以通過控制淀積條件，使得電介質(zhì)材料1014在基本上覆蓋初始鰭時(或者，基本上填充初始鰭之間的空隙時)，位于每一初始鰭頂部上的厚度可以小于與其相鄰的初始鰭之間間距的二分之一。如果初始鰭之間的間距并不相同，則可以使電介質(zhì)材料1014位于每一初始鰭頂部的厚度小于與其相鄰的初始鰭之間間距中較小間距的二分之一。
[0035]隨后，如圖8所示，對電介質(zhì)材料1014進行回蝕。由于電介質(zhì)材料1014的回蝕深度相對較小，從而對該刻蝕的控制相對容易，并因此可以更加精確地控制從鰭的頂面(在該示例中，第二半導(dǎo)體層1004的頂面)到隔離層1014的頂面的距離(至少部分地決定最終器件的鰭高度并因此決定最終器件的溝道寬度)，使得該距離在襯底上基本保持一致。這樣，隔離層就限定了位于其上的鰭。在第一半導(dǎo)體層1002-1和1002-2是如上所述進行摻雜的示例中，其對應(yīng)的閾值電壓要高于第二半導(dǎo)體層1004對應(yīng)的閾值電壓。因此，通過控制柵極控制電壓，可以使得第二半導(dǎo)體層導(dǎo)通而第一半導(dǎo)體層并不能導(dǎo)通。這樣，最終用作器件的鰭可以僅包括第二半導(dǎo)體層1004，且第一半導(dǎo)體層可以充當(dāng)穿通阻擋層，防止源漏之間的穿通。
[0036]在一個示例中，保護層1006和電介質(zhì)材料1014包括相同的材料，如氧化物。因此，在對電介質(zhì)材料1014回蝕的過程中，可能同時去除了保護層1006，如圖8所示。
[0037]隨后，可以在隔離層1014上形成橫跨鰭的柵堆疊。例如，這可以如下進行。具體地，如圖9所示(圖9(b)示出了沿圖9(a)中BB'線的截面圖)，例如通過淀積，形成柵介質(zhì)層1018。例如，柵介質(zhì)層1018可以包括氧化物，厚度為約0.8-1.5nm。在圖9所示的示例中，僅示出了 “Π”形的柵介質(zhì)層1016。但是，柵介質(zhì)層1016也可以包括在隔離層1014的頂面上延伸的部分。然后，例如通過淀積，形成柵導(dǎo)體層1018。例如，柵導(dǎo)體層1018可以包括多晶硅。柵導(dǎo)體層1018可以填充鰭之間的間隙，并可以進行平坦化處理例如化學(xué)機械拋光(CMP)。之后，對柵導(dǎo)體層1018進行構(gòu)圖，以形成柵堆疊。在圖8的示例中，柵導(dǎo)體層1018被構(gòu)圖為與鰭相交的條形。根據(jù)另一實施例，還可以構(gòu)圖后的柵導(dǎo)體層1018為掩模，進一步對柵介質(zhì)層1016進行構(gòu)圖。
[0038]如圖9(b)中的橢圓虛線圈所示，在鰭的底部(之下的鰭部分由于被隔離層所包圍，從而在最終器件中并不充當(dāng)用來形成溝道區(qū)的真正鰭)，柵導(dǎo)體1018與鰭(在該示例中，第一半導(dǎo)體層)之間存在體側(cè)墻1012，從而產(chǎn)生的寄生電容相對較小。
[0039]在形成構(gòu)圖的柵導(dǎo)體之后，例如可以柵導(dǎo)體為掩模，進行暈圈(halo)注入和延伸區(qū)(extension)注入。
[0040]接下來，如圖10(圖10(b)示出了沿圖10(a)中線的截面圖)所示，可以在柵導(dǎo)體層1018的側(cè)壁上形成側(cè)墻1020。例如，可以通過淀積形成厚度約為5-30nm的氮化物，然后對氮化物進行RIE，來形成側(cè)墻1020。本領(lǐng)域技術(shù)人員知道多種方式來形成這種側(cè)墻，在此不再贅述。
[0041]在鰭之間的溝槽為從上到下逐漸變小的錐臺形時(由于刻蝕的特性，通常為這樣的情況)，側(cè)墻1020基本上不會形成于鰭的側(cè)壁上。
[0042]在形成側(cè)墻之后，可以柵導(dǎo)體及側(cè)墻為掩模，進行源/漏(S/D)注入。隨后，可以通過退火，激活注入的離子，以形成源/漏區(qū)。這樣，就得到了根據(jù)該實施例的半導(dǎo)體器件。如圖10所示，該半導(dǎo)體器件可以包括:襯底；在襯底上依次形成的構(gòu)圖的第一半導(dǎo)體層和第二半導(dǎo)體層；在襯底上形成的隔離層，所述隔離層的頂面位于第一半導(dǎo)體層的頂面和底面之間，從而限定出位于隔離層上方的鰭；以及在隔離層上形成的橫跨鰭的柵堆疊。第一半導(dǎo)體層可以相對于第二半導(dǎo)體層橫向凹入，且該半導(dǎo)體器件還可以包括在所述橫向凹入中形成的體側(cè)墻。
[0043]對于ρ型器件，第一半導(dǎo)體層中可以摻雜η型雜質(zhì)；對于η型器件，第一半導(dǎo)體層中可以摻雜P型雜質(zhì)。這種摻雜的第一半導(dǎo)體層可以充當(dāng)穿通阻擋層。而且，這種摻雜的第一半導(dǎo)體層可以減少B擴散，從而可以在在溝道區(qū)和襯底本體之間形成清晰的結(jié)。
[0044]在上述實施例中，在形成鰭之后，直接形成了柵堆疊。本公開不限于此。例如，替代柵工藝同樣適用于本公開。
[0045]根據(jù)本公開的另一實施例，在圖9中形成的柵介質(zhì)層1016和柵導(dǎo)體層1018為犧牲柵介質(zhì)層和犧牲柵導(dǎo)體層。接下來，可以同樣按以上結(jié)合圖9、10描述的方法來進行處理。
[0046]接下來，如圖11 (圖11(b)示出了沿圖11(a)中線的截面圖)所示，例如通過淀積，形成電介質(zhì)層1022。該電介質(zhì)層1022例如可以包括氧化物。隨后,對該電介質(zhì)層1022進行平坦化處理例如CMP。該CMP可以停止于側(cè)墻1020，從而露出犧牲柵導(dǎo)體1018。
[0047]隨后，如圖12(圖12(b)示出了沿圖12(a)中線的截面圖，圖12 (C)示出了沿圖12(a)中CC'線的截面圖)所示，例如通過TMAH溶液，選擇性去除犧牲柵導(dǎo)體1018，從而在側(cè)墻1020內(nèi)側(cè)形成了空隙1024。根據(jù)另一示例，還可以進一步去除犧牲柵介質(zhì)層1016。
[0048]然后，如圖13(圖13(b)示出了沿圖13(a)中BBi線的截面圖，圖13 (C)示出了沿圖13(a)中CC'線的截面圖)所示，通過在空隙1024中形成柵介質(zhì)層1026和柵導(dǎo)體層1028，形成最終的柵堆疊。柵介質(zhì)層1026可以包括高K柵介質(zhì)例如HfO2，厚度為約l_5nm。柵導(dǎo)體層1028可以包括金屬柵導(dǎo)體。優(yōu)選地，在柵介質(zhì)層1022和柵導(dǎo)體層1024之間還可以形成功函數(shù)調(diào)節(jié)層(未示出)。
[0049]這里需要指出的是，在圖13中，將柵介質(zhì)層1026示出為空隙1024底部的一薄層。但是，柵介質(zhì)層1026還可以形成在空隙1024的側(cè)壁上，從而包圍柵導(dǎo)體層1028。
[0050]這樣，就得到了根據(jù)該實施例的半導(dǎo)體器件。該半導(dǎo)體器件與圖10所示的半導(dǎo)體器件在結(jié)構(gòu)上基本相同，除了柵堆疊按不同方式形成之外。
[0051]在以上的描述中，對于各層的構(gòu)圖、刻蝕等技術(shù)細節(jié)并沒有做出詳細的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實施例，但是這并不意味著各個實施例中的措施不能有利地結(jié)合使用。
[0052]以上對本公開的實施例進行了描述。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。
【權(quán)利要求】
1.一種制造半導(dǎo)體器件的方法，包括: 在襯底上依次形成第一半導(dǎo)體層和第二半導(dǎo)體層； 對第二半導(dǎo)體層、第一半導(dǎo)體層進行構(gòu)圖，以形成初始鰭； 選擇性刻蝕初始鰭中的第一半導(dǎo)體層，使其橫向凹入； 在所述橫向凹入中填充電介質(zhì)，以形成體側(cè)墻； 在襯底上形成隔離層，所述隔離層露出所述體側(cè)墻的一部分，從而限定出位于隔離層上方的鰭；以及 在隔離層上形成橫跨鰭的柵堆疊。
2.根據(jù)權(quán)利要求1所述的方法，其中，在形成鰭的操作中，還進一步對襯底進行構(gòu)圖。
3.根據(jù)權(quán)利要求1所述的方法，其中，形成隔離層包括: 在襯底上淀積電介質(zhì)材料,使得電介質(zhì)材料實質(zhì)上覆蓋初始鰭,其中位于初始鰭頂部的電介質(zhì)材料厚度充分小于位于襯底上的電介質(zhì)材料厚度；以及對電介質(zhì)材料進行回蝕。
4.根據(jù)權(quán)利要求3所述的方法，其中，位于初始鰭頂部的電介質(zhì)材料厚度小于位于襯底上的電介質(zhì)材料厚度的三分之一。
5.根據(jù)權(quán)利要求3所述的方法，其中，其中，通過高密度等離子體(HDP)淀積形成電介質(zhì)材料。
6.根據(jù)權(quán)利要求3所述的方法，其中，在襯底上形成多個初始鰭，且位于每一初始鰭頂部的電介質(zhì)材料厚度小于與其相鄰的初始鰭之間間距的二分之一。
7.根據(jù)權(quán)利要求1所述的方法，其中，對于P型器件，第一半導(dǎo)體層中摻雜η型雜質(zhì)；對于η型器件，第一半導(dǎo)體層中摻雜P型雜質(zhì)。
8.根據(jù)權(quán)利要求1所述的方法，在構(gòu)圖鰭之前，該方法還包括: 在第二半導(dǎo)體層上形成保護層。
9.根據(jù)權(quán)利要求3所述的方法，其中， 在構(gòu)圖鰭之前，該方法還包括:在第二半導(dǎo)體層上形成保護層， 其中，所述隔離層和所述保護層包括相同的電介質(zhì)材料。
10.根據(jù)權(quán)利要求1所述的方法，其中，形成柵堆疊包括: 形成橫跨鰭的犧牲柵堆疊； 在犧牲柵堆疊的側(cè)壁上形成側(cè)墻； 在襯底上形成電介質(zhì)層，并平坦化，以露出犧牲柵堆疊； 選擇性去除犧牲柵堆疊，從而側(cè)墻限定空隙；以及 在所述空隙中形成柵堆疊。
11.一種半導(dǎo)體器件，包括: 襯底； 在襯底上依次形成的構(gòu)圖的第一半導(dǎo)體層和第二半導(dǎo)體層； 在襯底上形成的隔離層，所述隔離層的頂面位于第一半導(dǎo)體層的頂面和底面之間，從而限定出位于隔離層上方的鰭；以及在隔離層上形成的橫跨鰭的柵堆疊， 其中，第一半導(dǎo)體層相對于第二半導(dǎo)體層橫向凹入，且該半導(dǎo)體器件還包括在所述橫向凹入中形成的體側(cè)墻。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，襯底包括體Si，第一半導(dǎo)體層包括SiGe，第二半導(dǎo)體層包括Si。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，所述體側(cè)墻包括氮化物或低K電介質(zhì)，所述隔離層包括氧化物。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，柵堆疊包括高K柵介質(zhì)層和金屬柵導(dǎo)體層。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，對于P型器件，第一半導(dǎo)體層中摻雜η型雜質(zhì)；對于η型器件，第 一半導(dǎo)體層中摻雜P型雜質(zhì)。
【文檔編號】H01L21/336GK103811345SQ201210448458
【公開日】2014年5月21日 申請日期:2012年11月9日 優(yōu)先權(quán)日:2012年11月9日
【發(fā)明者】朱慧瓏 申請人:中國科學(xué)院微電子研究所