高電子遷移率晶體管及其制造方法
【專利摘要】本發(fā)明公開了高電子遷移率晶體管及其制造方法，其中半導體結(jié)構(gòu)包括第一III-V化合物層。第二III-V化合物層設置在第一III-V化合物層上并且在組成上與第一III-V化合物層不同。第二III-V化合物層具有頂面。源極部件和漏極部件設置在第二III-V化合物層上。柵電極設置在源極部件和漏極部件之間的第二III-V化合物層上方。氟區(qū)嵌入柵電極下方的第二III-V化合物層中。氟區(qū)的頂面低于第二III-V化合物層的頂面。柵極介電層設置在柵電極的至少一部分的下方以及氟區(qū)的上方。
【專利說明】高電子遷移率晶體管及其制造方法
[0001]本申請與共同擁有和共同待批的__提交的標題為“High Electron Mobility
Transistor and Method of Forming the Same” 的專利序列號_(代理人案號為 TSM
12-0337)相關(guān)，其內(nèi)容結(jié)合與此作為參考。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明總的來說涉及半導體結(jié)構(gòu)，更具體地，涉及高電子遷移率晶體管(HEMT)以及高電子遷移率晶體管的形成方法。
【背景技術(shù)】
[0003]在半導體技術(shù)中，III族-V族(或II1-V)半導體化合物由于它們的特性而被用于形成各種集成電路器件，諸如聞功率場效應晶體管、聞頻晶體管或聞電子遷移率晶體管(HEMT)。HEMT是代替通常用于金屬氧化物半導體場效應晶體管(MOSFET)的摻雜區(qū)域?qū)⒔Y(jié)合具有不同帶隙的兩種材料之間的結(jié)(即異質(zhì)結(jié))作為溝道的場效應晶體管。與MOSFET相比，HEMT具有許多吸引人的性能，包括高電子遷移率以及在高頻下傳輸信號的能力等。
[0004]從應用的角度看，增強模式(E模式)HEMT具有許多優(yōu)點。E模式HEMT使得消除了負極性電源，因此降低了電路復雜度且減少了成本。盡管上文提到了許多令人注意的性能，但在發(fā)展基于II1-V半導體化合物的器件的過程中存在許多挑戰(zhàn)。針對這些II1-V半導體化合物的配置和材料的各種技術(shù)已經(jīng)進行了嘗試并進一步提高晶體管器件的性能。

【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的一個方面，提供了一種高電子遷移率晶體管(HEMT)，包括:第一II1-V化合物層；第二 II1- V化合物層，設置在第一 II1-V化合物層上方并且在組成上與第一 II1-V化合物層不同，第二 II1-V化合物層具有頂面；源極部件和漏極部件，設置在第二II1-V化合物層上；柵電極，設置在源極部件和漏極部件之間的第二 II1-V化合物層上方；氟區(qū)，嵌入柵電極下方的第二 II1-V化合物層中，其中，氟區(qū)的頂面低于第二 II1-V化合物層的頂面；以及柵極介電層，設置在柵電極的至少一部分的下方以及氟區(qū)的上方。
[0006]優(yōu)選地，第二 II1-V化合物層的厚度Dl在大約5nm至大約50nm的范圍內(nèi)。
[0007]優(yōu)選地，第二 II1-V化合物層的一部分中的氟區(qū)具有厚度D2，其中,D1ZiD2的比率在約2.5至約7的范圍內(nèi)。
[0008]優(yōu)選地，柵極介電層包括氧化硅、氮化硅、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿。
[0009]優(yōu)選地，氟區(qū)耗盡位于第一 II1-V化合物層和第二 II1-V化合物層之間的載流子溝道的一部分。
[0010]優(yōu)選地，柵電極包括鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)、鎢(W)、鎳(Ni)、金(Au)或銅(Cu)。
[0011]優(yōu)選地，該HEMT還包括位于第二 II1-V化合物層上方的介電覆蓋層，其中，源極部件和漏極部件延伸穿過介電覆蓋層并接觸第二 II1-V化合物層。
[0012]優(yōu)選地，源極部件和漏極部件的每一個都不包括Au但包括T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN 或 AlCu 合金。
[0013]根據(jù)本發(fā)明的另一方面，提供了一種高電子遷移率晶體管(HEMT)，包括:氮化鎵(GaN)層，設置在襯底上；氮化鎵鋁(AlGaN)層，設置在GaN層上，AlGaN層具有頂面；氟區(qū)，嵌入AlGaN層，氟區(qū)的頂面低于AlGaN層的頂面；柵電極，設置在氟區(qū)上方，柵電極的底面低于AlGaN層的頂面；源極部件和漏極部件，設置在AlGaN層上的柵電極的相對側(cè)，其中，源極部件和漏極部件包括金屬間化合物；以及柵極介電層，設置在柵電極和AlGaN層之間。
[0014]優(yōu)選地，載流子溝道被定位為靠近GaN層和AlGaN層之間的界面，載流子溝道包括位于柵電極下方的耗盡區(qū)。
[0015]優(yōu)選地，AlGaN層的厚度D1在大約5nm至大約50nm的范圍內(nèi)。
[0016]優(yōu)選地，氟區(qū)具有厚度D2, D1ZiD2的比率在約2.5至約7的范圍內(nèi)。
[0017]優(yōu)選地，該HEMT還包括位于AlGaN層上方的介電覆蓋層，源極部件和漏極部件延伸穿過介電覆蓋層并接觸AlGaN層。
[0018]優(yōu)選地，源極部件和漏極部件的每一個都不包括Au但包括T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN 或 AlCu 合金。
[0019]優(yōu)選地，該HEMT還包括位于源極部件和漏極部件上方的保護層，柵電極的一部分嵌入保護層中。
[0020]根據(jù)本發(fā)明的又一方面，提供了一種形成高電子遷移率晶體管(HEMT)的方法，包括:在第一 II1-V化合物層上外延生長第二 II1-V化合物層；在第二 II1-V化合物層上沉積介電覆蓋層；在介電覆蓋層中蝕刻通孔以露出第二 II1-V化合物層的一部分；在第二 II1-V化合物層上的對應通孔中形成源極部件和漏極部件；利用氟氣在介電覆蓋層中蝕刻開口以及在位于開口下方的第二 II1-V化合物層中蝕刻凹槽；以及在第二 II1-V化合物層上方的開口和凹槽中形成柵電極。
[0021]優(yōu)選地，在相同的工藝室中以相同的工藝步驟執(zhí)行蝕刻開口和蝕刻凹槽的步驟。
[0022]優(yōu)選地，氟氣包括SF6、CF4或C3F8。
[0023]優(yōu)選地，第二 II1-V化合物層具有厚度D1，第二 II1-V化合物層位于凹槽下方的剩余部分具有厚度D2，其中，D1ZiD2的比率在約2.5至約7的范圍內(nèi)。
[0024]優(yōu)選地，蝕刻開口和蝕刻凹槽的步驟形成嵌入第二 II1-V化合物層的氟區(qū)。
【專利附圖】

【附圖說明】
[0025]根據(jù)以下詳細描述和附圖可以理解本
【發(fā)明內(nèi)容】
。需要強調(diào)的是，根據(jù)行業(yè)標準慣例，各個部件沒有按比例繪制。實際上，為了討論的清楚，可以任意增大或減小各個部件的尺寸。
[0026]圖1是根據(jù)本公開的一個或多個實施例的具有HEMT的半導體結(jié)構(gòu)的形成方法的流程圖；以及
[0027]圖2A至圖2G是根據(jù)圖1方法的一個實施例的處于各個制造階段的具有HEMT的半導體結(jié)構(gòu)的截面圖。【具體實施方式】
[0028]下面詳細討論說明性實施例的制造和使用。然而，應該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中具體化的可應用發(fā)明概念。所討論的具體實施例僅僅是說明性的而不限制本發(fā)明的范圍。
[0029]根據(jù)本公開的一個多個實施例，半導體結(jié)構(gòu)包括高電子遷移率晶體管(HEMT)。HEMT包括形成在兩個不同的半導體材料層(諸如具有不同帶隙的材料層)之間的異質(zhì)結(jié)。在至少一個實例中，HEMT包括形成在襯底上的第一 II1-V化合物層(也被稱為溝道層)和形成在溝道層上的第二 II1-V化合物層(也稱為施體供應層)。溝道層和施體供應層是由元素周期表中的II1-V族構(gòu)成的化合物。然而，溝道層和施體供應層在組成上彼此不同。第一 II1-V化合物層非摻雜或非故意摻雜(UID)。第二 II1-V化合物層是有意摻雜的。
[0030]第二 II1-V化合物層和第一 II1-V化合物層之間存在帶隙間斷。由第二 II1-V化合物層中的壓電效應產(chǎn)生的電子進入第一 II1-V化合物層，在第一 II1-V化合物層中生成高速移動傳導電子的非常薄的層。該薄層被稱為二維電子氣(2-DEG)，形成載流子溝道。2-DEG的載流子溝道被定位于第二 II1-V化合物層和第一 II1-V化合物層的界面附近的第一 II1-V化合物層處。因此，由于第一 II1-V化合物層非摻雜或非故意摻雜并且電子可自由移動而不碰撞雜質(zhì)或者大大減少與雜質(zhì)的碰撞，所以載流子溝道具有高電子遷移率。
[0031]根據(jù)本公開的一個或多個實施例，半導體結(jié)構(gòu)形成在襯底的芯片區(qū)內(nèi)。通過芯片區(qū)之間的劃線在襯底上標記出多個半導體芯片區(qū)。襯底將經(jīng)受各種清洗、分層、圖案化、蝕刻以及摻雜步驟以形成半導體結(jié)構(gòu)。這里的術(shù)語“襯底”通常是指其上形成各種層和器件結(jié)構(gòu)的塊狀襯底。在一些實施例中，塊狀襯底包括硅或化合物半導體，諸如GaAs、InP、Si/Ge或SiC。這種層的實例包括介電層、摻雜層、多晶硅層或?qū)щ妼?。器件結(jié)構(gòu)的實例包括晶體管、電阻器和/或電容器，它們通過互連層而互連至附加集成電路。
[0032]圖1是根據(jù)本公開的一個或多個實施例的具有HEMT的半導體結(jié)構(gòu)的形成方法100的流程圖?，F(xiàn)在參照圖1中方法100的流程圖，在操作101中，提供第一 II1-V化合物層。第一 II1-V化合物層形成在襯底上。接下來，方法100繼續(xù)操作102，在第一 II1-V化合物層上外延生長第二 II1-V化合物層。方法100繼續(xù)操作103，在第二 II1-V化合物層上方沉積介電覆蓋層。方法100繼續(xù)操作104，在介電覆蓋層中蝕刻兩個通孔以露出第二 II1-V化合物層的一部分。方法100繼續(xù)操作105，在第二 II1-V化合物層上的兩個通孔中分別形成源極部件和漏極部件。方法100繼續(xù)操作106，利用氟氣蝕刻介電覆蓋層中的開口以及位于開口下方的第二 II1-V化合物層的凹槽。方法100繼續(xù)操作107，在第二 II1-V化合物層上方的開口和凹槽中形成柵電極。應該注意，可在圖1的方法100的之前、期間或之后提供附加工藝。
[0033]圖2A至圖2G是根據(jù)圖1方法100的各個實施例的處于各個制造階段的具有HEMT的半導體結(jié)構(gòu)200的截面圖。為更好地理解本公開的發(fā)明概念已經(jīng)簡化了各幅圖。
[0034]參照圖2A，其是在執(zhí)行操作101和102之后半導體結(jié)構(gòu)200的襯底202的一部分的放大截面圖。在一些實施例中，襯底202包括碳化硅(SiC)襯底、藍寶石襯底或硅襯底。第一 II1-V化合物層204 (也被稱為溝道層)生長在襯底202上。在圖2A-圖2G的實施例中，第一 II1-V化合物層204是指氮化鎵(GaN)層(也被稱為GaN層204)。GaN層204可利用含鎵前體和含氮前體通過金屬有機化學汽相外延(MOVPE)來外延生長。含鎵前體包括三甲基鎵(TMG)、三乙基鎵(TEG)或其它合適的化學物。含氮前體包括氨(NH3)、叔丁基胺(TBAm)、苯肼或其它合適的化學物。GaN層204是非摻雜的?？蛇x地，GaN層204是非故意摻雜的，諸如由于用于形成GaN層204的前體而輕摻雜有η型摻雜物。在圖2Α-圖2G的實施例中，GaN層204的厚度在大約0.5微米至大約10微米的范圍內(nèi)。在其他實施例中，第
一II1-V化合物層204可包括GaAs層或InP層。
[0035]第二 II1-V化合物層206 (也被稱為施體供給層)生長在第一 III_V化合物層204上。在第一 II1-V化合物層204和第二 II1-V化合物層206之間限定界面205。2-DEG的載流子溝道208位于靠近界面205的第一 II1-V化合物層204處。在至少一個實施例中，第二 II1-V化合物層206是指氮化鋁鎵(AlGaN)層(也被稱為AlGaN層206)。在圖2A-圖2G的實施例中，AlGaN層206使用含鋁前體、含鎵前體以及含氮前體通過MOVPE在GaN層204上外延生長。含鋁前體包括三甲基鋁(TMA)、三乙基鋁(TEA)或其它合適的化學物。含鎵前體包括TMG、TEG或其它合適的化學物。含氮前體包括氨、TBAm、苯肼或其它合適的化學物。在圖2A-圖2G的實施例中，AlGaN層206的厚度Dl在大約5納米至大約50納米的范圍內(nèi)。AlGaN層206是故意摻雜的。在其他實施例中，第二 II1-V化合物層206可包括AlGaAs 層或 AlInP 層。
[0036]返回參照圖1，方法100繼續(xù)操作103和104。圖2B示出了在介電覆蓋層210中蝕刻兩個通孔211以露出第二 II1-V化合物層206的一部分之后半導體結(jié)構(gòu)200的截面圖。
[0037]在圖2B中，介電覆蓋層210沉積在第二 II1-V化合物層206的頂面207上。在圖2A-圖2G的實施例中，介電覆蓋層210具有范圍在大約100 A至大約5000 A之間的厚度。在一些實施例中，介電覆蓋層210包括氧化硅或氮化硅。在一個實例中，介電覆蓋層210是在無等離子體的情況下使用SiH4和NH3氣通過執(zhí)行低壓化學汽相沉積(LPCVD)方法形成的氮化硅。操作溫度在大約650°C至大約800°C的范圍內(nèi)。操作氣壓在大約0.1Torr和大約ITorr之間的范圍內(nèi)。介電覆蓋層210保護下面的第二 II1-V化合物層206免受之后具有等離子體環(huán)境的工藝的損害。
[0038]接下來，通過光刻和蝕刻工藝在介電覆蓋層210中限定兩個通孔211以露出AlGaN層206的頂面207的一部分。在一個實例中，介電覆蓋層210是氮化硅，并且在包括BCl3的干蝕刻環(huán)境中在氮化娃中蝕刻兩個通孔211。氣流BCl3在大約30sccm至大約60sccm的范圍內(nèi)。操作氣壓在大約IOmTorr至大約50mTorr的范圍內(nèi)。操作功率在大約100瓦和大約200瓦的范圍內(nèi)。
[0039]返回參照圖1，方法100繼續(xù)操作105。圖2C示出了在第二 II1-V化合物層206上的兩個通孔211中形成源極/漏極部件之后半導體結(jié)構(gòu)200的截面圖。
[0040]在圖2C中，金屬層沉積在介電覆蓋層210上方、過填充通孔211并接觸第二 II1-V族化合物層206。光刻膠層(未示出)形成在金屬層上方并被顯影以在通孔211上方形成部件。通過反應離子蝕刻(RIE)工藝蝕刻金屬層露出的部分直到下面的介電覆蓋層210來去除未被光刻膠層部件覆蓋的金屬層。在蝕刻工藝之后生成金屬部件212。金屬部件212被配置為HEMT的源極部件或漏極部件。在形成金屬部件212之后去除光刻膠層。介電覆蓋層210保護下面的第二 II1-V化合物層206在形成金屬部件212的蝕刻工藝期間不受損害。位于第二 II1-V化合物層206下方的載流子溝道208中的載流子在蝕刻工藝期間不會受影響。正面地影響半導體結(jié)構(gòu)200的電性能。因此，總裝配的產(chǎn)量會增加。[0041]在一些實施例中，金屬部件212的金屬層包括一種或多種導電材料。在至少一個實例中，金屬層不包括金(Au)但包括T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN或AlCu合金。在另一個實例中，金屬層包括底部Ti/TiN層、上覆底部Ti/TiN層的AlCu層以及上覆AlCu層的頂部Ti層。金屬層的形成方法包括原子層沉積(ALD)或物理汽相沉積(PVD)工藝。在至少一個實施例中，可以向金屬部件施加熱退火工藝，使得金屬部件、第二 II1-V化合物層206和第一 II1-V化合物層204相互反應以形成金屬層間化合物。源極/漏極部件212的金屬層間化合物為載流子溝道208提供更多有效的電連接。雖然Au可用于形成金屬部件212，但在金屬部件212里不使用Au，方法100也能在硅襯底上集成電路的生產(chǎn)線中執(zhí)行?？梢韵柚圃旃に嚿嫌葾u產(chǎn)生的污染問題。
[0042]圖2D示出了在金屬部件212和介電覆蓋層210的頂面上可選地沉積保護層214。在一些實施例中，保護層214包括介電材料，諸如氧化硅或氮化硅。可通過等離子體增強化學汽相沉積(PECVD)法形成保護層214。
[0043]在形成保護層214之后，在第一 II1-V化合物層204和第二 II1-V化合物層206中形成隔離區(qū)216。隔離區(qū)216將結(jié)構(gòu)200中的HEMT與襯底202中的其它器件隔離開。在一個實例中，通過具有氧或氮物質(zhì)的注入工藝形成隔離區(qū)216。保護層214覆蓋源極/漏極部件212，并防止源極/漏極部件212在用于隔離區(qū)216形成的注入工藝之后的退火工藝期間露出來。
[0044]返回參照圖1，方法100繼續(xù)操作106。圖2E示出了在通過氟氣蝕刻形成介電覆蓋層210中的開口 217A和位于開口 217A下方的第二 II1-V化合物層206中的凹槽217B之后半導體結(jié)構(gòu)200的截面圖。
[0045]在圖2E中，在源極/漏極部件212之間的保護層214和介電覆蓋層210中形成開口 217A。圖案化掩模層(未示出)形成在保護層214的頂面上(也位于介電覆蓋層210上方)，并且執(zhí)行蝕刻工藝215以除去保護層214和介電覆蓋層210的一部分。相同的蝕刻工藝215還進一步延伸至頂面107以下以在開口 217A下方的第二 II1-V化合物層206中形成凹槽217B。開口 217A和凹槽217B被配置為稍后柵電極形成的位置。
[0046]在特定實施例中，在包括氟氣的相同等離子蝕刻工藝215中蝕刻開口 217A和凹槽217B。在保護層214和介電覆蓋層210中限定開口 217A之后，相同的等離子蝕刻工藝215在相同的工藝室中繼續(xù)限定第二 II1-V化合物層206中的凹槽217B。氟氣包括SF6XF4或C3F8。氟氣的氣流在大約IOsccm至大約IOOsccm的范圍內(nèi)。作為凹槽217B蝕刻的結(jié)果，在開口 217A下方的第二 II1-V化合物層206中形成氟區(qū)218。氟區(qū)218中的氟原子可提供強穩(wěn)定的負電荷并有效地耗盡載流子溝道208中的電子。因此，在載流子溝道208中生成耗盡區(qū)220。由于耗盡區(qū)220，載流子溝道208變成常關(guān)型。施加正柵極電壓以導通該HEMT的載流子溝道208。HMET也可稱作增強模式HEMT。
[0047]在傳統(tǒng)方法中，可以蝕刻第二 II1-V化合物層206的一部分以通過使用除氟氣以外的其他氣體形成增強模式HEMT的凹槽。然而，凹槽下方的載流子溝道208不可能為完全常關(guān)型，因為在這種工藝中不會形成氟區(qū)。在這種情況下，在應該為載流子溝道208的耗盡區(qū)220中保留剩余的載流子。這種HEMT的閾值電壓很難從負極性電源電壓調(diào)整為正極性電源電壓。因此，限制了形成增強模式HEMT的能力。
[0048]本公開的各個實施例實現(xiàn)了利用氟氣蝕刻凹槽217B。在凹槽217B蝕刻后，在第二II1-V化合物層206中形成氟區(qū)218。氟區(qū)218可有效地耗盡載流子溝道208的耗盡區(qū)220中的電子。由于耗盡區(qū)220，載流子溝道208變成常關(guān)型。凹槽217B下方的氟區(qū)218消除了之前提到傳統(tǒng)方法中的缺陷。
[0049]在一些實施例中，在凹槽217B形成之后第二 II1-V化合物層206的剩余部分具有厚度D2。厚度D1 (第二 II1-V化合物層206的厚度)和厚度D2的比率在大約2.5至大約7的范圍內(nèi)。超出此范圍，氟區(qū)218將不能有效地耗盡載流子溝道208的耗盡區(qū)220中的電子，或者HEMT會遭受低導通電流的問題。
[0050]圖2F示出了在圖2E所示半導體結(jié)構(gòu)200上沉積柵極介電層222。在保護層214上，沿著開口 217A和凹槽217B的內(nèi)表面以及在第二 II1-V化合物層206(還有氟區(qū)218)的露出部分上沉積柵極介電層222。還在源極/漏極部件212上方沉積柵極介電層222。在第二 II1-V化合物層206和隨后形成的柵電極之間形成柵極介電層222。柵極介電層222可將該HEMT的閾值電壓增加到更高的等級并防止泄漏電流從柵電極流向第二 II1-V化合物層206。針對各種應用，該HEMT可在更高的操作電壓下操作。
[0051]在一些實施例中，柵極介電層222具有范圍在大約3nm至50nm之間的厚度。在一些實例中，柵極介電層222包括氧化硅、氮化硅、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿。
[0052]在至少一個實施例中，通過原子層沉積(ALD)方法形成柵極介電層222。ALD方法基于汽相化學工藝的順序使用。大多數(shù)ALD反應使用兩種化學物，通常稱為前體。這些前體以順序方式一次一個地與表面反應。通過重復將前體暴露給生長表面，沉積柵極介電層222。ALD方法以高質(zhì)量提供了均一厚度的柵極介電層222。在一個實例中，柵極介電層222是氧化鋯。在一些實施例中，第一前體包括四(乙基甲基氨基)鋯(TEMAZr)或氯化鋯(ZrCl4)。在一些實施例中，第二前體包括氧以氧化第一前體材料來形成單層。在一些實例中，第二前體包括臭氧(03)、氧、7jC (H2O)、N2O或H2O-H2O2。在另一些實施例中，通過等離子體增強化學汽相沉積(PECVD)或低壓化學汽相沉積(LPCVD)形成柵極介電層222。
[0053]在特定實施例中，在溫度范圍在大約400°C至大約700°C的沉積工藝之后對柵極介電層222進行退火。退火工藝可恢復在操作106期間對第二 II1-V化合物層206的可能損害。此外，可以修復(例如，作為之前工藝步驟的結(jié)果)在柵極介電層222和第二 II1-V化合物層206之間形成的自由鍵。
[0054]返回參照圖1，方法100繼續(xù)操作107。圖2G示出了在柵電極224形成在第二II1-V化合物層206上方的開口 217A和凹槽217B中之后半導體結(jié)構(gòu)200的截面圖。
[0055]在圖2G中，柵電極224在氟區(qū)218上方形成在柵極介電層222上。柵電極224還位于載流子溝道208的耗盡區(qū)220上方。在一個實例中，柵電極層沉積在柵極介電層222上，并過填充圖2F所示的開口 217A和凹槽217B。對柵電極執(zhí)行光刻和蝕刻工藝以限定源極/漏極部件212之間的柵電極224。在一些實施例中，柵電極224包括傳導材料層，其包括耐火金屬或其化合物，例如鈦(Ti)、氮化鈦(TiN)、鎢化鈦(TiW)及鎢(W)。在另一個實例中，柵電極224包括鎳(Ni)、金(Au)或銅(Cu)。
[0056]在上述實施例中，柵電極224、源極/漏極部件212以及第一 II1-V化合物層204中的載流子溝道208被配置為晶體管。當向柵電極施加電壓時，調(diào)整晶體管的器件電流。
[0057]本公開的一個方面描述了半導體結(jié)構(gòu)。半導體結(jié)構(gòu)包括第一 II1-V化合物層。第二II1-V化合物層設置在第一 II1-V化合物層上并且在組成上與第一 II1-V化合物層不同。第二 II1-V化合物層具有頂面。源極部件和漏極部件設置在第二 II1-V化合物層上。柵電極設置在源極部件和漏極部件之間的第二 II1-V化合物層上。氟區(qū)嵌入在柵電極下方的第二 II1-V化合物層中。氟區(qū)的頂面低于第二 II1-V化合物層的頂面。柵極介電層設置在柵電極的至少一部分下方以及氟區(qū)上方。
[0058]本公開的另一方面描述了半導體結(jié)構(gòu)。半導體結(jié)構(gòu)包括設置在襯底上的GaN層。AlGaN層設置在GaN層上。AlGaN層具有頂面。氟區(qū)嵌入AlGaN層中。氟區(qū)的頂面低于AlGaN層的頂面。柵電極設置在氟區(qū)上方。柵電極的底面低于AlGaN層的頂面。源極部件和漏極部件設置在AlGaN層上的柵電極的相對側(cè)。源極部件和漏極部件包括金屬間化合物。柵極介電層的一部分設置在柵電極和AlGaN層之間。
[0059]本公開還描述了形成半導體結(jié)構(gòu)的方法的方面。該方法包括提供第一 II1-V化合物層。在第一 II1-V化合物層上外延生長第二 II1-V化合物層。介電覆蓋層設置在第二II1-V化合物層上。在介電覆蓋層中蝕刻兩個通孔以露出第二 II1-V化合物層的一部分。在第二 II1-V化合物層上的兩個通孔中形成源極部件和漏極部件。利用氟氣蝕刻在介電覆蓋層中蝕刻開口以及在開口下方的第二 II1-V化合物層中蝕刻凹槽。在第二 II1-V化合物層上方的開口和凹槽中形成柵電極。
[0060]盡管已經(jīng)詳細描述了實施例及其優(yōu)點，但應該理解，可以進行各種改變、替換和更改而不背離所附權(quán)利要求限定的實施例的精神和范圍。本領(lǐng)域技術(shù)人員很容易理解，根據(jù)本公開可以利用與本文描述的對應實施例執(zhí)行基本相同功能或?qū)崿F(xiàn)基本相同結(jié)果的工藝、機械裝置、制造、物質(zhì)組成、工具、方法或步驟。因此，所附權(quán)利要求旨在包括在這種工藝、機械裝置、制造、物質(zhì)組成、工具、方法或步驟的范圍內(nèi)。
【權(quán)利要求】
1.一種高電子遷移率晶體管(HEMT)，包括: 第一 II1-V化合物層； 第二 II1-V化合物層，設置在所述第一 II1-V化合物層上方并且在組成上與所述第一II1-V化合物層不同，所述第二 II1-V化合物層具有頂面； 源極部件和漏極部件，設置在所述第二 II1-V化合物層上； 柵電極，設置在所述源極部件和所述漏極部件之間的所述第二 II1-V化合物層上方；氟區(qū)，嵌入所述柵電極下方的第二 II1-V化合物層中，其中，所述氟區(qū)的頂面低于所述第二 II1-V化合物層的頂面；以及 柵極介電層，設置在所述柵電極的至少一部分的下方以及所述氟區(qū)的上方。
2.根據(jù)權(quán)利要求1所述的HEMT，其中，所述氟區(qū)耗盡位于所述第一II1-V化合物層和所述第二 II1-V化合物層之間的載流子溝道的一部分。
3.根據(jù)權(quán)利要求1所述的HEMT，還包括位于所述第二II1-V化合物層上方的介電覆蓋層，其中，所述源極部件和所述漏極部件延伸穿過所述介電覆蓋層并接觸所述第二 II1-V化合物層。
4.一種高電子遷移率晶體管(HEMT)，包括: 氮化鎵(GaN)層，設置在襯底上； 氮化鎵鋁(AlGaN)層，設置在所述GaN層上，所述AlGaN層具有頂面； 氟區(qū)，嵌入所述AlGaN層，所述氟區(qū)的頂面低于所述AlGaN層的頂面； 柵電極，設置在所述氟區(qū)上方，所述柵電極的底面低于所述AlGaN層的頂面； 源極部件和漏極部件，設置在所述AlGaN層上的所述柵電極的相對側(cè)，其中，所述源極部件和所述漏極部件包括金屬間化合物；以及 柵極介電層，設置在所述柵電極和所述AlGaN層之間。
5.根據(jù)權(quán)利要求4所述的HEMT，其中，載流子溝道被定位為靠近所述GaN層和所述AlGaN層之間的界面，所述載流子溝道包括位于所述柵電極下方的耗盡區(qū)。
6.根據(jù)權(quán)利要求4所述的HEMT，還包括位于所述AlGaN層上方的介電覆蓋層，所述源極部件和所述漏極部件延伸穿過所述介電覆蓋層并接觸所述AlGaN層。
7.根據(jù)權(quán)利要求4所述的HEMT，還包括位于所述源極部件和所述漏極部件上方的保護層，所述柵電極的一部分嵌入所述保護層中。
8.一種形成高電子遷移率晶體管(HEMT)的方法，所述方法包括: 在第一 II1-V化合物層上外延生長第二 II1-V化合物層； 在所述第二 πι-v化合物層上沉積介電覆蓋層； 在所述介電覆蓋層中蝕刻通孔以露出所述第二 πι-v化合物層的一部分； 在所述第二 πι-v化合物層上的對應通孔中形成源極部件和漏極部件； 利用氟氣在所述介電覆蓋層中蝕刻開口以及在位于所述開口下方的所述第二 II1-V化合物層中蝕刻凹槽；以及 在所述第二 II1-V化合物層上方的所述開口和所述凹槽中形成柵電極。
9.根據(jù)權(quán)利要求8所述的方法，其中，在相同的工藝室中以相同的工藝步驟執(zhí)行蝕刻所述開口和蝕刻所述凹槽的步驟。
10.根據(jù)權(quán)利要求8所述的方法，其中，蝕刻所述開口和蝕刻所述凹槽的步驟形成嵌入所述第二 III-V化合物層的氟區(qū)。
【文檔編號】H01L21/335GK103579328SQ201210454453
【公開日】2014年2月12日 申請日期:2012年11月13日 優(yōu)先權(quán)日:2012年8月9日
【發(fā)明者】黃敬源, 游承儒, 姚福偉, 余俊磊, 陳柏智, 楊富智 申請人:臺灣積體電路制造股份有限公司