專利名稱：芯片封裝構(gòu)造及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝構(gòu)造，特別是有關(guān)于一種可避免電磁干擾的芯片封裝構(gòu)造及其制造方法。
背景技術(shù)：
現(xiàn)今的半導(dǎo)體芯片封裝構(gòu)造，例如扇出型晶圓級封裝構(gòu)造(Fan-OutWafer-Level-Package),為實現(xiàn)垂直導(dǎo)通,常常需要進行垂直封膠層的穿膠導(dǎo)通孔(Through Molding Via, TMV)等封膠通孔制作工藝?，F(xiàn)有產(chǎn)生封膠通孔的技術(shù)包括機械式鉆孔(mechanical drilling)、激光鉆孔(laser drilling)、化學(xué)蝕刻(chemicaletching)等等。目前的封膠通孔 制作工藝都是一次形成穿透整個封膠層的封膠通孔。然而，對于具有一定厚度(例如大于100微米)的封膠層欲成形微通孔而言，不管形成封膠通孔或是后續(xù)進行通孔電鍍的制作工藝等因為封膠通孔深度較大的關(guān)系而需要耗費一定成本。例如以激光鉆孔而言，欲制作微通孔勢必要采用高精度的激光設(shè)備，當(dāng)微通孔的深度因為基材厚度的關(guān)系而過深，鉆孔時間就會變長，導(dǎo)致激光成本的提高。再者，微通孔過深，在微通孔的孔壁上設(shè)置種子層進而電鍍導(dǎo)電柱的難度與制程時間都會大幅提升。故，有必要提供一種芯片封裝構(gòu)造及其制造方法，以解決現(xiàn)有技術(shù)所存在的問題。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種芯片封裝構(gòu)造，其包覆芯片的封裝膠體的通孔是通過兩精度不同的封膠通孔成形工藝來形成，可相對減少使用成本較高的高精度鉆孔設(shè)備，并加快導(dǎo)封膠通孔制作速度。為達成前述目的，本發(fā)明一實施例提供一種芯片封裝構(gòu)造，所述芯片封裝構(gòu)造包含一芯片、一封膠層、至少一第一孔洞、至少一第二孔洞及至少一導(dǎo)電柱。所述芯片具有一有源表面；所述封膠層具有一第一表面及一相對的第二表面，并包覆所述芯片且使所述芯片的有源表面裸露出所述第一表面；所述第一孔洞成形于所述封膠層的第一表面；所述第二孔洞成形于所述封膠層的第二表面而對應(yīng)連通所述第一孔洞，并具有大于第一孔洞的孔徑；所述導(dǎo)電柱設(shè)于所述第一孔洞內(nèi)。本發(fā)明另一實施例提供一種芯片封裝構(gòu)造的制造方法，其包含下列步驟提供一芯片，所述芯片具有一有源表面；形成一封膠層以包覆所述芯片，其中所述封膠層具有一第一表面及一相對的第二表面，且所述芯片的有源表面裸露出所述封膠層的第一表面；于所述封膠層的第一表面成形至少一第一孔洞；于所述第一孔洞內(nèi)成形一導(dǎo)電柱；對應(yīng)所述第一孔洞的位置，于所述封膠層的第二表面成形連通所述第一孔洞的第二孔洞，其中所述第二孔洞的孔徑大于所述第一孔洞的孔徑；于所述第二孔洞內(nèi)設(shè)置金屬導(dǎo)電層，所述金屬導(dǎo)電層與所述導(dǎo)電柱相連接；以及于所述第二孔洞內(nèi)設(shè)置一導(dǎo)電件，所述導(dǎo)電件通過所述金屬導(dǎo)電層電連接所述導(dǎo)電柱。
對于厚度較大的封膠層而言，本發(fā)明可用高精度的封膠通孔成形工藝在封膠層上需設(shè)置小孔徑通孔的第一表面上形成所述第一孔洞，而所述第二孔洞則以較低精度且使用成本較低的通孔成形工藝來成形，進而完成貫穿封膠層的封膠通孔的制造工藝，如此一來，讓第一孔洞可維持在容易電鍍導(dǎo)電柱的深度條件內(nèi)，而不致于因為通孔過深而導(dǎo)致電鍍困難，且相對減少使用成本較高的高精度鉆孔設(shè)備，并加快穿膠導(dǎo)通孔制作速度。


圖1是本發(fā)明一實施例的芯片封裝構(gòu)造的結(jié)構(gòu)示意圖。圖2A是本發(fā)明一實施例的芯片封裝構(gòu)造的導(dǎo)電柱的結(jié)構(gòu)示意圖。圖2B是本發(fā)明一實施例的芯片封裝構(gòu)造的設(shè)置于第二孔洞的導(dǎo)電件的結(jié)構(gòu)示意圖。圖2C是本發(fā)明另一實施例的芯片封裝構(gòu)造的設(shè)置于第二孔洞的導(dǎo)電件的結(jié)構(gòu)示意圖。圖2D是本發(fā)明又一實施例的芯片封裝構(gòu)造的設(shè)置于第二孔洞的導(dǎo)電件的結(jié)構(gòu)示意圖。圖2E是本發(fā)明再一實施例的芯片封裝構(gòu)造的設(shè)置于第二孔洞的導(dǎo)電件的結(jié)構(gòu)示意圖。圖3是本發(fā)明另一實施例的芯片封裝構(gòu)造的結(jié)構(gòu)示意圖。圖4是本發(fā)明又一實施例的芯片封裝構(gòu)造的結(jié)構(gòu)示意圖。圖5A 5G是本發(fā)明一實施例的芯片封裝構(gòu)造的制造流程示意圖。
具體實施例方式為讓本發(fā)明上述目的、特征及優(yōu)點更明顯易懂，下文特舉本發(fā)明較佳實施例，并配合附圖，作詳細說明如下。再者，本發(fā)明所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、「外」、「側(cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發(fā)明，而非用以限制本發(fā)明。請參照圖1所示，圖1是本發(fā)明一實施例的芯片封裝構(gòu)造的結(jié)構(gòu)示意圖。本發(fā)明所揭示的芯片封裝構(gòu)造包含一芯片10、一封膠層11、至少一第一孔洞120、至少一第二孔洞121、至少一導(dǎo)電柱13及一重布線層14。所述芯片10具有一有源表面，所述有源表面上設(shè)有多個接墊102。所述封膠層11具有一第一表面及一相對的第二表面。所述封膠層11包覆所述芯片11且使所述芯片10的有源表面裸露于所述封膠層11的第一表面。一般而言，所述封膠層11是應(yīng)用封裝技術(shù)設(shè)置封膠以包覆所述芯片10的側(cè)面與背面，使所述封膠層11與芯片10形成一封裝體，其中所述封膠層11的第一表面與所述芯片10的有源表面大致共平面。所述封膠層11可以是環(huán)氧樹脂(expoxy)或其他適當(dāng)?shù)陌膊牧?且亦可選擇摻雜固態(tài)填充物，例如二氧化硅顆?；蜓趸X顆粒等。如圖1所示，本實施例中包含兩個以上的所述第一孔洞120。所述第一孔洞120是成形于所述封膠層11的第一表面。在一實施例中，所述第一孔洞120是通過使用較高精度的激光鉆孔裝置對所述封膠層11的第一表面進行鉆孔所形成的，也就是屬于高精度的激光鉆孔，其孔徑小于或等于150微米，深度介于50 200微米之間。如圖1所示，本實施例中包含兩個以上的所述第二孔洞121。所述第二孔洞121是成形于所述封膠層11的第二表面而對應(yīng)連通所述第一孔洞120，并具有大于第一孔洞120的孔徑。所述第二孔洞的孔徑例如大于150微米，及深度介于50 500微米之間。所述第二孔洞121的深度方向可以是與所述第一孔洞120的深度方向相同，皆是垂直于所述封膠層11的表面。所述第二孔洞12是通過使用較低精度的激光鉆孔裝置、機械式鉆孔裝置或是化學(xué)蝕刻方法形成的，也就是低精度的激光鉆孔、機械鉆孔或是化學(xué)蝕刻鉆孔。所述導(dǎo)電柱13是對應(yīng)設(shè)于所述第一孔洞120內(nèi)。請參考圖2A所示，由于第二孔洞121是成形于導(dǎo)電柱13之后，為了使第二孔洞121與第一孔洞120相連通，所述第二孔洞121在成形時，會以第一孔洞120的底面作為第二孔洞120的成形深度的最低基準(zhǔn)，因此第二孔洞120成形后，所述導(dǎo)電柱13的一底端可能會貼齊或凸伸入所述第二孔洞121。所述重布線層14包含至少一導(dǎo)電線路層(未示于圖1)，用以電性連接所述芯片10的接墊102與所述至少一導(dǎo)電柱13。請進一步參考圖2B所示，為了與一基板連接或是另一封裝構(gòu)造體堆疊，所述第二孔洞121的孔壁上設(shè)有一金屬導(dǎo)電層15，所述金屬導(dǎo)電層15與所述導(dǎo)電柱13相連接。所述第二孔洞121內(nèi)還進一步設(shè)有一導(dǎo)電件16a，其中所述金屬導(dǎo)電層15是作為種子層，導(dǎo)電件16a通過所述金屬導(dǎo)電層15電連接所述導(dǎo)電柱13。在圖2B的實施例中，所述導(dǎo)電件16a為一錫球，或者如圖2C的實施例，所述導(dǎo)電件16b為錫膏等預(yù)焊料。無論是錫球或錫膏，當(dāng)所述導(dǎo)電件16a，16b設(shè)置于所述第二孔洞121內(nèi)的金屬導(dǎo)電層15上之后，通常會再經(jīng)過回流焊處理(reflow)，使其成為類球狀或半球狀。再者，如圖2D所示，所述導(dǎo)電件16c為一電鍍成形的柱狀金屬，如銅柱。又如圖2E所示，所述金屬導(dǎo)電層15從所述第二 孔洞121部分延伸至所述封膠層11的第二表面，再與一導(dǎo)電件16(錫球或凸塊)相連接。進一步參考圖3所示，圖1的芯片封裝構(gòu)造可進一步與一封裝體20堆疊連接，使其堆迭于所述封膠層11的第一表面上。詳細來說，例如于所述封膠層11的第一表面設(shè)置絕緣防護層142，通過圖案化所述絕緣防護層142，使得所述芯片10有源表面上的接墊和所述第一孔洞120內(nèi)的導(dǎo)電柱13裸露，接著再于所述絕緣防護層142上形成一導(dǎo)電線路層144，以連接所述第一孔洞120內(nèi)的導(dǎo)電柱13與所述芯片10有源表面上的接墊102，最后再于導(dǎo)電線路層144上設(shè)置圖案化的阻焊層146使導(dǎo)電線路層144局部裸露，以供連接一導(dǎo)電凸塊17。所述封裝體20便可設(shè)置于導(dǎo)電凸塊17上而與圖1的芯片封裝構(gòu)造堆迭，通過導(dǎo)電凸塊17電性連接至芯片10的有源表面及所述導(dǎo)電柱13，構(gòu)成如圖3所示的封裝產(chǎn)品。又或者，進一步參考圖4所示，圖1的芯片封裝構(gòu)造在所述封膠層11的第二表面上也可與另一封裝體21堆疊連接。詳細來說，例如于所述封膠層11的第二表面設(shè)置絕緣防護層152，通過圖案化所述絕緣防護層152，使得所述第二孔洞121的金屬導(dǎo)電層15裸露，接著再于所述第二孔洞121內(nèi)設(shè)置導(dǎo)電件16，例如錫球，使導(dǎo)電件16通過所述金屬導(dǎo)電層15電連接所述導(dǎo)電柱13。所述封裝體21便可設(shè)置于導(dǎo)電柱13上而與圖1的芯片封裝構(gòu)造堆迭，通過導(dǎo)電柱13、金屬導(dǎo)電層15與所述導(dǎo)電柱13而連接芯片10的有源表面，構(gòu)成如圖4所示的封裝產(chǎn)品。由上述說明可知，本發(fā)明主要是使用高精度的封膠通孔成形工藝在封膠層11上需設(shè)置小孔徑通孔的第一表面上先形成所述第一孔洞120，再以較低精度且使用成本較低的封膠通孔成形工藝來成形所述第二孔洞121，進而完成貫穿封膠層的封膠通孔的制造工藝，如此一來，所述第一孔洞120可維持在容易電鍍導(dǎo)電柱13的深度條件(5(Γ200微米)內(nèi)，而不致于因為通孔過深而導(dǎo)致電鍍困難，同時相對減少使用成本較高的高精度鉆孔設(shè)備，并加快導(dǎo)通孔制作速度。本發(fā)明可適用封膠層11的厚度大于100微米的芯片封裝構(gòu)造，如此在封膠通孔的制造工藝中較能凸顯其通過兩精度不同的通孔成形工藝來形成封膠通孔的成本優(yōu)勢。有關(guān)上述本發(fā)明的芯片封裝構(gòu)造的制造方法，請參考圖5Α 5Ε所示，其概要揭示本發(fā)明一實施例的芯片封裝構(gòu)造的制造流程示意圖。參見圖5Α，于包覆芯片10之封膠層11的第一表面I Ia成形至少一第一孔洞120。更詳細來說，本步驟是通過使用較高精度的激光鉆孔裝置對所述封膠層11的第一表面Ila進行鉆孔來形成所述第一孔洞120。所述芯片10是于一晶圓上制作集成電路后并切割分離所得到。所述封膠層11具有一第一表面及一相對的第二表面，且所述芯片10的有源表面IOa裸露出所述封膠層11的第一表面11a，在一實施例中，本步驟是應(yīng)用封裝技術(shù)將封膠材料包覆所述芯片10的側(cè)面與背面以構(gòu)成所述封膠層11。通常，是由數(shù)顆所述芯片10及一封膠層11共同構(gòu)成一重分布晶圓(未繪示)。如圖5B所示，于所述第一孔洞120內(nèi)以電鍍或印刷填孔等方式成形一導(dǎo)電柱13。如圖5C所示，于所述封膠層11的第二表面(對應(yīng)所述第一孔洞120的位置)成形連通所述第一孔洞120的第二孔洞121。所述第二孔洞121的孔徑大于所述第一孔洞120的孔徑。更詳細來說，本步驟是通過使用較低精度的激光鉆孔裝置、機械式鉆孔裝置或是化學(xué)蝕刻方法來形成所述第二孔洞12。如圖所不,于所述 第二孔洞121內(nèi)設(shè)置金屬導(dǎo)電層15,所述金屬導(dǎo)電層15與所述導(dǎo)電柱13相連接。如圖5E所示，于所述封膠層11的第一表面與第二表面分別設(shè)置絕緣防護層142、152，并圖案化所述絕緣防護層142、152，使得所述芯片10有源表面上的接墊、所述第一孔洞120內(nèi)的導(dǎo)電柱13和所述第二孔洞121的金屬導(dǎo)電層15裸露。如圖5F所示，形成一導(dǎo)電線路層144連接所述第一孔洞120內(nèi)的導(dǎo)電柱13與所述芯片10有源表面上的接墊102。如圖5G所示，設(shè)置圖案化的阻焊層146，使導(dǎo)電線路層144局部裸露而形成對外之電性接墊144a ;如此一來，電性接墊144a便可供設(shè)置如圖3所示的導(dǎo)電凸塊17接合，使芯片封裝構(gòu)造進一步與一封裝體20堆疊連接，讓所述封裝體20通過導(dǎo)電凸塊17電性連接至芯片10的有源表面及所述導(dǎo)電柱13，構(gòu)成如圖3所示的封裝產(chǎn)品。接著，于所述第二孔洞121內(nèi)設(shè)置導(dǎo)電件16，使導(dǎo)電件16通過所述金屬導(dǎo)電層15電連接所述導(dǎo)電柱13。采用本發(fā)明的芯片封裝構(gòu)造的制造方法的具體優(yōu)點已描述于前述芯片封裝構(gòu)造的實施例中，不再贅述。本發(fā)明已由上 述相關(guān)實施例加以描述，然而上述實施例僅為實施本發(fā)明的范例。必需指出的是，已公開的實施例并未限制本發(fā)明的范圍。相反地，包含于權(quán)利要求書的精神及范圍的修改及均等設(shè)置均包括于本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種芯片封裝構(gòu)造，其特征在于所述芯片封裝構(gòu)造包含一芯片，具有一有源表面；一封膠層，具有一第一表面及一相對的第二表面，并包覆所述芯片且使所述芯片的有源表面裸露出所述第一表面；至少一第一孔洞，成形于所述封膠層的第一表面；至少一第二孔洞，成形于所述封膠層的第二表面而對應(yīng)連通所述第一孔洞，并具有大于第一孔洞的孔徑；至少一導(dǎo)電柱，設(shè)于所述第一孔洞內(nèi)；以及一重布線層，電性連接所述芯片與所述至少一導(dǎo)電柱。
2.如權(quán)利要求1所述的芯片封裝構(gòu)造，其特征在于所述導(dǎo)電柱的一底端貼齊或凸伸入所述第二孔洞。
3.如權(quán)利要求1所述的芯片封裝構(gòu)造，其特征在于所述第二孔洞的孔徑大于150微米，及深度介于50 500微米之間。
4.如權(quán)利要求1所述的芯片封裝構(gòu)造，其特征在于所述第一孔洞的孔徑小于或等于150微米，及深度介于50 200微米之間。
5.如權(quán)利要求2所述的芯片封裝構(gòu)造，其特征在于所述第二孔洞的孔壁上設(shè)有一金屬導(dǎo)電層，所述金屬導(dǎo)電層與所述導(dǎo)電柱相連接。
6.如權(quán)利要求5所述的芯片封裝構(gòu)造，其特征在于所述第二孔洞內(nèi)設(shè)有一導(dǎo)電件；所述導(dǎo)電件連接所述金屬導(dǎo)電層；所述導(dǎo)電件為柱狀金屬、錫膏或錫球。
7.如權(quán)利要求5所述的芯片封裝構(gòu)造，其特征在于所述金屬導(dǎo)電層從所述第二孔洞部分延伸至所述封膠層的第二表面。
8.—種芯片封裝構(gòu)造的制造方法，其特征在于所述制造方法包含下列步驟提供一芯片，所述芯片具有一有源表面；形成一封膠層以包覆所述芯片，其中所述封膠層具有一第一表面及一相對的第二表面，且所述芯片的有源表面裸露出所述封膠層的第一表面；于所述封膠層的第一表面成形至少一第一孔洞；于所述第一孔洞內(nèi)成形一導(dǎo)電柱；對應(yīng)所述第一孔洞的位置，于所述封膠層的第二表面成形連通所述第一孔洞的第二孔洞，其中所述第二孔洞的孔徑大于所述第一孔洞的孔徑；于所述第二孔洞內(nèi)設(shè)置金屬導(dǎo)電層，所述金屬導(dǎo)電層與所述導(dǎo)電柱相連接；以及于所述第二孔洞內(nèi)設(shè)置一導(dǎo)電件，所述導(dǎo)電件通過所述金屬導(dǎo)電層電連接所述導(dǎo)電柱。
9.如權(quán)利要求8所述的芯片封裝構(gòu)造的制造方法，其特征在于所述第一孔洞以較高精度的激光鉆孔裝置形成；所述第二孔洞以較低精度的激光鉆孔裝置、機械式鉆孔裝置或是化學(xué)蝕刻方法形成。
10.如權(quán)利要求9所述的芯片封裝構(gòu)造的制造方法，其特征在于所述導(dǎo)電柱的一底端貼齊或凸伸入所述第二孔洞。
全文摘要
一種芯片封裝構(gòu)造及其制造方法，所述芯片封裝構(gòu)造包含一具有有源表面的芯片；一包覆芯片且使芯片的有源表面裸露出的封膠層；至少一成形于所述封膠層的第一表面的第一孔洞；至少一成形于所述封膠層的第二表面、對應(yīng)連通所述第一孔洞且具有大于第一孔洞的孔徑的第二孔洞；以及一設(shè)于所述第一孔洞內(nèi)的導(dǎo)電柱。所述第二孔洞用低精度的封膠通孔成形工藝來成形，可相對減少使用成本較高的高精度鉆孔設(shè)備，并加快制作封膠通孔的速度。
文檔編號H01L21/56GK103050450SQ20121045571
公開日2013年4月17日 申請日期2012年11月14日 優(yōu)先權(quán)日2012年11月14日
發(fā)明者陳勇仁, 黃敏龍, 丁一權(quán) 申請人:日月光半導(dǎo)體制造股份有限公司