專利名稱：陣列基板及其制造方法、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示領(lǐng)域，特別是指一種陣列基板及其制造方法、顯示裝置。
背景技術(shù)：
現(xiàn)有技術(shù)中，氫化非晶娃TFT(Thin Film Transistor,薄膜晶體管)已經(jīng)很難滿足尺寸不斷增大的液晶電視和更高性能的驅(qū)動電路的需求。透明非晶態(tài)氧化物半導(dǎo)體TFT以其諸多優(yōu)勢受到研究人員的青睞，最近幾年發(fā)展迅速。它遷移率高、均一性好、透明、制作工藝簡單，可以更好地滿足大尺寸液晶顯示器 和0LED(0rganic Light-Emitting Diode,有機電致發(fā)光)顯示器的需求。此外，制作透明非晶態(tài)氧化物半導(dǎo)體TFT與現(xiàn)有的IXD (LiquidCrystal Display,液晶顯示器)生產(chǎn)線匹配性好,容易轉(zhuǎn)型，因此高性能透明非晶態(tài)氧化物半導(dǎo)體TFT備受人們的關(guān)注，已成為最近的研究熱點。但現(xiàn)有的透明非晶態(tài)氧化物半導(dǎo)體TFT的制作工藝較為復(fù)雜，至少需要五次構(gòu)圖工藝才能完成底柵型陣列基板的制作，并且需要ESL (Etch stopping layer刻蝕阻擋層)及PVX (passivation,鈍化層)多層保護才能保證TFT性能的穩(wěn)定,制造成本很高。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種陣列基板及其制造方法、顯示裝置，能夠簡化陣列基板的制作工藝，降低陣列基板的制造成本。為解決上述技術(shù)問題，本發(fā)明的實施例提供技術(shù)方案如下一方面，提供一種陣列基板的制造方法，所述制造方法采用一次構(gòu)圖工藝形成所述陣列基板的溝道區(qū)和源電極、漏電極。進一步地，所述制造方法包括通過一次構(gòu)圖工藝形成由金屬氧化物層組成的溝道區(qū)、源區(qū)和漏區(qū)；對源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和漏電極。進一步地，所述制造方法包括通過一次構(gòu)圖工藝形成由金屬氧化物層組成的像素電極區(qū)、溝道區(qū)、源區(qū)和漏區(qū)；對像素電極區(qū)、源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的像素電極、源電極和漏電極。進一步地，金屬氧化物層為采用IGZO或ZnO。進一步地，所述制造方法具體包括以下步驟提供一基板；通過第一次構(gòu)圖工藝在所述基板上形成由金屬層組成的柵電極和柵線的圖形；在經(jīng)過所述第一次構(gòu)圖工藝的基板上形成柵絕緣層；通過第二次構(gòu)圖工藝在所述柵絕緣層上形成由透明導(dǎo)電層組成的像素電極的圖形；通過第三次構(gòu)圖工藝在經(jīng)過所述第二次構(gòu)圖工藝的基板上形成由金屬氧化物層組成的溝道區(qū)、源區(qū)和漏區(qū)，對源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和與所述像素電極連接的漏電極；通過第四次構(gòu)圖工藝在形成有源電極和漏電極的基板上形成鈍化層，并在鈍化層上形成過孔，以引出所述源電極和漏電極。進一步地，所述通過第三次構(gòu)圖工藝在經(jīng)過所述第二次構(gòu)圖工藝的基板上形成由金屬氧化物層組成的溝道區(qū)、源區(qū)和漏區(qū)，對源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和與所述像素電極連接的漏電極包括在經(jīng)過所述第二次構(gòu)圖工藝的基板上依次沉積IGZO層和保護層；
通過第三次構(gòu)圖工藝形成溝道區(qū)、源區(qū)、漏區(qū)以及位于所述溝道區(qū)上的保護層；對暴露的源區(qū)和漏區(qū)的IGZO層在250-400°C的氫氣中熱處理1_2小時，分別形成導(dǎo)電的源電極和漏電極。進一步地，所述制造方法具體包括以下步驟提供一基板；通過第一次構(gòu)圖工藝在所述基板上形成由金屬層組成的柵電極和柵線的圖形；在經(jīng)過所述第一次構(gòu)圖工藝的基板上形成柵絕緣層；通過第二次構(gòu)圖工藝在所述柵絕緣層上形成由金屬氧化物層組成的像素電極區(qū)、溝道區(qū)、源區(qū)和漏區(qū)，對像素電極區(qū)、源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的像素電極、源電極和與所述像素電極連接的漏電極；通過第三次構(gòu)圖工藝在形成有源電極和漏電極的基板上形成鈍化層，并在鈍化層上形成過孔，以引出所述源電極和漏電極。本發(fā)明實施例還提供了一種以上述方法制造的陣列基板，所述陣列基板的溝道區(qū)和源電極、漏電極為采用一次構(gòu)圖工藝形成。進一步地，所述陣列基板的像素電極、溝道區(qū)和源電極、漏電極為采用一次構(gòu)圖工藝形成。進一步地，所述溝道區(qū)和源電極、漏電極為采用金屬氧化物形成。進一步地，所述像素電極、溝道區(qū)和源電極、漏電極為采用金屬氧化物形成。進一步地，所述金屬氧化物為IGZO或ZnO。進一步地，所述陣列基板包括位于基板上的柵電極和柵線；位于形成有所述柵電極和柵線的基板上的柵絕緣層；位于所述柵絕緣層上的像素電極；位于形成有所述像素電極的基板上的溝道區(qū)、源電極和與所述像素電極連接的漏電極；位于形成有所述溝道區(qū)、源電極和漏電極的基板上的鈍化層，所述鈍化層包括有用以引出所述源電極和漏電極的過孔。進一步地，所述陣列基板包括位于基板上的柵電極和柵線；
位于形成有所述柵電極和柵線的基板上的柵絕緣層；位于所述柵絕緣層上的像素電極、溝道區(qū)、源電極和與所述像素電極連接的漏電極；位于形成有所述溝道區(qū)、源電極和漏電極的基板上的鈍化層。本發(fā)明實施例還提供了一種顯示裝置，包括如上所述的陣列基板。本發(fā)明的實施例具有以下有益效果上述方案中，陣列基板的溝道區(qū)和源電極、漏電極為采用一次構(gòu)圖工藝形成，不需要再采用額外的構(gòu)圖工藝來制作源電極和漏電極，簡化了陣列基板的生產(chǎn)工藝，減少了曝 光工藝和金屬層的沉積，大大縮短了陣列基板的制造時間、降低了陣列基板的生產(chǎn)成本。


圖1為本發(fā)明實施例在基板上沉積金屬層之后的截面示意圖；圖2為本發(fā)明實施例第一次構(gòu)圖工藝之后的陣列基板的截面示意圖；圖3為本發(fā)明實施例沉積柵絕緣層和透明導(dǎo)電層之后的陣列基板的截面示意圖；圖4為本發(fā)明實施例第二次構(gòu)圖工藝之后的陣列基板的截面示意圖；圖5為本發(fā)明實施例沉積IGZO和保護層之后的陣列基板的平面示意圖；圖6為本發(fā)明實施例第三次構(gòu)圖工藝之后的陣列基板的截面示意圖；圖7為本發(fā)明實施例對漏區(qū)和源區(qū)的IGZO進行處理，并刻蝕掉溝道區(qū)上的保護層之后的陣列基板的截面示意圖；圖8為本發(fā)明實施例沉積鈍化層之后的陣列基板的平面示意圖；圖9為本發(fā)明實施例第四次構(gòu)圖工藝之后的陣列基板的截面示意圖；圖10為本發(fā)明另一實施例的陣列基板的截面不意圖；圖11為本發(fā)明另一實施例的陣列基板的平面示意圖；圖12為本發(fā)明再一實施例的陣列基板的平面示意圖。附圖標(biāo)記I 基板2柵電極3柵絕緣層4源電極5漏電極6有源層7透明導(dǎo)電層8電極引線9保護層10鈍化層11 柵線12數(shù)據(jù)線
具體實施方式
為使本發(fā)明的實施例要解決的技術(shù)問題、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖及具體實施例進行詳細(xì)描述。本發(fā)明的實施例針對現(xiàn)有技術(shù)中透明非晶態(tài)氧化物半導(dǎo)體TFT的制作工藝較為復(fù)雜，至少需要五次構(gòu)圖工藝才能完成底柵型陣列基板的制作，并且需要ESL及PVX多層保護才能保證TFT性能的穩(wěn)定，制造成本很高的問題，提供一種陣列基板及其制造方法、顯示裝置，能夠簡化陣列基板的制作工藝，降低陣列基板的制造成本。本發(fā)明實施例提供了一種陣列基板的制造方法，其中，該制造方法采用一次構(gòu)圖工藝形成陣列基板的溝道區(qū)和源電極、漏電極。陣列基板的溝道區(qū)和源電極、漏電極為采用一次構(gòu)圖工藝形成，這樣不需要再采用額外的構(gòu)圖工藝來制作源電極和漏電極，簡化了陣列基板的生產(chǎn)工藝，減少了曝光工藝和金屬層的沉積，大大縮短了陣列基板的制造時間、降低了陣列基板的生產(chǎn)成本。
本發(fā)明實施例采用同一種金屬氧化物材料形成陣列基板的溝道區(qū)和源電極、漏電極，之后對源電極和漏電極對應(yīng)的金屬氧化物進行處理，使其具有導(dǎo)電性質(zhì)。具體地，陣列基板的溝道區(qū)和源電極、漏電極均可以采用IGZO或ZnO形成。其中，在采用IGZO形成溝道區(qū)和源電極、漏電極時，先通過一次構(gòu)圖工藝形成由IGZO層組成的溝道區(qū)、源區(qū)和漏區(qū)，之后對源區(qū)和漏區(qū)的IGZO層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和漏電極。具體地，可以在氫氣環(huán)境中，在250-400°C高溫下對源區(qū)和漏區(qū)的IGZO層熱處理1-2小時，以分別形成導(dǎo)電的源電極和漏電極。進一步地，本發(fā)明實施例還可以采用同一次構(gòu)圖工藝形成由金屬氧化物層組成的像素電極區(qū)、溝道區(qū)、源區(qū)和漏區(qū)，對像素電極區(qū)、源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的像素電極、源電極和漏電極。此時陣列基板的制造方法具體包括以下步驟提供一基板；通過第一次構(gòu)圖工藝在所述基板上形成由金屬層組成的柵電極和柵線的圖形；在經(jīng)過所述第一次構(gòu)圖工藝的基板上形成柵絕緣層；通過第二次構(gòu)圖工藝在所述柵絕緣層上形成由金屬氧化物層組成的像素電極區(qū)、溝道區(qū)、源區(qū)和漏區(qū)，對像素電極區(qū)、源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的像素電極、源電極和與所述像素電極連接的漏電極；通過第三次構(gòu)圖工藝在形成有源電極和漏電極的基板上形成鈍化層，并在鈍化層上形成過孔，以引出所述源電極和漏電極。本實施例可以進一步簡化陣列基板的生產(chǎn)工藝，只需要三次構(gòu)圖工藝即可完成陣列基板的制作。本發(fā)明實施例還提供了一種以上述方法制造的陣列基板，該陣列基板的溝道區(qū)和源電極、漏電極為采用一次構(gòu)圖工藝形成。具體地，該陣列基板的溝道區(qū)和源電極、漏電極為采用金屬氧化物形成。金屬氧化物為IGZO或ZnO，在采用IGZO形成溝道區(qū)和源電極、漏電極時，所述源電極和漏電極為利用IGZO在250-400°C的氫氣中熱處理1_2小時后形成。進一步地，本實施例的陣列基板的像素電極、溝道區(qū)和源電極、漏電極還可以為采用一次構(gòu)圖工藝形成。具體地，該陣列基板的像素電極、溝道區(qū)和源電極、漏電極為采用金屬氧化物形成。金屬氧化物為IGZO或ZnO，在采用IGZO形成像素電極、溝道區(qū)和源電極、漏電極時，所述像素電極、源電極和漏電極為利用IGZO在250-400°C的氫氣中熱處理1-2小時后形成。進一步地，所述陣列基板包括位于基板上的柵電極和柵線；位于形成有所述柵電極和柵線的基板上的柵絕緣層；位于所述柵絕緣層上的像素電極；位于形成有所述像素電極的基板上的溝道區(qū)、源電極和與所述像素電極連接的漏電極；位于形成有所述溝道區(qū)、源電極和漏電極的基板上的鈍化層，所述鈍化層包括有 用以引出所述源電極和漏電極的過孔。進一步地，所述陣列基板包括位于基板上的柵電極和柵線；位于形成有所述柵電極和柵線的基板上的柵絕緣層；位于所述柵絕緣層上的像素電極、溝道區(qū)、源電極和與所述像素電極連接的漏電極；位于形成有所述溝道區(qū)、源電極和漏電極的基板上的鈍化層。下面以采用IGZO形成溝道區(qū)和源電極、漏電極為例，結(jié)合具體的實施例對本發(fā)明的陣列基板及其制造方法進行進一步介紹如圖1-9所示，本實施例的陣列基板的制造方法包括以下步驟步驟1:提供一基板，通過第一次構(gòu)圖工藝在基板上形成由金屬層組成的柵電極和柵線的圖形；具體地，該基板可以為透明基板。如圖1和圖2所示，在基板I上沉積金屬，通過第一次構(gòu)圖工藝形成柵電極2和柵線。具體地，可以在基板I上利用磁控派射沉積一層厚度為200nm-400nm的金屬層,其中，金屬層可以采用Nd、Cr、W、T1、Ta、Mo、Al和Cu中的任一種或者其中至少兩種金屬的合金；之后在金屬層上涂覆光刻膠，利用掩模板對光刻膠進行曝光、顯影以及刻蝕形成柵電極2和柵線的圖形。步驟2 :在經(jīng)過第一次構(gòu)圖工藝的基板上形成柵絕緣層，通過第二次構(gòu)圖工藝在柵絕緣層上形成由透明導(dǎo)電層組成的像素電極的圖形；如圖3和圖4所示，在完成步驟I的基板I上連續(xù)沉積柵絕緣層3和透明導(dǎo)電層，具體地，柵絕緣層可以采用SiNx、Si02、Al203，AlN或樹脂，透明導(dǎo)電層可以采用ΙΤ0，之后通過第二次構(gòu)圖工藝在柵絕緣層3上形成像素電極7。具體地，可以利用磁控濺射在完成步驟I的基板I上沉積厚度為400nm的Al2O3或AlN,或者利用 PECVD (Plasma Enhanced Chemical Vapor Deposition,等離子體增強化學(xué)氣相沉積法)在完成步驟I的基板I上沉積厚度為400nm的SiNx，之后再利用磁控濺射沉積厚度為40nm的ITO層，在ITO層上涂覆光刻膠，利用掩模板對光刻膠進行曝光、顯影以及刻蝕形成像素電極7的圖形。步驟3 :通過第三次構(gòu)圖工藝在經(jīng)過第二次構(gòu)圖工藝的基板上形成由IGZO層組成的溝道區(qū)、源區(qū)和漏區(qū)，對源區(qū)和漏區(qū)的IGZO層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和漏電極；如圖5、圖6和圖7所示，在完成步驟2的基板I上沉積一層IGZO和保護層，通過第三次構(gòu)圖工藝形成溝道區(qū)6，源區(qū)和漏區(qū)，其中，保護層9在在溝道區(qū)6的正上方，并對暴露的IGZO在氫氣中進行熱處理，使成為導(dǎo)體性質(zhì)的源電極4和漏電極5，漏電極5與像素電極7相連接。IGZO可以用來作為有源層的材料，并且在氫氣中進行熱處理后，IGZO能夠?qū)щ姡緦嵤├肐GZO的這一特性，通過一次構(gòu)圖工藝同時形成溝道區(qū)、源區(qū)和漏區(qū)，之后對源區(qū)和漏區(qū)的IGZO進行處理，使其分別成為源電極和漏電極，從而減少了一道制作源電極和漏電極的構(gòu)圖工藝。
具體地，可以利用磁控濺射在完成步驟2的基板I上沉積厚度為50nm的非晶氧化物薄膜IGZO作為有源層，之后用PECVD沉積厚度為500nm的SiNx作為保護層9，在保護層9上涂覆光刻膠，利用掩模板對光刻膠進行曝光、顯影以及刻蝕形成如圖6所示的結(jié)構(gòu)，其中溝道區(qū)6上留有保護層9，源區(qū)和漏區(qū)為暴露的，在氫氣氛圍中，對暴露的源區(qū)和漏區(qū)的IGZO經(jīng)250-400°C高溫?zé)崽幚?_2小時，使其分別成為具有導(dǎo)體性質(zhì)的源電極4和漏電極5，之后刻蝕掉保護層9，形成如圖7所示的結(jié)構(gòu)。步驟4:通過第四次構(gòu)圖工藝在形成有源電極和漏電極的基板上形成鈍化層的圖形。如圖8和圖9所示，在完成步驟3的基板I上沉積鈍化層，通過第四次構(gòu)圖工藝形成具有過孔的鈍化層10的圖形，源電極4和漏電極5分別通過過孔與電極引線8相連接。電極引線8與外圍驅(qū)動電路連接，用于向源電極提供數(shù)據(jù)信號。具體地，鈍化層10可以采用 SiO2 或 SiNx。具體地，可以利用PECVD在完成步驟3的基板I上沉積厚度為200nnT400nm的鈍化層10，在鈍化層10上涂覆一層光刻膠，利用掩模板對光刻膠進行曝光、顯影以及刻蝕形成如圖9所示的結(jié)構(gòu)，并采用電極引線8引出源電極4和漏電極5。最終，經(jīng)過上述步驟1-4形成了如圖9所示的陣列基板，該陣列基板包括位于基板I上的柵電極2和柵線；位于形成有柵電極2和柵線的基板I上的柵絕緣層3 ；位于柵絕緣層3上的像素電極7 ；位于形成有像素電極7的基板I上的溝道區(qū)6、源電極4和漏電極5，漏電極5和像素電極7相連接；位于形成有溝道區(qū)6、源電極4和漏電極5的基板I上的包括有過孔的鈍化層10，源電極4和漏電極5分別通過過孔與電極引線8相連接。本發(fā)明實施例中，陣列基板的溝道區(qū)和源電極、漏電極為采用一次構(gòu)圖工藝形成，一共采用四次構(gòu)圖工藝制備非晶氧化物薄膜晶體管陣列基板，通過對暴露的有源層IGZO在氫氣氛圍中進行熱處理，使成為導(dǎo)體性質(zhì)的源電極和漏電極，不需另加源電極和漏電極的制作工藝，簡化了陣列基板的制作工藝，減少了曝光工藝和金屬層的沉積，大大縮短了陣列基板的制造時間、降低了陣列基板的制作成本。進一步地，如圖10和圖11所示，本發(fā)明實施例的陣列基板還可以不用制作電極引線，從陣列基板的邊緣引出數(shù)據(jù)線即可輸入數(shù)據(jù)信號。進一步地，如圖12所示，由于鈍化層10未完全覆蓋數(shù)據(jù)線12，因此不需要設(shè)置鈍化層過孔，也能使數(shù)據(jù)線12傳輸外接的數(shù)據(jù)信號。本發(fā)明還提供一種顯示裝置，包括如上所述的陣列基板。具體地，顯示裝置可以為液晶顯示裝置，例如液晶面板、液晶電視、手機、液晶顯示器等，其包括彩膜基板、以及上述實施例中的陣列基板；除了液晶顯示裝置，顯示裝置還可以是其他類型的顯示裝置，比如電子閱讀器等，其不包括彩膜基板，但是包括上述實施例中的陣列基板。以上是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說， 在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種陣列基板的制造方法，其特征在于，所述制造方法采用一次構(gòu)圖工藝形成所述陣列基板的溝道區(qū)和源電極、漏電極。
2.根據(jù)權(quán)利要求1所述的陣列基板的制造方法，其特征在于，所述制造方法包括通過一次構(gòu)圖工藝形成由金屬氧化物層組成的溝道區(qū)、源區(qū)和漏區(qū)；對源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和漏電極。
3.根據(jù)權(quán)利要求1所述的陣列基板的制造方法，其特征在于，所述制造方法包括通過一次構(gòu)圖工藝形成由金屬氧化物層組成的像素電極區(qū)、溝道區(qū)、源區(qū)和漏區(qū)； 對像素電極區(qū)、源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的像素電極、源電極和漏電極。
4.根據(jù)權(quán)利要求2或3所述的陣列基板的制造方法，其特征在于，金屬氧化物層為采用 IGZO 或 ZnO。
5.根據(jù)權(quán)利要求2所述的陣列基板的制造方法，其特征在于，所述制造方法具體包括以下步驟提供一基板；通過第一次構(gòu)圖工藝在所述基板上形成由金屬層組成的柵電極和柵線的圖形；在經(jīng)過所述第一次構(gòu)圖工藝的基板上形成柵絕緣層；通過第二次構(gòu)圖工藝在所述柵絕緣層上形成由透明導(dǎo)電層組成的像素電極的圖形； 通過第三次構(gòu)圖工藝在經(jīng)過所述第二次構(gòu)圖工藝的基板上形成由金屬氧化物層組成的溝道區(qū)、源區(qū)和漏區(qū)，對源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和與所述像素電極連接的漏電極；通過第四次構(gòu)圖工藝在形成有源電極和漏電極的基板上形成鈍化層，并在鈍化層上形成過孔，以引出所述源電極和漏電極。
6.根據(jù)權(quán)利要求5所述的陣列基板的制造方法，其特征在于，所述通過第三次構(gòu)圖工藝在經(jīng)過所述第二次構(gòu)圖工藝的基板上形成由金屬氧化物層組成的溝道區(qū)、源區(qū)和漏區(qū)， 對源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和與所述像素電極連接的漏電極包括在經(jīng)過所述第二次構(gòu)圖工藝的基板上依次沉積IGZO層和保護層；通過第三次構(gòu)圖工藝形成溝道區(qū)、源區(qū)、漏區(qū)以及位于所述溝道區(qū)上的保護層；對暴露的源區(qū)和漏區(qū)的IGZO層在250-400°C的氫氣中熱處理1_2小時，分別形成導(dǎo)電的源電極和漏電極。
7.根據(jù)權(quán)利要求3所述的陣列基板的制造方法，其特征在于，所述制造方法具體包括以下步驟提供一基板；通過第一次構(gòu)圖工藝在所述基板上形成由金屬層組成的柵電極和柵線的圖形；在經(jīng)過所述第一次構(gòu)圖工藝的基板上形成柵絕緣層；通過第二次構(gòu)圖工藝在所述柵絕緣層上形成由金屬氧化物層組成的像素電極區(qū)、溝道區(qū)、源區(qū)和漏區(qū)，對像素電極區(qū)、源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的像素電極、源電極和與所述像素電極連接的漏電極；通過第三次構(gòu)圖工藝在形成有源電極和漏電極的基板上形成鈍化層，并在鈍化層上形成過孔，以引出所述源電極和漏電極。
8.一種以權(quán)利要求1-7中任一項所述方法制造的陣列基板，其特征在于，所述陣列基板的溝道區(qū)和源電極、漏電極為采用一次構(gòu)圖工藝形成。
9.根據(jù)權(quán)利要求8所述的陣列基板，其特征在于，所述陣列基板的像素電極、溝道區(qū)和源電極、漏電極為采用一次構(gòu)圖工藝形成。
10.根據(jù)權(quán)利要求8所述的陣列基板，其特征在于，所述溝道區(qū)和源電極、漏電極為采用金屬氧化物形成。
11.根據(jù)權(quán)利要求9所述的陣列基板，其特征在于，所述像素電極、溝道區(qū)和源電極、漏電極為采用金屬氧化物形成。
12.根據(jù)權(quán)利要求10或11所述的陣列基板，其特征在于，所述金屬氧化物為IGZO或ZnO0
13.根據(jù)權(quán)利要求8所述的陣列基板，其特征在于，所述陣列基板包括位于基板上的柵電極和柵線；位于形成有所述柵電極和柵線的基板上的柵絕緣層；位于所述柵絕緣層上的像素電極；位于形成有所述像素電極的基板上的溝道區(qū)、源電極和與所述像素電極連接的漏電極；位于形成有所述溝道區(qū)、源電極和漏電極的基板上的鈍化層，所述鈍化層包括有用以引出所述源電極和漏電極的過孔。
14.根據(jù)權(quán)利要求8所述的陣列基板，其特征在于，所述陣列基板包括位于基板上的柵電極和柵線；位于形成有所述柵電極和柵線的基板上的柵絕緣層；位于所述柵絕緣層上的像素電極、溝道區(qū)、源電極和與所述像素電極連接的漏電極；位于形成有所述溝道區(qū)、源電極和漏電極的基板上的鈍化層。
15.一種顯示裝置，其特征在于，包括如權(quán)利要求8-14中任一項所述的陣列基板。
全文摘要
本發(fā)明提供一種陣列基板及其制造方法、顯示裝置，屬于顯示領(lǐng)域。其中，該陣列基板的制造方法采用一次構(gòu)圖工藝形成所述陣列基板的溝道區(qū)和源電極、漏電極。具體地，是通過一次構(gòu)圖工藝形成由金屬氧化物層組成的溝道區(qū)、源區(qū)和漏區(qū)，對源區(qū)和漏區(qū)的金屬氧化物層在氫氣中進行熱處理，分別形成導(dǎo)電的源電極和漏電極。本發(fā)明的技術(shù)方案能夠簡化陣列基板的制作工藝，降低陣列基板的制造成本。
文檔編號H01L21/77GK103021942SQ20121054488
公開日2013年4月3日 申請日期2012年12月14日 優(yōu)先權(quán)日2012年12月14日
發(fā)明者楊靜, 薛建設(shè) 申請人:京東方科技集團股份有限公司