專利名稱：一種vdmos晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，特別涉及一種VDMOS晶體管及其制備方法。
背景技術(shù)：
垂直導(dǎo)電雙擴(kuò)散場(chǎng)效應(yīng)晶體管(VDM0SFET，以下簡(jiǎn)稱VDM0S)是具有輸入阻抗高、熱穩(wěn)定性聞、開(kāi)關(guān)速度快、驅(qū)動(dòng)電流小、動(dòng)態(tài)損耗小、失真小等優(yōu)點(diǎn)的半導(dǎo)體功率器件，在電機(jī)調(diào)速、工業(yè)控制、汽車電器等領(lǐng)域得到廣泛應(yīng)用。圖1為傳統(tǒng)N溝VDMOS晶體管剖面結(jié)構(gòu)示意圖。如圖1所示，以N溝MOS晶體管為例，垂直雙擴(kuò)散MOS晶體管在高摻雜N+硅襯底110上生長(zhǎng)一層低摻雜N—外延層111，外延區(qū)的摻雜水平很大程度決定器件的擊穿電壓。多晶硅柵124和溝道區(qū)114之間有一柵氧化層121，形成MOS電容，是VDMOS作為有源控制器件的核心。當(dāng)控制柵極131加上正電壓，溝道區(qū)114臨近柵極表面形成N型溝道，電子由N+源摻雜區(qū)113流經(jīng)溝道114進(jìn)入外延層區(qū)，后改為垂直方向由硅片襯底110流出。因此，源電極132和柵電極131設(shè)置于硅片上表面，漏電極133由硅片底面引出，這種器件結(jié)構(gòu)很適合支架安放管芯的功率晶體管封裝，有利于加強(qiáng)散熱、減少正向?qū)▔航怠DMOS晶體管通常是多元胞并聯(lián)的器件，如圖1所示，柵氧化層121也覆蓋相鄰元胞溝道區(qū)之間的外延層漂移區(qū)表面，構(gòu)成柵-漏電容(Cgd)。由于外延層上面多晶硅柵覆蓋面積比較大，而且多元胞并聯(lián)，柵-漏電容比較大。功率VDMOS通常工作于高壓大電流狀態(tài)，其器件功耗和發(fā)熱效應(yīng)相當(dāng)明顯，而溫度的升高又必然會(huì)造成半導(dǎo)體器件性能的加速退化。恒定溫度壓力加速壽命試驗(yàn)表明，功率器件工作時(shí)的結(jié)溫將達(dá)到環(huán)境溫度的150%以上，高的工作溫度使VDMOS漏源導(dǎo)通電阻和截止漏電流變大，而漏源導(dǎo)通電流Ids明顯減少，即經(jīng)長(zhǎng)期工作累積高溫沖擊影響之后，在相同測(cè)試條件，器件輸出特性曲線族下移，等效于器件跨導(dǎo)變小，器件性能蛻化變差。其原因是SiO2柵絕緣層絕緣性能變差，柵極漏電流明顯變大，包括通過(guò)溝道區(qū)和外延層漏區(qū)的漏電流變大，使柵極電壓控制漏極電流能力變差。因此長(zhǎng)期工作溫升引起的VDMOS性能蛻化，給功率器件可靠性造成嚴(yán)重影響甚至引起器件失效，導(dǎo)致整個(gè)電路系統(tǒng)的故障。如上所述，由于開(kāi)關(guān)速度快、驅(qū)動(dòng)電流小，VDMOS在開(kāi)關(guān)領(lǐng)域中被廣泛地使用。在這些應(yīng)用場(chǎng)合，變換器自身的功率損耗大部分源自VDMOS晶體管的開(kāi)關(guān)功耗即動(dòng)態(tài)功耗。在采用VDMOS作為開(kāi)關(guān)器件的裝置中，動(dòng)態(tài)損耗與器件的開(kāi)關(guān)時(shí)間(包括上升時(shí)間和下降時(shí)間)成正比，上升時(shí)間和下降時(shí)間是電路狀態(tài)轉(zhuǎn)換過(guò)程中器件的相關(guān)電容的充電和放電時(shí)間。所以上升時(shí)間和下降時(shí)間與VDMOS器件的輸入電容Cg (柵-溝道電容)、柵-漏電容Cgd等密切相關(guān)。特別是，由于密勒效應(yīng)，柵-漏電容構(gòu)成反向傳輸電容，加上傳統(tǒng)的VDMOS結(jié)構(gòu)，柵極和漏極的交疊面積較大，柵漏電容都比較大，因此Cgd對(duì)開(kāi)關(guān)時(shí)間和動(dòng)態(tài)功耗影響特別大，很多研究和專利技術(shù)都旨在降低柵漏電容。降低Cgd的方法通常通過(guò)加大外延層漂移區(qū)上方絕緣層的厚度或加入屏蔽柵。現(xiàn)有技術(shù)未有明確針對(duì)克服因器件長(zhǎng)期工作溫升引起的柵極漏電流明顯變大、VDMOS性能蛻化可靠性變差技術(shù)。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)存在的缺點(diǎn)與不足，本發(fā)明提供一種VDMOS晶體管及其制備方法，本發(fā)明能夠克服因器件長(zhǎng)期工作溫升引起的柵極絕緣性能變差、柵極漏電流變大導(dǎo)致VDMOS性能蛻化的可靠性問(wèn)題，同時(shí)明顯降低柵-漏電容值，提高VDMOS的開(kāi)關(guān)速度。本發(fā)明采用的技術(shù)方案一種VDMOS晶體管，包括第一導(dǎo)電類型襯底；第一導(dǎo)電類型外延層，位于所述第一導(dǎo)電類型襯底上方；柵極結(jié)構(gòu)，位于所述第一導(dǎo)電類型外延層上方；第一導(dǎo)電類型的高摻雜源區(qū)，位于所述第一導(dǎo)電類型外延層內(nèi)；第二導(dǎo)電類型注入?yún)^(qū)，位于所述第一導(dǎo)電類型外延層內(nèi)并環(huán)繞所述第一導(dǎo)電類型的高摻雜源區(qū)；金屬源電極，位于所述第一導(dǎo)電類型的高摻雜源區(qū)上方；金屬漏電極， 位于所述第一導(dǎo)電類型襯底下方；金屬柵電極，位于柵極結(jié)構(gòu)上方；所述柵極結(jié)構(gòu)包括位于第一導(dǎo)電類型外延層漂移區(qū)上方的柵極絕緣層，所述柵極絕緣層為二氧化硅層，位于所述二氧化硅層上方的半絕緣多晶硅SIPOS層，位于溝道區(qū)上方的氮氧化硅層，覆蓋所述半絕緣多晶硅SIPOS層和氮氧化硅層的多晶硅層，所述漂移區(qū)為相鄰第二導(dǎo)電類型注入?yún)^(qū)之間的區(qū)域。所述多晶硅層的兩端與氮氧化硅層的兩端在水平方向的距離均為d，所述d為0. 6 u m — L 5 u m0所述二氧化硅層和氮氧化硅層的厚度為800 A-1SOOAc所述半絕緣多晶硅SIPOS層的厚度為1500 A-500()Ac所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。一種VDMOS晶體管的制備方法，包括，在第一導(dǎo)電類型襯底上方制備第一導(dǎo)電類型外延層，第一導(dǎo)電類型外延層上方制備柵極結(jié)構(gòu)，所述第一導(dǎo)電類型外延層內(nèi)還設(shè)有第一導(dǎo)電類型的高摻雜源區(qū)和第二導(dǎo)電類型注入?yún)^(qū)，所述第一導(dǎo)電類型的高摻雜源區(qū)位于外延層內(nèi)，第二導(dǎo)電類型注入?yún)^(qū)位于所述第一導(dǎo)電類型外延層內(nèi)并環(huán)繞所述第一導(dǎo)電類型的高摻雜源區(qū)；所述柵極結(jié)構(gòu)的制備方法，具體包括如下步驟(I)采用熱氧化方法，在第一導(dǎo)電類型外延層上方形成厚度為HOO A — 1500A的二
氧化硅層；(2)在所述二氧化硅層表面，采用低壓化學(xué)氣相淀積法形成厚度為1500 A一5000A的半絕緣多晶硅SIPOS層；采用硅烷SiH4和笑氣N2O作為反應(yīng)氣體，通過(guò)控制反應(yīng)氣體的流量比使半絕緣多晶硅SIPOS的含氧量達(dá)到20% 35%，電阻率為107 2 X 101° Q cm,介電系數(shù)小于SiO2介電系數(shù)；(3)采用光刻方法蝕刻半絕緣多晶硅SIPOS層，保留第一導(dǎo)電類型外延層漂移區(qū)上方的半絕緣多晶硅SIPOS層，露出其余部分二氧化硅層；(4)以半絕緣多晶硅SIPOS層為掩蔽層，在氨氣或笑氣的氣氛中，對(duì)露出的二氧化硅層進(jìn)行高溫?zé)岬玫降趸鑼樱?5)采用低壓化學(xué)氣相淀積法形成多晶硅層，并采用光蝕刻方法蝕刻多晶硅層，保留第二導(dǎo)電類型注入?yún)^(qū)和漂移區(qū)上方的多晶硅層，露出其余部分氮氧化硅層；(6)通過(guò)光刻方法蝕刻所述露出的氮氧化硅層，刻蝕出第一導(dǎo)電類型的高摻雜源區(qū)的窗口，露出外延層，所述氮氧化硅層的兩端與多晶硅層的兩端在水平方向上的距離為d,所述 d 為 0. 6 u m l. 5 u nio所述第二導(dǎo)電類型注入?yún)^(qū)在形成柵極結(jié)構(gòu)之后形成，采用所述柵極結(jié)構(gòu)作為掩蔽層，通過(guò)自對(duì)準(zhǔn)雙擴(kuò)散方法，先注入和擴(kuò)散第二導(dǎo)電類型雜質(zhì)，形成第二導(dǎo)電類型注入?yún)^(qū)，再注入第一導(dǎo)電類型雜質(zhì)，形成第一導(dǎo)電類型的高摻雜源區(qū)。所述第二導(dǎo)電類型注入?yún)^(qū)在所述柵極結(jié)構(gòu)之前形成，采用光刻掩膜圖形確定第二導(dǎo)電類型注入?yún)^(qū)的位置和尺寸 ，第二導(dǎo)電類型注入?yún)^(qū)摻雜采用離子注入，去除光刻掩膜后進(jìn)行高溫?cái)U(kuò)散；在形成柵極結(jié)構(gòu)之后，再注入第一導(dǎo)電類型雜質(zhì)，經(jīng)退火形成第一導(dǎo)電類型的高摻雜源區(qū)。本發(fā)明的有益效果1、熱氮氧化硅SiOxNy的相對(duì)介電系數(shù)比SiO2高，視熱氮化條件不同在5 7之間，其漏電電流比SiO2小。在實(shí)現(xiàn)VDMOS相同的柵極控制靈敏度即相同溝道區(qū)MOS電容情況下，SiOxNy膜的厚度可以加大，因此漏電電流更小，可靠性更好。2、SiOxNy采用SiO2熱氮化的工藝技術(shù)，氮在SiO2膜中的濃度自上表面向下逐漸降低，至SiOxNy-Si界面處氮原子極少，因此SiOxNy-Si界面繼續(xù)保持類似SiO2-Si的良好的界面特性。3、SIPOS系摻氧半絕緣多晶硅，控制含氧量可獲得電阻率為IolXio1c1Qcm的高阻絕緣層，介電系數(shù)小于Si02。SIPOS位于漂移區(qū)上方大大增加絕緣層的厚度，同時(shí)介電系數(shù)小于SiO2，可明顯降低柵-漏電容，提高晶體管開(kāi)關(guān)速度。同時(shí)由于SIPOS的電中性，對(duì)外界離子沾污或外界電場(chǎng)具有靜電屏蔽作用，使柵-漏漏電流更小，柵-漏電容更小。SIPOS的另一個(gè)作用是屏蔽其下方即漂移區(qū)上方SiO2不被熱氮化，即只有溝道區(qū)上方的SiO2被熱氮化，因此避免漂移區(qū)上方SiO2被熱氮化引起介電系數(shù)增大而部分抵消降低柵-漏電容效果。4、本發(fā)明提供的的制備方法，工藝方法成熟簡(jiǎn)單，需要光刻掩膜工序次數(shù)少。


圖1為現(xiàn)有技術(shù)中傳統(tǒng)的VDMOS晶體管的剖面結(jié)構(gòu)示意圖；圖2為本發(fā)明的VDMOS晶體管剖面結(jié)構(gòu)示意圖；圖3為圖2中圖形化后的半絕緣多晶硅SIPOS層；圖4為圖2中柵極結(jié)構(gòu)形成后的結(jié)構(gòu)示意圖；圖5為圖2中第一導(dǎo)電類型的高摻雜源區(qū)和第二導(dǎo)電類型注入?yún)^(qū)形成后的結(jié)構(gòu)示意圖。
具體實(shí)施方式
下面結(jié)合實(shí)施例及附圖，對(duì)本發(fā)明作進(jìn)一步地詳細(xì)說(shuō)明，但本發(fā)明的實(shí)施方式不限于此。實(shí)施例如圖2所示，一種VDMOS晶體管，包括第一導(dǎo)電類型襯底210第一導(dǎo)電類型外延層211，位于所述第一導(dǎo)電類型襯底210上方；第一導(dǎo)電類型外延層中設(shè)有中等摻雜的第二導(dǎo)電類型注入?yún)^(qū)，即體區(qū)212 ；第一導(dǎo)電類型的高摻雜源區(qū)213，位于所述第二導(dǎo)電類型注入?yún)^(qū)212內(nèi)；所述兩種導(dǎo)電類型注入?yún)^(qū)的橫向結(jié)深之差形成溝道區(qū)214。所述第一導(dǎo)電類型外延層211上方設(shè)有柵極結(jié)構(gòu)；所述柵極結(jié)構(gòu)包括位于第一導(dǎo)電類型外延層中漂移區(qū)上方的柵極絕緣層221，所述柵極絕緣層221為二氧化硅層，位于所述二氧化硅層上方的半絕緣多晶硅SIPOS層223，位于溝道區(qū)上方的氮氧化硅層222，覆蓋所述半絕緣多晶硅SIPOS層223和氮氧化硅層222的多晶硅層224，所述外延層中漂移區(qū)為相鄰第二導(dǎo)電類型注入?yún)^(qū)212之間的區(qū)域。位于所述第一導(dǎo)電類型的高摻雜源區(qū)213上方形成源極金屬層232，構(gòu)成金屬源極；位于所述第一導(dǎo)電類型襯底下方形成漏極金屬層233，構(gòu)成金屬漏電極；位于柵極結(jié)構(gòu)上方形成柵極金屬層231，構(gòu)成金屬柵電極；所述多晶硅層224的兩端與氮氧化硅層的兩端在水平方向的距離均為d，所述d為0.6 μm—1.55 μm。
所述二氧化硅層和氮氧化硅層的厚度為800 A-1500A。
所述半絕緣多晶硅SIPOS層的厚度為1500 A-5000A。
所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。—種VDMOS晶體管的制備方法,包括,在第一導(dǎo)電類型襯底上方制備第一導(dǎo)電類型外延層，在第一導(dǎo)電類型外延層上方制備柵極結(jié)構(gòu)，所述第一導(dǎo)電類型外延層內(nèi)還設(shè)有第一導(dǎo)電類型的高摻雜源區(qū)和第二導(dǎo)電類型中等摻雜注入?yún)^(qū)，所述第一導(dǎo)電類型的高摻雜源區(qū)位于外延層內(nèi)，第二導(dǎo)電類型注入?yún)^(qū)位于所述第一導(dǎo)電類型外延層內(nèi)并環(huán)繞所述第一導(dǎo)電類型的高摻雜源區(qū)，在第一導(dǎo)電類型的高摻雜源區(qū)213上方形成源極金屬層232，構(gòu)成金屬源極；在所述第一導(dǎo)電類型襯底下方形成漏極金屬層233，構(gòu)成金屬漏電極；在柵極結(jié)構(gòu)上方形成柵極金屬層231，構(gòu)成金屬柵電極；所述柵極結(jié)構(gòu)的制備方法，具體包括如下步驟(1)如圖3所示，采用熱氧化方法，在第一導(dǎo)電類型外延層上方形成厚度為SOi) I 500A的二氧化硅層;(2)在所述二氧化硅層表面，采用低壓化學(xué)氣相淀積法形成厚度為1500 A一5000A的半絕緣多晶硅SIPOS層，采用笑氣N2O和硅烷SiH4作為反應(yīng)氣體，通過(guò)控制反應(yīng)氣體笑氣N2O和硅烷SiH4的流量比在109^30%范圍內(nèi)，使半絕緣多晶硅SIPOS的含氧量達(dá)到20% 35%，電阻率為IO7 2 X 101° Q cm，介電系數(shù)小于SiO2介電系數(shù)；(3)采用光刻方法蝕刻半絕緣多晶硅SIPOS層，只保留第一導(dǎo)電類型外延層漂移區(qū)上方的半絕緣多晶硅SIPOS層，露出其余部分的二氧化硅層；(4)以半絕緣多晶娃SIPOS層為掩蔽層,在氨氣或笑氣的氣氛中,對(duì)露出的二氧化硅層進(jìn)行高溫?zé)岬?，得到氮氧化硅層；所述氮化工藝在刻蝕半絕緣多晶硅SIPOS層后進(jìn)行，保留位于漂移區(qū)上方的SIPOS作為氮化掩蔽膜，阻止對(duì)其下面的Si02層的氮化，從而阻止漂移區(qū)表面Si02層氮化引起介電系數(shù)增大而減弱降低柵-漏電容Cgd的效果。所述氮化溫度為 600°C -1050°C。(5)如圖4所示，采用低壓化學(xué)氣相淀積法形成多晶硅層，并采用光蝕刻方法蝕刻多晶硅層，保留溝道區(qū)和漂移區(qū)上方的多晶硅層，露出其余部分氮氧化硅層；(6)通過(guò)光刻方法蝕刻所述露出部分氮氧化娃層,刻蝕出第一導(dǎo)電類型的高摻雜源區(qū)的窗口，露出外延層，所述氮氧化硅層的兩端與多晶硅層的兩端在水平方向上的距離為山所述d為0.6iim — 1.5iim。如圖5所示，所述第二導(dǎo)電類型注入?yún)^(qū)在形成柵極結(jié)構(gòu)之后形成，采用所述柵極結(jié)構(gòu)作為掩蔽層，通過(guò)自對(duì)準(zhǔn)雙擴(kuò)散方法，先注入和擴(kuò)散第二導(dǎo)電類型雜質(zhì)，形成第二導(dǎo)電類型注入?yún)^(qū) ，再注入第一導(dǎo)電類型雜質(zhì)，形成第一導(dǎo)電類型的高摻雜源區(qū)。所述位于外延層內(nèi)的第二導(dǎo)電類型注入?yún)^(qū)也可在形成所述柵極結(jié)構(gòu)之前形成，采用光刻掩膜圖形確定第二導(dǎo)電類型注入?yún)^(qū)的位置和尺寸，第二導(dǎo)電類型注入?yún)^(qū)摻雜采用離子注入，去除光刻掩膜后進(jìn)行高溫?cái)U(kuò)散；在形成柵極結(jié)構(gòu)之后再注入第一導(dǎo)電類型雜質(zhì)，經(jīng)退火形成第一導(dǎo)電類型的高摻雜源區(qū)，兩次注入擴(kuò)散的橫向擴(kuò)散結(jié)深之差形成溝道。實(shí)施例1所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型，所制備晶體管為N溝MOS晶體管，提供襯底為娃襯底。一種VDMOS晶體管的制備方法，包括，在N+硅襯底上方制備f外延層，在f外延層上方制備柵極結(jié)構(gòu)。所述柵極結(jié)構(gòu)的制備方法，具體包括如下步驟(I)采用熱氧化方法，在N型外延層上方形成厚度為1200 A的二氧化硅層；(2)在所述二氧化硅層表面，采用低壓化學(xué)氣相淀積法形成半絕緣多晶硅SIPOS層，采用硅烷SiH4和笑氣N2O作為反應(yīng)氣體，通過(guò)控制反應(yīng)氣體的流量比和其他工藝條件，使半絕緣多晶硅SIPOS的厚度約為3000 A，電阻率在107 2 X 101° Q cm范圍內(nèi)，相對(duì)介電系數(shù)小于SiO2介電系數(shù)；(3)采用光刻方法蝕刻半絕緣多晶硅SIPOS層，只保留『外延層漂移區(qū)上方的半絕緣多晶硅SIPOS層，露出其余部分二氧化硅層；(4)以半絕緣多晶硅SIPOS層為掩蔽層，在氨氣的氣氛中，對(duì)露出的二氧化硅層進(jìn)行高溫?zé)岬?，得到氮氧化硅層?5)采用低壓化學(xué)氣相淀積法形成多晶硅層，并采用光蝕刻方法蝕刻多晶硅層，保留溝道區(qū)和漂移區(qū)上方的多晶硅層，露出其余部分氮氧化硅層(6)通過(guò)光刻方法蝕刻所述露出部分氮氧化硅層，刻蝕出N型高摻雜源區(qū)的窗口，露出外延層，所述氮氧化硅層的兩端與多晶硅層的兩端在水平方向上的距離為d，所述d約為 I ii m。所述P型注入?yún)^(qū)形成，采用所述柵極結(jié)構(gòu)作為掩蔽層，通過(guò)自對(duì)準(zhǔn)雙擴(kuò)散方法，先注入和擴(kuò)散P型雜質(zhì)，形成P注入?yún)^(qū)。所述P型注入?yún)^(qū)在外延層中且其邊界延伸至氮氧化硅層和氧化硅層交界處。其后再注入N型雜質(zhì)，形成N型的高摻雜源區(qū)。其余制備方法與現(xiàn)有技術(shù)相同，對(duì)所述晶體管進(jìn)行金屬化工藝，在多晶硅層上方形成柵極金屬層，在高摻雜源區(qū)上方形成源級(jí)金屬層，在襯底下方形成漏金屬層。本實(shí)施例中，多晶硅層-氮氧化硅層-溝道區(qū)構(gòu)成VDMOS晶體管的柵-溝道電容Cg，Cg是決定MOS晶體管柵極電壓控制漏極電流的靈敏度即跨導(dǎo)的決定因素。根據(jù)MOS電容公式，
權(quán)利要求
1.一種VDMOS晶體管，其特征在于，包括 第一導(dǎo)電類型襯底； 第一導(dǎo)電類型外延層，位于所述第一導(dǎo)電類型襯底上方； 柵極結(jié)構(gòu)，位于所述第一導(dǎo)電類型外延層上方； 第一導(dǎo)電類型的高摻雜源區(qū)，位于所述第一導(dǎo)電類型外延層內(nèi)； 第二導(dǎo)電類型注入?yún)^(qū)，位于所述第一導(dǎo)電類型外延層內(nèi)并環(huán)繞所述第一導(dǎo)電類型的高慘雜源區(qū)； 金屬源電極，位于所述第一導(dǎo)電類型的高摻雜源區(qū)上方； 金屬漏電極，位于所述第一導(dǎo)電類型襯底下方； 金屬柵電極，位于柵極結(jié)構(gòu)上方； 所述柵極結(jié)構(gòu)包括位于第一導(dǎo)電類型外延層漂移區(qū)上方的柵極絕緣層，所述柵極絕緣層為二氧化硅層，位于所述二氧化硅層上方的半絕緣多晶硅SIPOS層，位于溝道區(qū)上方的氮氧化硅層，覆蓋所述半絕緣多晶硅SIPOS層和氮氧化硅層的多晶硅層，所述漂移區(qū)為相鄰第二導(dǎo)電類型注入?yún)^(qū)之間的區(qū)域。
2.根據(jù)權(quán)利要求1所述的一種VDMOS晶體管，其特征在于，所述多晶硅層的兩端與氮氧化硅層的兩端在水平方向的距離均為d，所述d為0. 6μπι —1. 5μπι。
3.根據(jù)權(quán)利要求1所述的一種VDMOS晶體管，其特征在于，所述二氧化硅層和氮氧化硅層的厚度為800 A-1500A.
4.根據(jù)權(quán)利要求1所述的一種VDMOS晶體管，其特征在于，所述半絕緣多晶硅SIPOS層的厚度為1500 A-5000A。
5.根據(jù)權(quán)利要求1- 4任一項(xiàng)所述的一種VDMOS晶體管,其特征在于,所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
6.一種VDMOS晶體管的制備方法，其特征在于，包括， 在第一導(dǎo)電類型襯底上方制備第一導(dǎo)電類型外延層，第一導(dǎo)電類型外延層上方制備柵極結(jié)構(gòu)， 所述第一導(dǎo)電類型外延層內(nèi)還設(shè)有第一導(dǎo)電類型的高摻雜源區(qū)和第二導(dǎo)電類型注入?yún)^(qū)，所述第一導(dǎo)電類型的高摻雜源區(qū)位于外延層內(nèi)，第二導(dǎo)電類型注入?yún)^(qū)位于所述第一導(dǎo)電類型外延層內(nèi)并環(huán)繞所述第一導(dǎo)電類型的高摻雜源區(qū)； 所述柵極結(jié)構(gòu)的制備方法，具體包括如下步驟 (1)采用熱氧化方法，在第一導(dǎo)電類型外延層上方形成厚度為800A— 1500Λ的二氧化娃層； (2)在所述二氧化硅層表面，采用低壓化學(xué)氣相淀積法形成厚度為1500A—5000A；\的半絕緣多晶硅SIPOS層， 在形成過(guò)程中，采用硅烷SiH4和笑氣N2O作為反應(yīng)氣體，通過(guò)控制反應(yīng)氣體的流量比使半絕緣多晶硅SIPOS的含氧量達(dá)到20% 35%，電阻率為IO7 2 X 1010 Ω cm，介電系數(shù)小于SiO2的介電系數(shù)； (3)采用光刻方法蝕刻半絕緣多晶硅SIPOS層，保留第一導(dǎo)電類型外延層漂移區(qū)上方的半絕緣多晶硅SIPOS層，露出其余部分二氧化硅層； (4)以半絕緣多晶娃SIPOS層為掩蔽層,在氨氣或笑氣的氣氛中,對(duì)露出的二氧化娃層進(jìn)行高溫?zé)岬?，得到氮氧化硅層? (5)采用低壓化學(xué)氣相淀積法形成多晶硅層，并采用光蝕刻方法蝕刻多晶硅層，保留溝道區(qū)和漂移區(qū)上方的多晶硅層，露出其余部分氮氧化硅層； (6)通過(guò)光刻方法蝕刻所述露出部分氮氧化硅層，刻蝕出第一導(dǎo)電類型的高摻雜源區(qū)的窗口，露出外延層，所述氮氧化硅層的兩端與多晶硅層的兩端在水平方向上的距離為d，所述d為O. 6 μ m l. 5 μ m。
7.根據(jù)權(quán)利要求6所述的一種VDMOS晶體管的制備方法，其特征在于，所述第二導(dǎo)電類型注入?yún)^(qū)在形成柵極結(jié)構(gòu)之后形成，采用所述柵極結(jié)構(gòu)作為掩蔽層，通過(guò)自對(duì)準(zhǔn)雙擴(kuò)散方法，先注入和擴(kuò)散第二導(dǎo)電類型雜質(zhì)，形成第二導(dǎo)電類型注入?yún)^(qū)，再注入第一導(dǎo)電類型雜質(zhì)，形成第一導(dǎo)電類型的高摻雜源區(qū)。
8.根據(jù)權(quán)利要求6所述的一種VDMOS晶體管的制備方法，其特征在于，所述第二導(dǎo)電類型注入?yún)^(qū)在所述柵極結(jié)構(gòu)之前形成，采用光刻掩膜圖形確定第二導(dǎo)電類型注入?yún)^(qū)的位置和尺寸，第二導(dǎo)電類型注入?yún)^(qū)摻雜采用離子注入，去除光刻掩膜后進(jìn)行高溫?cái)U(kuò)散；在形成柵極結(jié)構(gòu)之后，再注入第一導(dǎo)電類型雜質(zhì)，經(jīng)退火形成第一導(dǎo)電類型的高摻雜源區(qū)。
全文摘要
本發(fā)明公開(kāi)了一種VDMOS晶體管及制備方法，屬于半導(dǎo)體領(lǐng)域，包括第一導(dǎo)電類型襯底、第一導(dǎo)電類型外延層、位于外延層內(nèi)的第二導(dǎo)電類型注入?yún)^(qū)和第一導(dǎo)電類型的高摻雜源區(qū)、柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于外延層漂移區(qū)上方的柵極絕緣層，位于柵極絕緣層上方的半絕緣多晶硅層，位于溝道區(qū)上方的氮氧化硅層，覆蓋半絕緣多晶硅層和氮氧化硅層的多晶硅層；在制備方法中引入熱氮化氮氧化硅層，代替?zhèn)鹘y(tǒng)二氧化硅層作為溝道上柵介質(zhì)層，在外延層漂移區(qū)上方的氧化層之上，增加一層半絕緣多晶硅層，本發(fā)明能夠明顯降低柵-漏電容和達(dá)到克服因長(zhǎng)期工作溫升引起的柵絕緣層絕緣性能變差、柵極漏電流變大、VDMOS性能蛻化的可靠性問(wèn)題的效果。
文檔編號(hào)H01L21/336GK103035732SQ20121054568
公開(kāi)日2013年4月10日 申請(qǐng)日期2012年12月17日 優(yōu)先權(quán)日2012年12月17日
發(fā)明者鄭學(xué)仁 申請(qǐng)人:華南理工大學(xué)