多功能半導體封裝結(jié)構(gòu)及其制作方法
【專利摘要】一種多功能半導體封裝結(jié)構(gòu)及其制作方法，多功能半導體封裝結(jié)構(gòu)包括：一基板單元、一電路單元、一支撐單元、一半導體單元、一封裝單元及一電極單元?；鍐卧ㄒ换灞倔w及一具有多個導電接觸部的第一電子元件。電路單元包括多個設(shè)置于基板本體上的第一導電層。半導體單元包括多個第二電子元件，且每一個第二電子元件電性連接于兩個相對應(yīng)的第一導電層之間。封裝單元包括一設(shè)置于基板本體上以覆蓋多個第二電子元件的封裝體。電極單元包括多個頂端電極、多個底端電極及多個設(shè)置且電性連接于多個頂端電極與多個底端電極之間的側(cè)端電極，且每一個側(cè)端電極電性連接于相對應(yīng)的第一導電層與相對應(yīng)的導電接觸部。
【專利說明】多功能半導體封裝結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種封裝結(jié)構(gòu)及其制作方法，尤指一種多功能半導體封裝結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]未來的電子產(chǎn)品，將朝著具有輕、薄、短、小的功能，以使得電子產(chǎn)品能更趨于迷你化。而被動元件(passive component)在電子產(chǎn)品中所占的面積又是最龐大的,所以能夠有效地整合被動元件，將使得電子產(chǎn)品可以達到輕、薄、短、小的功能。然而，已知被動元件的設(shè)計，皆以單一功能為主。因此，當電子產(chǎn)品需要安裝不同功能的被動元件來保護電子產(chǎn)品時，已知僅能設(shè)置多個單一功能的被動元件于電子產(chǎn)品內(nèi)。因此已知的作法不僅耗費制造的成本，更是占用電子產(chǎn)品整體的體積。
[0003]再者，在保護元件中，關(guān)于瞬態(tài)電壓抑制器(Transient VoltageSuppressor,TVS)，一般應(yīng)用于保護集成電路，以避免集成電路會因為負擔過大的電壓而造成的損傷。集成電路一般設(shè)計在一正常電壓范圍下運作。然而，在例如靜電放電(ESD)的狀況下，電快速地瞬變并閃電，此時無法預期與無法控制的高電壓可能意外地擊穿電路。在類似集成電路發(fā)生負載過大電壓的這類損傷狀況時，就需要使用TVS來提供保護功能。當集成電路中實施的元件數(shù)量增加時，將使得集成電路在遇到過大電壓損傷時更容易造成損傷，此時對TVS防護的需求也更增加。TVS的應(yīng)用范例如USB電源與數(shù)據(jù)線防護、數(shù)字影訊界面、高速以太網(wǎng)絡(luò)、筆記型電腦、顯示器與平面顯示器等等。
[0004]然而，以保護元件TVS為例，傳統(tǒng)TVS的封裝方式需要經(jīng)由打線來達成電性連接，因此造成傳統(tǒng)封裝體積過大、制作成本與時間增加、電流傳送速度降低、及金線的等效電感于高頻產(chǎn)生諧振而導致高頻傳輸號不佳等問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例在于提供一種多功能半導體封裝結(jié)構(gòu)及其制作方法，其可同時用來封裝至少兩種以上不同類型或不同尺寸的電子元件(包括主動元件或被動元件)，以同時提供至少兩種以上的功能給電子產(chǎn)品使用，并且本發(fā)明也可有效解決“傳統(tǒng)保護元件TVS的封裝方式需要經(jīng)由打線來達成電性連接”的缺陷。
[0006]本發(fā)明其中一實施例所提供的一種多功能半導體封裝結(jié)構(gòu)，其包括:一基板單兀、一電路單元、一支撐單元、一半導體單元、一封裝單元及一電極單元。所述基板單元包括一基板本體及一內(nèi)埋在所述基板本體內(nèi)部的共模濾波器，其中所述基板本體具有多個第一側(cè)端，且所述共模濾波器具有多個從所述基板本體的多個所述第一側(cè)端外露的導電接觸部。所述電路單元包括多個設(shè)置于所述基板本體的頂端上的第一導電層及多個設(shè)置于所述基板本體的頂端上的第二導電 層。所述半導體單元包括多個瞬態(tài)電壓抑制器，其中每一個所述瞬態(tài)電壓抑制器電性連接于兩個相對應(yīng)的所述第一導電層之間。所述封裝單元包括一設(shè)置于所述基板本體的頂端上以覆蓋多個所述瞬態(tài)電壓抑制器的封裝體，其中所述封裝體具有多個分別連接于多個所述第一側(cè)端的第二側(cè)端，且每一個所述第一導電層的第一末端與每一個所述第二導電層的第二末端從所述封裝體的多個所述第二側(cè)端外露。所述電極單元包括多個設(shè)置于所述封裝體的頂端上的頂端電極、多個設(shè)置于所述基板本體的底端上的底端電極、及多個設(shè)置且電性連接于多個所述頂端電極與多個所述底端電極之間的側(cè)端電極，其中多個所述頂端電極分別對應(yīng)于多個所述第一導電層與多個所述第二導電層，多個所述底端電極分別對應(yīng)于多個所述頂端電極，且每一個所述側(cè)端電極設(shè)置于所述封裝體的相對應(yīng)所述第二側(cè)端與所述基板本體的相對應(yīng)所述第一側(cè)端上，以分別電性連接于相對應(yīng)的所述第一導電層的所述第一末端、相對應(yīng)的所述第二導電層的所述第二末端及相對應(yīng)的所述導電接觸部。
[0007]本發(fā)明另外一實施例所提供的一種多功能半導體封裝結(jié)構(gòu)的制作方法，其包括下列步驟:首先，提供一基板單元，其包括一基板本體及一內(nèi)埋在所述基板本體內(nèi)部的共模濾波器，其中所述基板本體具有多個第一側(cè)端，且所述共模濾波器具有多個從所述基板本體的多個所述第一側(cè)端外露的導電接觸部；接著，形成多個第一導電層與多個第二導電層于所述基板本體的頂端上；然后，放置多個瞬態(tài)電壓抑制器于多個所述第一導電層上，其中每一個所述瞬態(tài)電壓抑制器電性連接于兩個相對應(yīng)的所述第一導電層之間；接下來，形成一封裝體于所述基板本體的頂端上，以覆蓋多個所述瞬態(tài)電壓抑制器，其中所述封裝體具有多個分別連接于多個所述第一側(cè)端的第二側(cè)端，且每一個所述第一導電層的第一末端與每一個所述第二導電層的第二末端從所述封裝體的多個所述第二側(cè)端外露；緊接著，形成多個頂端電極于所述封裝體的頂端上，且形成多個底端電極于所述基板本體的底端上，其中多個所述頂端電極分別對應(yīng)于多個所述第一導電層與多個所述第二導電層，且多個所述底端電極分別對應(yīng)于多個所述頂端電極；最后，形成多個電性連接于多個所述頂端電極與多個所述底端電極之間的側(cè)端電極，其中每一個所述側(cè)端電極設(shè)置于所述封裝體的相對應(yīng)所述第二側(cè)端與所述基板本體的相對應(yīng)所述第一側(cè)端上，以分別電性連接于相對應(yīng)的所述第一導電層的所述第一末端、相對應(yīng)的所述第二導電層的所述第二末端及相對應(yīng)的所述導電接觸部。
[0008]本發(fā)明的有益效果可以在于，本發(fā)明實施例所提供的多功能半導體封裝結(jié)構(gòu)，其可通過“一內(nèi)埋在所述基板本體內(nèi)部的共模濾波器”、“每一個所述瞬態(tài)電壓抑制器通過兩個相對應(yīng)的支撐件，以電性連接于兩個相對應(yīng)的所述第一導電層之間”及“每一個所述側(cè)端電極設(shè)置于所述封裝體的相對應(yīng)所述第二側(cè)端與所述基板本體的相對應(yīng)所述第一側(cè)端上，以分別電性連接于相對應(yīng)的所述第一導電層的所述第一末端、相對應(yīng)的所述第二導電層的所述第二末端及相對應(yīng)的所述導電接觸部”的設(shè)計，以使得本發(fā)明多功能半導體封裝結(jié)構(gòu)可同時用來封裝至少兩種以上不同類型或不同尺寸的電子元件(包括主動元件或被動元件)，以同時提供至少兩種以上的功能給電子產(chǎn)品使用，并且本發(fā)明也可有效解決“傳統(tǒng)保護元件TVS的封裝方式需要經(jīng)由打線來達成電性連接”的缺陷。
[0009]為使能更進一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，并非用來對本發(fā)明加以限制者。
【專利附圖】

【附圖說明】
[0010]圖1為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的流程圖。[0011]圖2A中的步驟(a)與步驟(b)分別為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的步驟SlOO與步驟S102的上視示意圖。
[0012]圖2B中的步驟(a)與步驟(b)分別為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的步驟SlOO與步驟S102的側(cè)視示意圖。
[0013]圖3A中的步驟(C)與步驟(d)分別為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的步驟S104與步驟S106的上視示意圖。
[0014]圖3B中的步驟(C)與步驟(d)分別為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的步驟S104與步驟S106的側(cè)視示意圖。[0015]圖4A中的步驟(e)與步驟(f)分別為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的步驟S108與步驟SllO的上視示意圖。
[0016]圖4B中的步驟(e)與步驟(f)分別為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的步驟S108與步驟SllO的側(cè)視示意圖。
[0017]圖5A中的步驟(g)與步驟(h)分別為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的步驟S112與步驟S114的上視示意圖，其中圖5A的步驟(h)也是本發(fā)明多功能半導體封裝結(jié)構(gòu)的上視示意圖。
[0018]圖5B中的步驟(g)與步驟(h)分別為本發(fā)明多功能半導體封裝結(jié)構(gòu)的制作方法的步驟S112與步驟S114的側(cè)視示意圖，其中圖5B的步驟(h)也是本發(fā)明多功能半導體封裝結(jié)構(gòu)的側(cè)視示意圖。
[0019]【主要元件符號說明】
[0020]半導體封裝結(jié)構(gòu)Z
[0021]基板單元I 基板本體10
[0022]第一側(cè)端100
[0023]共模濾波器11
[0024]導電接觸部110
[0025]電路單元2 第一導電層 21
[0026]第一末端210
[0027]第二導電層22
[0028]第二末端220
[0029]支撐單元3 支撐件30
[0030]導電接合層300
[0031]半導體單元 4瞬態(tài)電壓抑制器 40
[0032]第一電極401
[0033]第二電極402
[0034]封裝單元5封裝體50
[0035]第二側(cè)端500
[0036]電極單元 6頂端電極61
[0037]底端電極62
[0038]側(cè)端電極63【具體實施方式】
[0039]請參閱圖1、及圖2A至圖5B所示，其中圖1為流程圖，圖2A、圖3A、圖4A及圖5A為上視不意圖，圖2B、圖3B、圖4B及圖5B為側(cè)視不意圖。由上述圖中可知，本發(fā)明提供一種多功能半導體封裝結(jié)構(gòu)Z (或稱電子元件封裝結(jié)構(gòu))的制作方法，其包括下列步驟:
[0040]首先，配合圖1、圖2A的步驟(a)及圖2B的步驟(a)所示，步驟SlOO為:提供一基板單元I，其包括一基板本體10及一內(nèi)埋在基板本體10內(nèi)部的共模濾波器11 (CommonMode Filter)，其中基板本體10具有多個第一側(cè)端100，且共模濾波器11具有多個從基板本體10的多個第一側(cè)端100外露的導電接觸部110。更進一步來說，由于具有防EMI功能的共模濾波器11可以預先被封裝在基板本體10內(nèi)，所以具有共模濾波器11的基板單元I屬于模塊化的構(gòu)件。另外，多個第一側(cè)端100可以依序相連以形成基板本體10的外周圍，并且共模濾波器11的多個導電接觸部110可從基板本體10的外周圍裸露而出。舉例來說，本發(fā)明以四個導電接觸部110為其中一實施例來做說明，然而本發(fā)明不以此實施例為限制。
[0041]接著，配合圖1、圖2A的步驟(b)及圖2B的步驟(b)所示，步驟S102為:形成多個第一導電層21與多個第二導電層22于基板本體10的頂端上。舉例來說，本發(fā)明以四個第一導電層21及兩個第二導電層22為其中一實施例來做說明，然而本發(fā)明不以此實施例為限制。
[0042]然后，配合圖1、圖3A的步驟(C)及圖3B的步驟(C)所示，步驟S104為:分別形成多個支撐件30于多個第一導電層21上。舉例來說，每一個支撐件30為外觀呈現(xiàn)四邊形柱體的銅柱，并且本發(fā)明以四個支撐件30為其中一實施例來做說明，然而本發(fā)明不以此實施例為限制。
[0043]接下來，配合 圖1、圖3A的步驟(d)及圖3B的步驟(d)所示，步驟S106為:分別形成多個導電接合層300于多個支撐件30的頂端上。舉例來說，每一個導電接合層300可為鎳/錫(Ni/Sn)，并且本發(fā)明以四個導電接合層300為其中一實施例來做說明，然而本發(fā)明不以此實施例為限制。
[0044]緊接著，配合圖1、圖4A的步驟(e)及圖4B的步驟(e)所示，步驟S108為:放置多個瞬態(tài)電壓抑制器 40 (Transient Voltage Suppressor, TVS,或稱 TVS diode)于多個第一導電層21上，其中每一個瞬態(tài)電壓抑制器40電性連接于兩個相對應(yīng)的第一導電層21之間。更進一步來說，每一個瞬態(tài)電壓抑制器40可設(shè)置于兩個相對應(yīng)的第一導電層21的兩個支撐件30上。由于每一個支撐件30的頂端具有一導電接合層300，所以每一個瞬態(tài)電壓抑制器40可通過回焊(reflow)的方式以設(shè)置于兩個相對應(yīng)的第一導電層21的兩個支撐件30的兩個導電接合層300上。舉例來說，本發(fā)明以兩個瞬態(tài)電壓抑制器40為其中一實施例來做說明，因為每一個瞬態(tài)電壓抑制器40的底端具有一第一電極401與一第二電極402，所以每一個瞬態(tài)電壓抑制器40的第一電極401與第二電極402可分別電性接觸兩個相對應(yīng)的第一導電層21的兩個支撐件30的兩個導電接合層300，然而本發(fā)明不以此實施例為限制。
[0045]然后，配合圖1、圖4A的步驟(f)及圖4B的步驟(f)所示，步驟SllO為:形成一封裝體50于基板本體10的頂端上，以覆蓋多個瞬態(tài)電壓抑制器40，其中封裝體50具有多個分別連接于多個第一側(cè)端100的第二側(cè)端500，且每一個所述第一導電層21的第一末端210與每一個第二導電層22的第二末端220從封裝體50的多個第二側(cè)端500外露。舉例來說，封裝體50可為任何的不透光封裝體膠體,且封裝體50可通過印刷(printing)或封膠(molding)的方式以形成在基板本體10的頂端上，然而本發(fā)明不以此實施例為限制。
[0046]接著，配合圖1、圖5A的步驟(g)及圖5B的步驟(g)所示，步驟S112為:形成多個頂端電極61于封裝體50的頂端上，且形成多個底端電極62于基板本體10的底端上，其中多個頂端電極61分別對應(yīng)于多個第一導電層21與多個第二導電層22,且多個底端電極62分別對應(yīng)于多個頂端電極61。舉例來說，本發(fā)明以六個頂端電極61及六個底端電極62為其中一實施例來做說明，然而本發(fā)明不以此實施例為限制。
[0047]最后，配合圖1、圖5A的步驟(h)及圖5B的步驟(h)所示，步驟S114為:形成多個電性連接于多個頂端電極61與多個底端電極62之間的側(cè)端電極63，其中每一個側(cè)端電極63設(shè)置于封裝體50的相對應(yīng)第二側(cè)端500與基板本體10的相對應(yīng)第一側(cè)端100上，以分別電性連接于相對應(yīng)的第一導電層21的第一末端210、相對應(yīng)的第二導電層22的第二末端220及相對應(yīng)的導電接觸部110。
[0048]然而，本發(fā)明的制作方法不以只制作單個多功能半導體封裝結(jié)構(gòu)Z為限。例如，本發(fā)明也可同時制作出多個排列成陣列形狀或矩陣形狀的多功能半導體封裝結(jié)構(gòu)Z，以因應(yīng)不同的使用需求。
[0049]因此，通過上述步驟SlOO至步驟S114的制作過程，如圖5A的步驟(h)及圖5B的步驟(h)所示，本發(fā)明可提供一種多功能半導體封裝結(jié)構(gòu)Z，其包括:一基板單元1、一電路單元2、一半導體單元4、一封裝單元5及一電極單元6。
[0050]首先，基板單元I包括一基板本體10及一內(nèi)埋在基板本體10內(nèi)部的共模濾波器11 (也即第一電 子元件)，其中基板本體10具有多個第一側(cè)端100，且共模濾波器11具有多個從基板本體10的多個第一側(cè)端100外露的導電接觸部110。電路單元2包括多個設(shè)置于基板本體10的頂端上的第一導電層21及多個設(shè)置于基板本體10的頂端上的第二導電層22。半導體單元4包括多個瞬態(tài)電壓抑制器40 (也即第二電子元件)，其中每一個瞬態(tài)電壓抑制器40電性連接于兩個相對應(yīng)的第一導電層21之間。更進一步來說，每一個瞬態(tài)電壓抑制器40設(shè)置于兩個相鄰的第一導電層21上，且每一個瞬態(tài)電壓抑制器40電性連接于兩個相鄰的第一導電層21之間。封裝單元5包括一設(shè)置于基板本體10的頂端上以覆蓋多個瞬態(tài)電壓抑制器40的封裝體50，其中封裝體50具有多個分別連接于多個第一側(cè)端100的第二側(cè)端500，且每一個所述第一導電層21的第一末端210與每一個第二導電層22的第二末端220從封裝體50的多個第二側(cè)端500外露。電極單元6包括多個設(shè)置于封裝體50的頂端上的頂端電極61、多個設(shè)置于基板本體10的底端上的底端電極62、及多個設(shè)置且電性連接于多個頂端電極61與多個底端電極62之間的側(cè)端電極63，其中多個頂端電極61分別對應(yīng)于多個第一導電層21與多個第二導電層22,多個底端電極62分別對應(yīng)于多個頂端電極61,且每一個側(cè)端電極63設(shè)置于封裝體50的相對應(yīng)第二側(cè)端500與基板本體10的相對應(yīng)第一側(cè)端100上，以分別電性連接于相對應(yīng)的第一導電層21的第一末端210、相對應(yīng)的第二導電層22的第二末端220及相對應(yīng)的導電接觸部110。
[0051]再者，更進一步來說，本發(fā)明多功能半導體封裝結(jié)構(gòu)Z還進一步包括:一支撐單元3，其包括多個分別設(shè)置于多個第一導電層21上的支撐件30，且每一個瞬態(tài)電壓抑制器40設(shè)置于兩個相對應(yīng)的第一導電層21的兩個支撐件30上。舉例來說，每一個支撐件30可為銅柱，每一個支撐件30的頂端具有一導電接合層300，且每一個瞬態(tài)電壓抑制器40設(shè)置于兩個相對應(yīng)的第一導電層21的兩個支撐件30的兩個導電接合層300上。另外，每一個瞬態(tài)電壓抑制器40的底端具有一第一電極401與一第二電極402,且每一個瞬態(tài)電壓抑制器40的第一電極401與第二電極402可分別電性接觸兩個相對應(yīng)的第一導電層21的兩個支撐件30的兩個導電接合層300。
[0052]〔實施例的可能效果〕
[0053]本發(fā)明實施例所提供的多功能半導體封裝結(jié)構(gòu)Z，其可通過“一內(nèi)埋在基板本體10內(nèi)部的共模濾波器11”、“每一個瞬態(tài)電壓抑制器40通過兩個相對應(yīng)的支撐件30，以電性連接于兩個相對應(yīng)的第一導電層21之間”及“每一個側(cè)端電極63設(shè)置于封裝體50的相對應(yīng)第二側(cè)端500與基板本體10的相對應(yīng)第一側(cè)端100上，以分別電性連接于相對應(yīng)的第一導電層21的第一末端210、相對應(yīng)的第二導電層22的第二末端220及相對應(yīng)的導電接觸部110”的設(shè)計，以使得本發(fā)明多功能半導體封裝結(jié)構(gòu)Z可同時用來封裝至少兩種以上不同類型或不同尺寸的電子元件(包括主動元件或被動元件)，以同時提供至少兩種以上的功能給電子產(chǎn)品使用，并且本發(fā)明也可有效解決“傳統(tǒng)保護元件TVS的封裝方式需要經(jīng)由打線來達成電性連接”的缺陷。故本發(fā)明具有降低封裝體積、制作成本及制作時間、增加電流傳送速度、無金線的等效電感于高頻產(chǎn)生諧振而使得高頻傳輸號更清晰。
[0054]以上所述僅為本發(fā)明的優(yōu)選可行實施例，非因此局限本發(fā)明的專利范圍，故舉凡運用本發(fā)明說明書及圖式內(nèi)容所為的等效技術(shù)變化，均包含于本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種多功能半導體封裝結(jié)構(gòu)，其特征在于，包括: 一基板單元，包括一基板本體及一內(nèi)埋在所述基板本體的內(nèi)部的共模濾波器，其中所述基板本體具有多個第一側(cè)端，且所述共模濾波器具有多個從所述基板本體的多個所述第一側(cè)端外露的導電接觸部； 一電路單元，包括多個設(shè)置于所述基板本體的頂端上的第一導電層及多個設(shè)置于所述基板本體的頂端上的第二導電層； 一半導體單元，包括多個瞬態(tài)電壓抑制器，其中每一個所述瞬態(tài)電壓抑制器電性連接于兩個相對應(yīng)的所述第一導電層之間； 一封裝單元，包括一設(shè)置于所述基板本體的頂端上以覆蓋多個所述瞬態(tài)電壓抑制器的封裝體，其中所述封裝體具有多個分別連接于多個所述第一側(cè)端的第二側(cè)端，且每一個所述第一導電層的第一末端與每一個所述第二導電層的第二末端從所述封裝體的多個所述第二側(cè)端外露；以及 一電極單元，包括多個設(shè)置于所述封裝體的頂端上的頂端電極、多個設(shè)置于所述基板本體的底端上的底端電極及多個設(shè)置且電性連接于多個所述頂端電極與多個所述底端電極之間的側(cè)端電極，其中多個所述頂端電極分別對應(yīng)于多個所述第一導電層與多個所述第二導電層，多個所述底端電極分別對應(yīng)于多個所述頂端電極，且每一個所述側(cè)端電極設(shè)置于所述封裝體的相對應(yīng)的所述第二側(cè)端與所述基板本體的相對應(yīng)的所述第一側(cè)端上，以分別電性連接于相對應(yīng)的所述第一導電層的所述第一末端、相對應(yīng)的所述第二導電層的所述第二末端及相對應(yīng)的所述導電接觸部。
2.根據(jù)權(quán)利要求1所述的多功能半導體封裝結(jié)構(gòu)，其特征在于，每一個所述瞬態(tài)電壓抑制器設(shè)置于兩個相鄰的所述第一導電層上，且每一個所述瞬態(tài)電壓抑制器電性連接于兩個相鄰的所述第一導電層之間。
3.根據(jù)權(quán)利要求1所述的多功能半導體封裝結(jié)構(gòu)，其特征在于，還進一步包括一支撐單元，所述支撐單元包括多個分別設(shè)置于多個所述第一導電層上的支撐件，且每一個所述瞬態(tài)電壓抑制器設(shè)置于兩個相對應(yīng)的所述第一導電層的兩個所述支撐件上。
4.根據(jù)權(quán)利要求3所述的多功能半導體封裝結(jié)構(gòu)，其特征在于，每一個所述支撐件為銅柱，每一個所述支撐件的頂端具有一導電接合層，且每一個所述瞬態(tài)電壓抑制器設(shè)置于兩個相對應(yīng)的所述第一導電層的兩個所述支撐件的兩個所述導電接合層上。
5.根據(jù)權(quán)利要求3所述的多功能半導體封裝結(jié)構(gòu)，其特征在于，每一個所述瞬態(tài)電壓抑制器的底端具有一第一電極與一第二電極，且每一個所述瞬態(tài)電壓抑制器的所述第一電極與所述第二電極分別與兩個相對應(yīng)的所述第一導電層上的兩個所述支撐件的兩個所述導電接合層電性接觸。
6.一種多功能半導體封裝結(jié)構(gòu)，其特征在于，包括: 一基板單元，包括一基板本體及一內(nèi)埋在所述基板本體的內(nèi)部的第一電子元件，其中所述第一電子元件具有多個從所述基板本體外露的導電接觸部； 一電路單元，包括多個 設(shè)置于所述基板本體的頂端上的第一導電層； 一半導體單元，包括多個第二電子元件，其中每一個所述第二電子元件電性連接于兩個相對應(yīng)的所述第一導電層之間； 一封裝單元，包括一設(shè)置于所述基板本體的頂端上以覆蓋多個所述第二電子元件的封裝體，其中每一個所述第一導電層的末端從所述封裝體外露；以及 一電極單元，包括多個設(shè)置于所述封裝體的頂端上的頂端電極、多個設(shè)置于所述基板本體的底端上的底端電極及多個設(shè)置且電性連接于多個所述頂端電極與多個所述底端電極之間的側(cè)端電極，其中每一個所述側(cè)端電極電性連接于相對應(yīng)的所述第一導電層的所述末端與相對應(yīng)的所述導電接觸部。
7.一種多功能半導體封裝結(jié)構(gòu)的制作方法，其特征在于，包括下列步驟: 提供一基板單元，包括一基板本體及一內(nèi)埋在所述基板本體的內(nèi)部的共模濾波器，其中所述基板本體具有多個第一側(cè)端，且所述共模濾波器具有多個從所述基板本體的多個所述第一側(cè)端外露的導電接觸部； 在所述基板本體的頂端上形成多個第一導電層與多個第二導電層； 在多個所述第一導電層上放置多個瞬態(tài)電壓抑制器，其中每一個所述瞬態(tài)電壓抑制器電性連接于兩個相對應(yīng)的所述第一導電層之間； 在所述基板本體的頂端上形成一封裝體，以覆蓋多個所述瞬態(tài)電壓抑制器，其中所述封裝體具有多個分別連接于多個所述第一側(cè)端的第二側(cè)端，且每一個所述第一導電層的末端與每一個所述第二導電層的第二末端從所述封裝體的多個所述第二側(cè)端外露； 在所述封裝體的頂端上形成多個頂端電極，且在所述基板本體的底端上形成多個底端電極，其中多個所述頂端電極分別對應(yīng)于多個所述第一導電層與多個所述第二導電層，且多個所述底端電極分別對應(yīng)于多個所述頂端電極；以及 形成多個電性連接于 多個所述頂端電極與多個所述底端電極之間的側(cè)端電極，其中每一個所述側(cè)端電極設(shè)置于所述封裝體的相對應(yīng)的所述第二側(cè)端與所述基板本體的相對應(yīng)的所述第一側(cè)端上，以分別電性連接于相對應(yīng)的所述第一導電層的所述第一末端、相對應(yīng)的所述第二導電層的所述第二末端及相對應(yīng)的所述導電接觸部。
8.根據(jù)權(quán)利要求7所述的多功能半導體封裝結(jié)構(gòu)的制作方法，其特征在于，在所述基板本體的頂端上形成多個所述第一導電層與多個所述第二導電層的步驟后，還進一步包括:在多個所述第一導電層上分別形成多個支撐件，其中每一個所述瞬態(tài)電壓抑制器設(shè)置于兩個相對應(yīng)的所述第一導電層的兩個所述支撐件上。
9.根據(jù)權(quán)利要求8所述的多功能半導體封裝結(jié)構(gòu)的制作方法，其特征在于，每一個所述支撐件為銅柱，每一個所述支撐件的頂端具有一導電接合層，且每一個所述瞬態(tài)電壓抑制器設(shè)置于兩個相對應(yīng)的所述第一導電層的兩個所述支撐件的兩個所述導電接合層上。
10.根據(jù)權(quán)利要求8所述的多功能半導體封裝結(jié)構(gòu)的制作方法，其特征在于，每一個所述瞬態(tài)電壓抑制器的底端具有一第一電極與一第二電極，且每一個所述瞬態(tài)電壓抑制器的所述第一電極與所述第二電極分別與兩個相對應(yīng)的所述第一導電層上的兩個所述支撐件的兩個所述導電接合層電性接觸。
【文檔編號】H01L21/58GK103904047SQ201210568469
【公開日】2014年7月2日 申請日期:2012年12月24日 優(yōu)先權(quán)日:2012年12月24日
【發(fā)明者】張懷祿, 張育嘉, 傅國榮 申請人:佳邦科技股份有限公司