專利名稱：溝槽式p型金屬氧化物半導(dǎo)體功率晶體管制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法。
背景技術(shù)：
溝槽型金屬氧化物半導(dǎo)體晶體管(trench M0S)作為一種新型垂直結(jié)構(gòu)器件，是在VDMOS (垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場效應(yīng)晶體管)的基礎(chǔ)上發(fā)展起來的，兩者均屬于高元胞密度器件。但該結(jié)構(gòu)與前者相比有許多性能優(yōu)點(diǎn)如更低的導(dǎo)通電阻、低柵漏電荷密 度，從而有低的導(dǎo)通和開關(guān)損耗及快的開關(guān)速度。同時(shí)由于溝槽型金屬氧化物半導(dǎo)體的溝道是垂直的，故可進(jìn)一步提高其溝道密度，減小芯片尺寸。圖1是傳統(tǒng)溝槽型金屬氧化物半導(dǎo)體功率晶體管的橫截面圖。如圖1所示，傳統(tǒng)溝槽型金屬氧化物半導(dǎo)體功率晶體管包括半導(dǎo)體襯底100、設(shè)置在半導(dǎo)體襯底100上的漏區(qū)101、在漏區(qū)101上形成的漂移區(qū)102、在漂移區(qū)上形成的阱區(qū)103和在阱區(qū)103上形成的源區(qū)104。其中，如圖1所示，柵極結(jié)構(gòu)包括形成在溝槽側(cè)壁上的柵極氧化層106以及填充了溝槽的柵極多晶硅105。以P型溝槽型金屬氧化物半導(dǎo)體功率晶體管為例，漏區(qū)101采用高摻雜的P型襯底。并在其上外延生長有低濃度的P型摻雜離子作為漂移區(qū)102。阱區(qū)103可注入有N型摻雜離子。源區(qū)104可注入有P型摻雜離子。圖2至圖7示意性地示出了根據(jù)現(xiàn)有技術(shù)的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法。如圖所示，在P型重?fù)诫s的襯底I上依次形成P型輕摻雜的外延層2以及硬掩膜層3 (例如二氧化硅層)，如圖2所示；形成硬掩膜層3的圖案并利用形成圖案的硬掩膜層3在外延層2中形成凹槽，如圖3所示；濕法刻蝕去除硬掩膜層3，并在外延層2及其凹槽的表面形成犧牲氧化層；濕法刻蝕去除犧牲氧化層，在外延層及其凹槽的表面形成柵極氧化層4，如圖4所示；在柵極氧化層4上形成P型摻雜的多晶硅層5，所述多晶硅層5填充了凹槽，如圖5所示；對多晶硅層5進(jìn)行刻蝕，如圖6所示；對多晶硅層5進(jìn)行化學(xué)機(jī)械研磨從而僅僅留下凹槽中的多晶硅，并保留外延層表面的部分柵氧化層，如圖7所示。但是，圖2至圖7所示的現(xiàn)有技術(shù)存在一個(gè)缺陷，即，在對多晶硅層5進(jìn)行化學(xué)機(jī)械研磨時(shí)，P型摻雜的多晶硅層5的研磨速率大于N型摻雜的多晶硅；如果柵極氧化層4太薄(例如250A)，則研磨常常會(huì)對表面柵氧化層以及表面柵氧化層下的外延層造成損傷，從而造成柵源漏電，這種情形在晶片中間的區(qū)域更容易發(fā)生；只有在柵極氧化層4足夠厚(例如450A)時(shí)才不會(huì)出現(xiàn)上述損傷。因此，希望能夠提供一種在柵極氧化層較薄時(shí)仍能防止上述損傷出現(xiàn)的技術(shù)方案。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠在柵極氧化層較薄時(shí)仍能防止損傷出現(xiàn)的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法。為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明的第一方面，提供了一種溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法，其包括疊層形成步驟，用于在襯底上依次形成外延層、二氧化硅層、氮化硅層以及硬掩膜層；凹槽刻蝕步驟，用于形成硬掩膜層的圖案并利用形成圖案的硬掩膜層在氮化硅層、二氧化硅層和外延層的疊層中形成凹槽；硬掩膜去除步驟，用于通過濕法刻蝕去除硬掩膜層；犧牲氧化層形成和去除步驟，用于在凹槽內(nèi)的側(cè)壁和底部形成，和通過濕法刻蝕去除犧牲氧化層；柵極氧化層形成步驟，用于在凹槽內(nèi)的側(cè)壁和底部形成柵極氧化層；多晶硅沉積步驟，用于在氮化硅層的表面上以及凹槽內(nèi)沉積多晶硅層；多晶硅層刻蝕和研磨步驟，用于對多晶硅層進(jìn)行刻蝕，然后 對多晶硅層進(jìn)行化學(xué)機(jī)械研磨從而僅僅留下凹槽中的多晶硅。優(yōu)選地，多晶硅層是P型摻雜的。 優(yōu)選地，襯底是P型重?fù)诫s的。優(yōu)選地，外延層是P型輕摻雜的。優(yōu)選地，硬掩膜層是二氧化硅。在根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法中，氮化硅層40能夠保證表面的二氧化硅層30在去除硬掩膜層和犧牲氧化層在濕法刻蝕過程中保持厚度不變；在進(jìn)行化學(xué)機(jī)械研磨過程中，由于表面的氮化硅層40可以做得較薄，所以將很容易被研磨掉，研磨停在表面較厚的二氧化硅層30上(如圖15的箭頭所示)，從而有效的保護(hù)其下面的外延層，防止了 P型多晶硅的研磨速度過快對較薄的柵極氧化層下方的外延層造成損傷，防止出現(xiàn)柵源漏電。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖1示意性地示出了溝槽型金屬氧化物半導(dǎo)體功率晶體管的結(jié)構(gòu)。圖2至圖7示意性地示出了根據(jù)現(xiàn)有技術(shù)的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的步驟。圖8示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的疊層形成步驟。圖9示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的凹槽刻蝕步驟。圖10示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的硬掩膜去除步驟。圖11示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的犧牲氧化層形成步驟。圖12示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的犧牲氧化層去除步驟。圖13示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的柵極氧化層形成步驟。
圖14示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的多晶硅沉積步驟。圖15示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法的多晶硅刻蝕和研磨步驟。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。圖8至圖14示意性地示出了根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法。 如圖8至圖14所示，根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法包括疊層形成步驟，用于在P型重?fù)诫s的襯底10上依次形成P型輕摻雜的外延層20、二氧化硅層30、氮化硅層40以及硬掩膜層50 (例如二氧化硅)，如圖8所示；其中二氧化硅層30厚度較厚，在350-500A左右；氮化硅層40的厚度較薄，在40-100A左右。凹槽刻蝕步驟，用于形成硬掩膜層50的圖案并利用形成圖案的硬掩膜層50在氮化硅層40、二氧化硅層30和P型輕摻雜的外延層20的疊層中形成凹槽，如圖9所示；硬掩膜去除步驟，用于通過濕法刻蝕去除硬掩膜層50，其中在凹槽內(nèi)的二氧化硅層30的側(cè)壁上有可能會(huì)形成刻蝕的凹進(jìn)部，如圖10所示；犧牲氧化層的形成和去除步驟，用于在凹槽內(nèi)的側(cè)壁和底部形成犧牲氧化層80，如圖11所示，并用濕法刻蝕去除犧牲氧化層80，其中在凹槽內(nèi)的二氧化硅層30的側(cè)壁上也會(huì)形成刻蝕的凹進(jìn)部，如圖12所示。柵極氧化層形成步驟，用于在凹槽內(nèi)的側(cè)壁和底部形成柵極氧化層70，如圖13所示；多晶硅沉積步驟，用于在氮化硅層40的表面上以及凹槽內(nèi)沉積P型摻雜的多晶硅層60，如圖14所示。此后，可以對多晶硅層60進(jìn)行刻蝕，然后對多晶硅層60進(jìn)行化學(xué)機(jī)械研磨從而僅僅留下凹槽中的對多晶硅。但是，與現(xiàn)有技術(shù)不同，在根據(jù)本發(fā)明實(shí)施例的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法中，氮化硅層40能夠保證表面的二氧化硅層30在去除硬掩膜層和犧牲氧化層的濕法刻蝕過程中保持厚度不變；在進(jìn)行化學(xué)機(jī)械研磨過程中，由于表面的氮化硅層40可以做得較薄，所以將很容易被研磨掉，研磨停在表面較厚的二氧化硅層30上(如圖15的箭頭所示)，從而有效的保護(hù)其下面的外延層，防止了 P型多晶硅的研磨速度過快，對較薄的柵極氧化層下方的外延層造成損傷，從而防止柵源漏電?？梢岳斫獾氖牵m然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明 技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法，其特征在于包括疊層形成步驟，用于在襯底上依次形成外延層、二氧化硅層、氮化硅層以及硬掩膜層； 凹槽刻蝕步驟，用于形成硬掩膜層的圖案并利用形成圖案的硬掩膜層在氮化硅層、二氧化硅層和外延層的疊層中形成凹槽；硬掩膜去除步驟，用于通過濕法刻蝕去除硬掩膜層；犧牲氧化層形成步驟，用于在凹槽內(nèi)的側(cè)壁和底部形成犧牲氧化層；犧牲氧化層的去除步驟，用于在凹槽內(nèi)的側(cè)壁和底部去除犧牲氧化層；柵極氧化層形成步驟，用于在凹槽內(nèi)的側(cè)壁和底部形成柵極氧化層；多晶娃沉積步驟，用于在氣化娃層的表面上以及凹槽內(nèi)沉積多晶娃層；多晶硅層刻蝕和研磨步驟，用于對多晶硅層進(jìn)行刻蝕，然后對多晶硅層進(jìn)行化學(xué)機(jī)械研磨從而僅僅留下凹槽中的多晶硅。
2.根據(jù)權(quán)利要求1所述的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法，其特征在于，多晶硅層是P型摻雜的。
3.根據(jù)權(quán)利要求1或2所述的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法，其特征在于，襯底是P型重?fù)诫s的。
4.根據(jù)權(quán)利要求1或2所述的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法，其特征在于，外延層是P型輕摻雜的。
5.根據(jù)權(quán)利要求1或2所述的溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法，其特征在于，硬掩膜層是二氧化硅。
全文摘要
一種溝槽式P型金屬氧化物半導(dǎo)體功率晶體管制造方法包括疊層形成步驟，在襯底上依次形成外延層、二氧化硅層、氮化硅層以及硬掩膜層；凹槽刻蝕步驟，形成硬掩膜層的圖案并利用形成圖案的硬掩膜層在氮化硅層、二氧化硅層和外延層的疊層中形成凹槽；硬掩膜去除步驟，通過濕法刻蝕去除硬掩膜層；犧牲氧化層形成步驟，在凹槽內(nèi)的側(cè)壁和底部形成犧牲氧化層；犧牲氧化層去除步驟，在凹槽內(nèi)的側(cè)壁和底部去除犧牲氧化層；柵極氧化層形成步驟，在凹槽內(nèi)的側(cè)壁和底部形成柵極氧化層；多晶硅沉積步驟，在氮化硅層的表面上以及凹槽內(nèi)沉積多晶硅層；多晶硅層刻蝕和研磨步驟，對多晶硅層進(jìn)行刻蝕，然后對多晶硅層進(jìn)行化學(xué)機(jī)械研磨從而僅僅留下凹槽中的多晶硅。
文檔編號(hào)H01L21/336GK103000534SQ20121057691
公開日2013年3月27日 申請日期2012年12月26日 優(yōu)先權(quán)日2012年12月26日
發(fā)明者賈璐 申請人:上海宏力半導(dǎo)體制造有限公司