專利名稱：一種高耐壓肖特基芯片的制作方法
技術(shù)領(lǐng)域：
一種高耐壓肖特基芯片，屬于半導(dǎo)體器件制造技術(shù)領(lǐng)域。具體涉及一種高耐壓Schottky N通道肖特基芯片。
背景技術(shù)：
傳統(tǒng)肖特基芯片，多晶硅外部的溝槽氧化硅層的厚度一致，如圖2所示，在溝槽底部彎角的地方容易發(fā)生電力擊穿，所以肖特基芯片反向耐壓較低，不能滿足高耐壓或降低正向壓降的要求。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是克服現(xiàn)有技術(shù)的不足，提供一種可以提高肖特基芯 片反向耐壓或降低正向壓降的高耐壓肖特基芯片。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是該一種高耐壓肖特基芯片，包括頂部金屬層、頂部金屬層下方的肖特基界面、緊靠肖特基界面下方的多晶硅、多晶硅外的氧化娃層、下部的N型外延層N-EPI和N型基片Ν+Substrate,其特征在于多晶娃外的氧化娃層的底部氧化硅層厚度大于邊部氧化硅層厚度。所述的底部氧化硅層厚度為邊部氧化硅層厚度的2-5倍。與現(xiàn)有技術(shù)相比，本發(fā)明的一種高耐壓肖特基芯片所具有的有益效果是
本發(fā)明的溝槽氧化硅層底部厚度較現(xiàn)有技術(shù)溝槽氧化硅層底部厚度厚，因而在溝槽底
部彎角地方電場(chǎng)的反向電壓得到疏解所以產(chǎn)品反向耐壓可以提高15-30%;或可以保持原有的反向電壓要求，但是提高N-EPI外延的摻雜濃度從而降低導(dǎo)通正向電流時(shí)的壓降VF，從而提升正向?qū)ǖ男省Ｉ鲜雒枋龅氖荖通道高耐壓肖特基芯片，可以把N與P互換，則可適用在P通道高耐壓肖特基芯片的結(jié)構(gòu)并達(dá)到相應(yīng)的效果。


圖1是底部較厚氧化娃層的肖特基架構(gòu)不意圖。圖2是現(xiàn)有技術(shù)肖特基架構(gòu)不意圖。其中1、頂部金屬層2、多晶硅 3、邊部氧化硅層4、肖特基界面5、N型外延層N-EPI 6、N型基片N+Substrate 7、底部氧化硅層。
具體實(shí)施例方式圖1是本發(fā)明的最佳實(shí)施例。下面結(jié)合附圖1對(duì)本發(fā)明的一種高耐壓肖特基芯片做進(jìn)一步描述。本聞耐壓肖特基芯片，由頂部金屬層1、多晶娃2、邊部氧化娃層3、肖特基界面4、N型外延層N-EPI5、N型基片N+ Substrate6和底部氧化硅層7組成。N型基片N+Substrate6為重?fù)絅型襯底。從下部往上依次為N型基片N+Substrate6、N型外延層N-EPI 5、底部氧化硅層7、多晶硅2、邊部氧化硅層3、肖特基界面4和頂部金屬層1，多晶硅2外的氧化硅層底部氧化硅層7的厚度大于邊部氧化硅層3的厚度。所述的底部氧化硅層7厚度為邊部氧化硅層3厚度的2-5倍。如底部氧化硅層7厚度為邊部氧化硅層3厚度的2倍，產(chǎn)品反向耐壓可以提高15% ；
底部氧化硅層7厚度為邊部氧化硅層3厚度的3倍，產(chǎn)品反向耐壓可以提高20% ； 底部氧化硅層7厚度為邊部氧化硅層3厚度的5倍，產(chǎn)品反向耐壓可以提高30%。本發(fā)明在肖特基二極管芯片制作中，將芯片溝槽底部的氧化硅層加厚，再進(jìn)行多晶硅的填充從而有效防止溝槽底部彎角的地方發(fā)生電力擊穿，產(chǎn)品反向耐壓得以提高。或可以保持原有的反向電壓要求，降低導(dǎo)通正向電流時(shí)的壓降VF。本發(fā)明主要解決肖特基溝槽底部彎角地方容易擊穿造成反向電壓低的問題。本發(fā)明把肖特基原來的氧化硅層底部加厚，使電場(chǎng)在反向電壓得到疏解，所以反向耐壓可以提高?；蚩梢员３衷械姆聪螂妷阂?，但是提高N-EPI外延的摻雜濃度從而降低導(dǎo)通正向電流時(shí)的壓降VF，從而提升正向?qū)ǖ男?。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非是對(duì)本發(fā)明作其它形式的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或改型為等同變化的等效實(shí)施例。但是凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡單修改、等同變化與改型，仍屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種高耐壓肖特基芯片，包括頂部金屬層(I)、頂部金屬層(I)下方的肖特基界面(4)、緊靠肖特基界面(4)下方的多晶硅(2)、多晶硅外的氧化硅層、下部的N型外延層N-EPI(5)和N型基片N+Substrate (6)，其特征在于多晶硅(2)外的氧化硅層的底部氧化硅層 (7)厚度大于邊部氧化硅層(3)厚度。
2.根據(jù)權(quán)利要求1所述的一種高耐壓肖特基芯片，其特征在于所述的底部氧化硅層 (7)厚度為邊部氧化硅層(3)厚度的2-5倍。
全文摘要
一種高耐壓肖特基芯片，屬于半導(dǎo)體器件制造技術(shù)領(lǐng)域。包括頂部金屬層(1)、頂部金屬層(1)下方的肖特基界面(4)、緊靠肖特基界面(4)下方的多晶硅(2)、多晶硅外的氧化硅層、下部的N型外延層N-EPI(5)和N型基片N+Substrate(6)，其特征在于多晶硅(2)外的氧化硅層的底部氧化硅層(7)厚度大于邊部氧化硅層(3)厚度。由于氧化硅底部厚度較現(xiàn)有技術(shù)氧化硅底部厚度厚，因而在溝槽底部彎角地方電場(chǎng)的反向電壓得到疏解所以產(chǎn)品反向耐壓可以提高15—30%。
文檔編號(hào)H01L29/06GK103000668SQ20121057752
公開日2013年3月27日 申請(qǐng)日期2012年12月27日 優(yōu)先權(quán)日2012年12月27日
發(fā)明者關(guān)仕漢, 呂新立 申請(qǐng)人:淄博美林電子有限公司