專(zhuān)利名稱(chēng)：具有穿基板通路的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有穿基板通路的半導(dǎo)體裝置。
背景技術(shù)：
消費(fèi)電子裝置，特別是例如智能電話(huà)、平板電腦等的移動(dòng)電子裝置，越來(lái)越多地采用更小、更緊湊的器件來(lái)提供用戶(hù)期望的功能。這種裝置經(jīng)常采用三維集成電路裝置(3D1C)。三維集成電路裝置是采用兩層或多層有源電子器件的半導(dǎo)體裝置。穿基板通路(TSV)使裝置的不同層(例如，不同基板)上的電子器件互相連接，以允許該裝置在豎向和橫向上同樣地集成。因此，與傳統(tǒng)的二維集成電路裝置相比，三維集成電路裝置能夠以更小、更緊湊的基底面提供增強(qiáng)的功能。

發(fā)明內(nèi)容
半導(dǎo)體裝置描述為包括僅部分地穿入基板延伸的通路。可以為穿基板通路(TSV)的通路向形成于基板中的電子器件提供電互連。在實(shí)施例中，通過(guò)首先用粘合材料將半導(dǎo)體晶圓粘合到載體晶圓以在后續(xù)制造步驟中為半導(dǎo)體晶圓提供機(jī)械支撐來(lái)制造半導(dǎo)體裝置。所述半導(dǎo)體晶圓包括布置在晶圓內(nèi)(例如，在晶圓的第一表面和第二表面之間)的蝕刻阻止部。穿入晶圓形成一個(gè)或多個(gè)通路。所述通路從第二表面延伸到蝕刻阻止部。本發(fā)明內(nèi)容被提供用于以簡(jiǎn)化的形式介紹發(fā)明思想的選擇，該發(fā)明思想的選擇將在下面的具體實(shí)施方式
中進(jìn)一步描述。本發(fā)明內(nèi)容不意圖確定所要求保護(hù)的主題的關(guān)鍵特征或重要特征，也不意圖用于幫助確定所要求保護(hù)的主題的范圍。


具體實(shí)施方式
參考附圖來(lái)描述。在描述和附圖中，相同的附圖標(biāo)記在不同的實(shí)例中可用于表示相應(yīng)或相同的物件。圖1是示出了根據(jù)本公開(kāi)的一個(gè)示例性實(shí)施例的半導(dǎo)體裝置的圖解性的局部剖視圖，所述半導(dǎo)體裝置具有一個(gè)或多個(gè)通路。圖2A和2B是示出了用于制造具有一個(gè)或多個(gè)通路的半導(dǎo)體裝置的過(guò)程的一個(gè)示例性實(shí)施例的流程圖，所述半導(dǎo)體裝置例如為圖1中示出的裝置。圖3A至3F是示出了根據(jù)圖2中示出的過(guò)程來(lái)制造具有一個(gè)或多個(gè)通路的半導(dǎo)體裝置的圖解性的局部剖視圖，所述半導(dǎo)體裝置例如為圖1中示出的裝置。
具體實(shí)施例方式概沭穿硅通路(TSV )是用于提供三維(3D )集成電路裝置的豎向電互連。例如，集成電路裸片可在硅晶圓上方堆疊。通過(guò)將集成電路裸片與在硅晶圓中形成的集成電路互連，所述集成電路裸片與硅晶圓中的集成電路成為單一的裝置。在一個(gè)實(shí)施例中，TSV可完全地穿透基板(晶圓或裸片)延伸，從而在形成于基板中的集成電路裝置和與該集成電路裝置相關(guān)的其它器件(例如，集成電路裸片)之間提供電互連。因此，描述了晶圓級(jí)封裝技術(shù)來(lái)允許將多個(gè)裸片封裝為單一的晶圓級(jí)封裝裝置。半導(dǎo)體裝置包括部分地穿入該裝置的基板延伸的通路，以允許在半導(dǎo)體裝置的表面附近附加的布線(xiàn)。在一個(gè)或多個(gè)實(shí)施例中，半導(dǎo)體裝置的制造首先是用粘接材料將半導(dǎo)體晶圓粘合到載體晶圓上。所述半導(dǎo)體晶圓包括布置在晶圓內(nèi)(例如，在晶圓的第一表面和第二表面之間)的蝕刻阻止部。于是，一個(gè)或多個(gè)通路穿入晶圓從晶圓的第二表面附近延伸至蝕刻阻止部而形成。在一個(gè)或多個(gè)實(shí)施例中，集成電路裸片布置在晶圓的第二表面上方。封裝結(jié)構(gòu)可形成于第二表面上方，以至少大體上封裝集成電路裸片。加強(qiáng)結(jié)構(gòu)可形成于封裝結(jié)構(gòu)上，以向所述裝置提供機(jī)械支撐。在一個(gè)實(shí)施例中，加強(qiáng)結(jié)構(gòu)可由四二(42)合金合成物制造。在下述討論中，首先描述了示例性半導(dǎo)體裝置。然后描述可用來(lái)制造該示例性半導(dǎo)體裝置的示例性工序。示例件實(shí)施例圖1示出了根據(jù)本公開(kāi)的示例性實(shí)施例的半導(dǎo)體裝置100。如圖所示，半導(dǎo)體裝置100包括基板102 (例如，半導(dǎo)體晶圓的一部分)。所述基板102包括對(duì)準(zhǔn)標(biāo)記104，所述對(duì)準(zhǔn)標(biāo)記104在半導(dǎo)體制造過(guò)程中用于對(duì)準(zhǔn)所述基板102。所述基板102還包括第一表面106和第二表面108?；?02包括基材，所述基材被用來(lái)通過(guò)例如光刻、離子注入、沉積、蝕刻等多種制造技術(shù)形成集成電路裝置110?；?02可以多種方式構(gòu)造。例如，基板102可包括n型硅晶圓或P型硅晶圓。在一個(gè)實(shí)施例中，基板102可包括被構(gòu)造為提供n型電荷載體元素的V族元素(例如，磷、砷、銻等)。在另一實(shí)施例中，基板102可包括被構(gòu)造為提供p型電荷載體元素的IIIV族元素(例如，硼等)。集成電路裝置110可以多種方式構(gòu)造。例如，集成電路裝置110可以是數(shù)字集成電路裝置、模擬集成電路裝置、混合信號(hào)電路裝置等。在實(shí)施例中，集成電路裝置可包括數(shù)字邏輯裝置、模擬裝置(例如，放大器等)、它們的組合等。如上所述，可利用多種制造技術(shù)(例如，前道工序(FEOL)制造技術(shù))來(lái)制造集成電路裝置110。例如，可通過(guò)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)、雙極半導(dǎo)體技術(shù)等來(lái)制造集成電路裝置110。如圖1所示，裝置100還包括導(dǎo)電層112。在一個(gè)實(shí)施例中，導(dǎo)電層112可包括導(dǎo)電(例如，接觸)墊、再分布結(jié)構(gòu)等。在另一實(shí)施例中，導(dǎo)電層112可包括允許鍍內(nèi)襯(plated-line)形成的籽晶金屬層和/或阻擋金屬層。導(dǎo)電層112的數(shù)量和構(gòu)造可根據(jù)集成電路裝置110的復(fù)雜度和構(gòu)造等而變化。導(dǎo)電層112可提供電互連，通過(guò)所述電互連使集成電路裝置110和與裝置100相關(guān)的其它電子器件或布置在裝置100內(nèi)的其它集成電路裝置110互連，所述其它電子器件例如是印刷電路板。在實(shí)施例中，導(dǎo)電層112可由例如金屬材料(例如，鋁、銅等)等的導(dǎo)電材料構(gòu)成。如上所述，導(dǎo)電層112在多種與裝置100相關(guān)的電器件之間提供電互連。例如，布置在第二表面108上方的第一導(dǎo)電層112可提供集成電路裝置110和焊錫凸塊114之間的電互連。焊錫凸塊114和微焊錫凸塊115被設(shè)置用來(lái)在導(dǎo)電層112和形成于印刷電路板的表面上的對(duì)應(yīng)的墊之間提供機(jī)械和/或電互連。在一個(gè)實(shí)施例中，焊錫凸塊114和微焊錫凸塊115可由無(wú)鉛焊料制造，所述無(wú)鉛焊料例如是錫-銀-銅(Sn-Ag-Cu)合金焊料(S卩，SAC)、錫-銀(Sn-Ag)合金焊料、錫-銅(Sn-Cu)合金焊料等。然而,可想到使用錫-鉛(PbSn)焊料。如圖1所示，微焊錫凸塊115的第一陣列113布置在裝置100的第一表面106上方，且焊錫凸塊114的第二陣列117布置在裝置100的第二表面108上方。凸塊接口 116可施加于導(dǎo)電層112，以在導(dǎo)電層112和焊錫凸塊114之間提供可靠的互連邊界。例如，在圖1中示出的半導(dǎo)體裝置100中，凸塊接口 116包括施加于基板102的導(dǎo)電層112的凸塊下金屬化部(UBM) 118。所述UBM118可具有多種組分。例如，UBMl 18包括多個(gè)不同的金屬(例如，鋁(Al)、鎳(Ni)、銅(Cu)等)層，所述金屬層起著粘接層、擴(kuò)散阻擋層、可焊層、氧化阻擋層等的作用。然而，也可有其它UBM結(jié)構(gòu)。在另一實(shí)施例中，凸塊接口 116可包括銅柱等。在實(shí)施例中，裝置100可采用在再分布層(“RDL”)構(gòu)造中實(shí)施的導(dǎo)電層112。所述RDL構(gòu)造采用再分布結(jié)構(gòu)120，所述再分布結(jié)構(gòu)120包括薄膜金屬(例如，鋁、銅等)重布線(xiàn)和互連系統(tǒng)，所述系統(tǒng)將導(dǎo)電層112再分布為凸塊接口 116的區(qū)域陣列(例如，UBM墊)，所述區(qū)域陣列可更均勻地布置在裝置100的表面上。如圖1所示，裝置100還可包括布置在第一表面106上的RDL結(jié)構(gòu)121，以進(jìn)一步向與裝置100相關(guān)的器件(例如，集成電路裝置110、TSV等)提供電互連功能。焊錫凸塊114和微焊錫凸塊115隨后放置在這些凸塊接口 116上而分別形成凸塊組件122和凸塊組件123。因此，一起看來(lái)，焊錫凸塊114、微焊錫凸塊115和相關(guān)的凸塊接口 116 (例如，UBM118、銅柱等)分別組成凸塊組件122、123，所述凸塊組件122、123被構(gòu)造為提供集成電路裝置110至例如印刷電路板或另一裸片(如這里描述的)的其它電子裝置的機(jī)械和/或電互連。雖然圖1示出的裝置100采用了再分布層(“RDL”)構(gòu)造，但也可想到，這里示出和描述的裝置100也可采用直接撞擊墊(Bump-On-Pad，“BOP”)構(gòu)造。BOP構(gòu)造可采用布置在凸塊接口 116 (例如，UBM墊)下方的導(dǎo)電層112。導(dǎo)電墊124、126 (例如，導(dǎo)電層112)可布置在基板102中。如圖1所示，導(dǎo)電墊124布置在基板102內(nèi)，且導(dǎo)電墊126接近表面108布置。在一些實(shí)施例中，導(dǎo)電墊126布置在基板102的表面上。導(dǎo)電墊124、126可以多種方式構(gòu)造。在一個(gè)不例中，導(dǎo)電墊124、126可由鋁構(gòu)成。在另一示例中，導(dǎo)電墊124、126可由銅構(gòu)成。然而，其它示例也是可行的。如圖1所示，穿基板通路(TSV) 128從表面106延伸到導(dǎo)電墊124。因此，導(dǎo)電墊124可被構(gòu)造為在穿硅通路128 (TSV)的形成過(guò)程中起蝕刻阻止部125的作用。在一個(gè)或多個(gè)實(shí)施例中，蝕刻阻止部125可包括金屬I(mǎi)層、金屬2層、金屬3層、金屬4層等。導(dǎo)電墊124也被用來(lái)在TSV128 (所述TSV128被連接于凸塊組件122的第一陣列113的焊錫凸塊114)和其它相關(guān)的電子器件(例如，集成電路裝置110)之間提供電互連功能。如圖所示，TSV128沒(méi)有延伸基板102的整個(gè)深度(D)(例如，TSV128僅部分地穿基板102延伸)。例如，在一個(gè)示例中，TSV128可具有大約五十微米(50um)至大約一百微米(IOOum)的深度，而基板102的深度(D)是大約六十五微米(65um)至大約一百二十微米(120um)。然而，可想到，在其它示例性實(shí)施例中，TSV128的深度和基板102的深度可根據(jù)不同的應(yīng)用而變化。這樣，由于TSV128沒(méi)有延伸基板102的整個(gè)深度而產(chǎn)生的附加的空間，可接近基板102的第二表面108布置附加的布線(xiàn)(例如，附加的RDL結(jié)構(gòu)120)和/或附加的集成電路裝置(例如，集成電路裝置110)。TSV128可以多種方式構(gòu)造。例如，在一個(gè)特定的示例中，TSV128可具有范圍從四比一(4:1)至十比一(10:1)的縱橫比。在實(shí)施例中，導(dǎo)電墊124可包括例如銅、鋁
等的金屬層。圖1還示出了電介質(zhì)層127 (例如，夾層)，所述電介質(zhì)層127布置在導(dǎo)電墊124之上，且至少基本上延展基板102的寬度。如圖所示，電介質(zhì)層127接近(例如，鄰近或在之上)導(dǎo)電墊(蝕刻阻止部125)定位。電介質(zhì)層127可被用來(lái)減慢TSV128的蝕刻速度。例如，在制造步驟中，可形成第一 TSV128和第二 TSV128。然而，(第一 TSV128的)第一蝕刻速度可快于(例如，大于)(第二 TSV128的)第二蝕刻速度。因此，電介質(zhì)層127可用來(lái)減慢第一蝕刻速度，使得第二蝕刻速度近似等于第一蝕刻速度(例如，當(dāng)蝕刻材料遇到蝕刻阻止部時(shí)，蝕刻速度可近似相等)。在一個(gè)或多個(gè)實(shí)施例中，電介質(zhì)層127可包括由以下至少一種構(gòu)成的多個(gè)層:氮化硅、摻磷氧化硅或無(wú)摻雜的氧化硅。如圖1所示，導(dǎo)電墊126靠近(例如，在上方)第二表面108布置，且被用來(lái)在RDL結(jié)構(gòu)120和裝置100的其它電子器件之間提供電互連功能。在一個(gè)實(shí)施例中，導(dǎo)電墊126可布置在基板102的表面上方。導(dǎo)電墊126可在RDL結(jié)構(gòu)120和集成電路裝置110之間提供電互連，所述集成電路裝置110布置在導(dǎo)電墊124 (蝕刻阻止部125)和導(dǎo)電墊126之間。如上所述，穿硅通路128 (TSV)部分地穿入基板102延伸到至少一個(gè)導(dǎo)電層112，所述導(dǎo)電層112例如是基板102的蝕刻阻止部125。例如，TSV128被示為布置在基板102內(nèi)，且延伸到蝕刻阻止部125。因此，在一個(gè)實(shí)施例中，所述TSV128沒(méi)有穿過(guò)基板102延伸(例如，TSV128沒(méi)有從表面106延伸到表面108)。如圖1所示，TSV128包括導(dǎo)電材料130，所述導(dǎo)電材料130在基板102的第一導(dǎo)電層112 (例如，導(dǎo)電墊124)和凸塊組件123的第一陣列113的焊錫凸塊114之間提供電互連。導(dǎo)電材料130穿TSV128豎直地延伸，且在第一表面106上水平地延伸。導(dǎo)電材料130在第一表面106上水平地延伸的部分起著RDL結(jié)構(gòu)121的作用。例如，導(dǎo)電材料130可在集成電路裝置110和焊錫凸塊114之間提供電互連。在一個(gè)實(shí)施例中，導(dǎo)電材料130可由例如銅等的金屬材料組成。TSV128包括絕緣內(nèi)襯132，以使布置在TSV128中的導(dǎo)電材料130與上部晶圓104電隔離。因此，絕緣內(nèi)襯132被用來(lái)防止導(dǎo)電材料130與基板102之間的短路。如圖1所示，絕緣內(nèi)襯132被沉積到TSV128中，使得內(nèi)襯132至少基本上襯填TSV128。絕緣內(nèi)襯132可以多種方式構(gòu)造。例如，絕緣內(nèi)襯132可以是絕緣材料，所述絕緣材料例如是氧化物材料(Si02)、氮化物材料、它們的組合等。絕緣內(nèi)襯132通過(guò)以下方式形成:使絕緣材料沉積在TSV128中，然后蝕刻掉TSV128的底部處的所述絕緣材料，同時(shí)保存沿TSV128側(cè)面的絕緣內(nèi)襯132。在一個(gè)或多個(gè)實(shí)施例中，絕緣材料的沉積可通過(guò)等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)技術(shù)實(shí)現(xiàn)，然后非均質(zhì)地向下蝕刻所述絕緣材料到導(dǎo)電墊124，從而形成內(nèi)襯132。凸塊組件123的第一陣列113可與集成電路裸片134形成電接觸，以將片上系統(tǒng)(SoC)功能延伸到裝置100。例如，集成電路裸片134可包括數(shù)字電路、模擬電路或混合信號(hào)電路。附加地，如圖1所示，裝置100包括布置在第一表面106上的聚合物層136，以向凸塊組件123的第一陣列113提供穩(wěn)定性。在一個(gè)或多個(gè)實(shí)施例中，可利用低溫聚苯并二惡唑類(lèi)聚合物(PBO)過(guò)程在第一表面106上形成聚合物層136。所述低溫PBO過(guò)程可發(fā)生的溫度范圍在大約一百五十?dāng)z氏度(150°C )到大約二百攝氏度(200°C )。在一個(gè)實(shí)施例中，低溫PBO過(guò)程可發(fā)生于大約一百七十五攝氏度(175°C )的溫度下。低溫PBO過(guò)程被用來(lái)在不損害已經(jīng)完成的制造步驟(集成電路裝置110、臨時(shí)粘合層(見(jiàn)圖3C中的臨時(shí)粘合層322))的情況下形成聚合物層136。封裝結(jié)構(gòu)138布置在聚合物層136上，以提供支撐且至少基本上將集成電路裸片134保持在位。如圖1所示，封裝結(jié)構(gòu)可至少基本上封裝集成電路裸片134。在一個(gè)或多個(gè)實(shí)施例中，封裝結(jié)構(gòu)138可由合適的模制合成物等組成。如圖1所示，裝置100還包括布置在封裝結(jié)構(gòu)138上的加強(qiáng)結(jié)構(gòu)140，以向裝置100提供機(jī)械支撐。加強(qiáng)結(jié)構(gòu)140的熱膨脹率(CET)可與裝置100 (例如，基板102等)的CET相當(dāng)。因此，加強(qiáng)結(jié)構(gòu)140可以多種方式構(gòu)造。例如，加強(qiáng)結(jié)構(gòu)140可由硅材料構(gòu)成，所述硅材料的CET與裝置100的CET相當(dāng)。在另一示例中，加強(qiáng)結(jié)構(gòu)140可由金屬合成物組成，所述金屬合成物的CET與裝置100的CET相當(dāng)。在一個(gè)實(shí)施例中，所述金屬材料可以是四二
(42)合金合成物(例如，鎳鐵(N1-Fe)合金)等。半導(dǎo)體裝置100還包括第一和第二聚合物層142、144，以向所述一個(gè)或多個(gè)導(dǎo)電層112 (例如，RDL結(jié)構(gòu)120、導(dǎo)電墊126)提供隔離。例如，可利用聚合物層142、144使所述一個(gè)或多個(gè)導(dǎo)電層112與后續(xù)處理步驟隔離。在一個(gè)實(shí)施例中，可通過(guò)低溫PBO過(guò)程等形成聚合物層142、144。示例件制誥討稈圖2A和2B示出了采用晶圓級(jí)封裝技術(shù)來(lái)制造半導(dǎo)體裝置的示例性過(guò)程200，所述半導(dǎo)體裝置例如是圖1中示出的半導(dǎo)體裝置100。圖3A至3F示出了可被用來(lái)制造半導(dǎo)體裝置300 (例如圖1中示出的半導(dǎo)體裝置100)的示例晶圓的各個(gè)階段。半導(dǎo)體晶圓、例如3A中示出的晶圓302包括第一表面304和第二表面306。晶圓302還包括一個(gè)或多個(gè)通過(guò)FEOL制造技術(shù)形成的集成電路裝置308。例如，可通過(guò)互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)技術(shù)、雙極半導(dǎo)體技術(shù)等來(lái)制造集成電路裝置308。在一個(gè)或多個(gè)實(shí)施例中，集成電路裝置308可包括數(shù)字邏輯裝置、模擬裝置(例如，放大器等)、它們的組合等。如圖3A所示，裝置300還包括多個(gè)導(dǎo)電層310。導(dǎo)電層310包括第一(例如，如圖3A所示的最上的墊)導(dǎo)電墊312和第二 (例如，如圖3A所示的最下的墊)導(dǎo)電墊314。在一個(gè)或多個(gè)實(shí)施例中，導(dǎo)電墊312、314可以是鋁等。如圖所示，第一導(dǎo)電墊312布置在第一表面304上，并且第二導(dǎo)電墊314布置在晶圓302內(nèi)，以在形成一個(gè)或多個(gè)TSV (這里所述的)的過(guò)程中起蝕刻阻止部(例如，蝕刻阻止部315)的作用。如圖所示，第二導(dǎo)電墊314接近(例如，鄰近或靠近)電介質(zhì)層316布置，電介質(zhì)層316被構(gòu)造為在TSV的形成過(guò)程中控制一個(gè)或多個(gè)蝕刻速度。例如，第一 TSV的第一蝕刻速度可快于(例如，大于)第二 TSV的第二蝕刻速度。因此，電介質(zhì)層316可用于減慢第一蝕刻速度，從而使第二蝕刻速度大于等于如上所述的第一蝕刻速度。電介質(zhì)層316還可包括擴(kuò)散阻擋材料(例如，氮化硅、碳化硅等)，以防止通過(guò)FEOL制造技術(shù)形成的集成電路裝置308受到金屬化和夾層電介質(zhì)沉積過(guò)程中引入的污染。裝置300還可包括對(duì)準(zhǔn)標(biāo)記318，以在后續(xù)制造過(guò)程中(例如，粘合于載體晶圓、形成TSV等)對(duì)準(zhǔn)晶圓302。在一個(gè)實(shí)施例中，可利用可見(jiàn)光線(xiàn)和/或紅外光線(xiàn)對(duì)準(zhǔn)技術(shù)來(lái)對(duì)準(zhǔn)晶圓302。如圖2A所示，載體晶圓被粘合到半導(dǎo)體晶圓上(框202)。如圖3A所示，鈍化層320布置在第一導(dǎo)電墊312的第一表面304上。鈍化層320首先至少基本上封裝導(dǎo)電墊312，然后鈍化層320被選擇性地蝕刻成至少部分地露出導(dǎo)電墊312。合適的臨時(shí)粘合層322沉積在鈍化層320上，以允許載體晶圓324被粘合于半導(dǎo)體晶圓302。在一個(gè)實(shí)施例中，載體晶圓324可以是娃晶圓等。然后，半導(dǎo)體晶圓接受合適的背磨過(guò)程(框204)。如圖3B所示，晶圓302的第二表面306接受背磨過(guò)程而使晶圓302變薄。于是在半導(dǎo)體晶圓的第二表面上形成硬掩膜層(框206)。硬掩膜層326形成于表面306上，用于在TSV的形成過(guò)程中保護(hù)晶圓302的多個(gè)部分(見(jiàn)圖3B)。在一個(gè)實(shí)施例中，硬掩膜層326可由雙氧化物-氮化物硬掩膜等構(gòu)成。然后，一個(gè)或多個(gè)TSV在半導(dǎo)體晶圓內(nèi)形成(框208)。所述TSV可通過(guò)蝕刻半導(dǎo)體晶圓中的TSV區(qū)域而形成(框210)。例如，在硬掩膜層326上形成光阻層。通過(guò)選擇性地圖案化和蝕刻光阻層區(qū)域(例如，光阻層的未露出區(qū)域)而形成TSV區(qū)域328，從而開(kāi)始TSV330的形成。如圖3C所示，TSV330從第二表面306附近延伸到第二導(dǎo)電墊314 (例如，蝕刻阻止部315)。絕緣層被沉積到TSV區(qū)域內(nèi)(框212)。如圖3C所示，絕緣層332被沉積到TSV330內(nèi)，以使TSV330與晶圓302電隔離。在一個(gè)實(shí)施例中，絕緣層332可以是氧化物層(SiO2)等。非均勻的干燥蝕刻過(guò)程被用來(lái)將絕緣層從TSV的底部去除，同時(shí)保留在TSV的側(cè)壁上的該絕緣層。然后，擴(kuò)散阻擋金屬334 (例如，Ti等)和金屬334被沉積到第二表面306上。擴(kuò)散阻擋金屬334和籽晶金屬334可被圖案化(通過(guò)合適的光刻步驟)，以在不同的器件(例如，集成電路裝置308、焊錫凸塊等)之間提供電互連。導(dǎo)電材料被沉積到TSV區(qū)域內(nèi)和第二表面上(框214)。如圖3C所示，導(dǎo)電材料336被沉積到TSV區(qū)域328內(nèi)而形成TSV330(例如，形成用于電互連功能的通路)，導(dǎo)電材料336被沉積到第二表面306上而形成RDL結(jié)構(gòu)331 (例如，TSV330被充填，而RDL結(jié)構(gòu)331的形成可以單一電鍍過(guò)程(例如，鍍銅)中實(shí)現(xiàn)。RDL結(jié)構(gòu)331可被用來(lái)在與集成電路裝置308存在電通信的TSV330、和一個(gè)或多個(gè)焊錫凸塊(這里描述的)之間提供電互連。在一個(gè)或多個(gè)實(shí)施例中，導(dǎo)電材料336可通過(guò)一種或多種合適的電鍍技術(shù)被沉積。例如，可用銅材料以鍍銅的方式將導(dǎo)電材料336沉積到TSV330內(nèi)和第二表面306上。因此，導(dǎo)電材料336可被用作TSV330內(nèi)的電互連，同時(shí)也起著再分布結(jié)構(gòu)的作用。電介質(zhì)材料被沉積到半導(dǎo)體晶圓的第二表面上方(框216)。如圖3C所示，電介質(zhì)材料338被沉積到半導(dǎo)體晶圓302的第二表面306上方。在一個(gè)實(shí)施例中，電介質(zhì)材料338可以是低溫聚苯并二惡唑類(lèi)聚合物(PB0)。電介質(zhì)層338可被圖案化和蝕刻(通過(guò)合適的光刻過(guò)程)成至少部分地露出導(dǎo)電材料336。如圖2A所示，集成電路裸片被加裝于半導(dǎo)體晶圓上(框218)。集成電路裸片的加裝包括在第二表面上方形成焊錫凸塊的第一陣列(框220)。微焊錫凸塊342的第一陣列340形成于第二表面306上方(例如，形成于電介質(zhì)層338的被蝕刻的部分上)。例如，一個(gè)或多個(gè)微焊錫球(預(yù)回流的微焊錫凸塊342)被定位(通過(guò)焊錫球放置模板等)在電介質(zhì)層338的被蝕刻的部分上，所述被蝕刻的部分至少部分地露出導(dǎo)電材料336?？上氲剑蹌┛杀皇┘佑趯?dǎo)電材料336，以去除露出的導(dǎo)電材料336區(qū)域表面的氧化物。然后，微焊錫球被回流而形成微焊錫凸塊342。導(dǎo)電材料336可被圖案化，以形成凸塊接口 341。例如，凸塊接口 341可被構(gòu)造為UBM344。在另一不例中，凸塊接口 341可被構(gòu)造為銅柱。然后，集成電路裸片被定位在焊錫凸塊上(框222 )。如圖3C所示，集成電路裸片346被定位在微焊錫凸塊342上。微焊錫凸塊342被構(gòu)造為在集成電路裸片346和TSV330之間提供電互連功能。集成電路裸片346可以多種方式構(gòu)造。例如，集成電路裸片346可以是數(shù)字集成電路裸片。在另一示例中，集成電路裸片346可以是模擬集成電路裸片。在又一示例中，集成電路裸片346可以是混合信號(hào)集成電路裸片。如圖2B所示，封裝結(jié)構(gòu)形成于半導(dǎo)體晶圓的第二表面上方(框224)。封裝結(jié)構(gòu)348然后形成于第二表面306上方(例如，形成在電介質(zhì)層338上)，以封裝集成電路裸片346(見(jiàn)圖3D)。因此，封裝結(jié)構(gòu)348可至少部分地將集成電路裸片346保持在位，同時(shí)將集成電路裸片346從進(jìn)一步的加工步驟中隔離。在一個(gè)實(shí)施例中，封裝結(jié)構(gòu)348可由合適的模制合成物等組成。加強(qiáng)結(jié)構(gòu)被沉積到封裝結(jié)構(gòu)上(框226)。如圖3D所示，加強(qiáng)結(jié)構(gòu)350被沉積(例如，形成)到封裝結(jié)構(gòu)348上，以向裝置300提供機(jī)械強(qiáng)度。如上所述，加強(qiáng)結(jié)構(gòu)350的CET可與裝置300 (例如，晶圓302)的CET相當(dāng)。在一個(gè)或多個(gè)實(shí)施例中，加強(qiáng)結(jié)構(gòu)350可以是娃材料或金屬材料(例如，42合金)。然后，將載體晶圓從半導(dǎo)體晶圓上脫粘(例如，去除)(框228)。例如，通過(guò)充分加熱臨時(shí)粘合層332至允許去除載體晶圓324 (見(jiàn)圖3E)，可將載體晶圓324從晶圓302上脫粘。一旦載體晶圓被去除，一個(gè)或多個(gè)導(dǎo)電層形成于半導(dǎo)體晶圓的第一表面上(框230)。如圖3E所示，第一聚合物層352可被沉積到第一表面304上，且選擇性地被圖案化成至少部分地露出第一導(dǎo)電墊312。一旦第一導(dǎo)電墊312被至少部分地露出，導(dǎo)電層354可形成(例如，被沉積或被圖案化)于聚合物層352上。如上所述，擴(kuò)散阻擋金屬和籽晶金屬(例如，擴(kuò)散阻擋金屬334和籽晶金屬334)可首先被沉積和圖案化，然后是導(dǎo)電層354的沉積。在一個(gè)實(shí)施例中，導(dǎo)電層354可被構(gòu)造為再分布結(jié)構(gòu)355等。一旦導(dǎo)電層354形成于聚合物層352上,第二聚合物層356可被沉積到聚合物層352和導(dǎo)電層354上。然后,聚合物層356被圖案化成至少部分地露出導(dǎo)電層354。在一個(gè)實(shí)施例中，第一和第二聚合物層352、356可通過(guò)一個(gè)或多個(gè)合適的低溫PBO過(guò)程形成。然后，導(dǎo)電層358被沉積到聚合物層356上，且被圖案化成形成凸塊接口 360。在一個(gè)實(shí)施例中，凸塊接口 360可被構(gòu)造為UBM362 (見(jiàn)圖3E)。在另一實(shí)施例中，凸塊接口 360可被構(gòu)造為銅柱。如圖2B所示，可采用合適的晶圓級(jí)封裝過(guò)程來(lái)分段和封裝獨(dú)立的半導(dǎo)體裝置(框232)。例如，焊錫凸塊的第二陣列形成于半導(dǎo)體晶圓的第一表面上方(框234)。焊錫凸塊365的第二陣列364形成于導(dǎo)電層358 (例如，凸塊接口 360)上。如在焊錫凸塊342的第一陣列340方面所述，熔劑可被施加于凸塊接口 360，然后一個(gè)或多個(gè)焊錫球被定位在凸塊接口 360上。焊錫球一旦被定位，則接受合適的回流過(guò)程來(lái)形成焊錫凸塊365。在一個(gè)或多個(gè)實(shí)施例中，分段的半導(dǎo)體裝置可包括晶圓芯片規(guī)模封裝裝置。Mlt雖然已經(jīng)以具體到結(jié)構(gòu)特征和/或過(guò)程操作的語(yǔ)言描述了本主題，但是應(yīng)該理解，在所附權(quán)利要求中限定的主題并不局限于上述的具體特征或操作。相反，上述的具體特征和操作是作為實(shí)施權(quán)利要求的示例性形式公開(kāi)的。
權(quán)利要求
1.一種過(guò)程，包括: 用粘合材料將載體晶圓粘合到半導(dǎo)體晶圓的第一表面，所述半導(dǎo)體晶圓包括蝕刻阻止部，所述蝕刻阻止部在半導(dǎo)體晶圓內(nèi)布置在第一表面和與第一表面相反的第二表面之間；和 在半導(dǎo)體晶圓中形成通路，所述通路從第二表面延伸到蝕刻阻止部，所述載體晶圓在通路的形成過(guò)程中為半導(dǎo)體晶圓提供機(jī)械支撐。
2.如權(quán)利要求1所述的過(guò)程，其特征在于，所述過(guò)程還包括: 在半導(dǎo)體晶圓的第二表面上方形成焊錫凸塊的第一陣列； 將集成電路裸片定位在焊錫凸塊的第一陣列中的一個(gè)或多個(gè)焊錫凸塊上； 在第二表面上方形成封裝結(jié)構(gòu)，以至少基本上封裝集成電路裸片；和 在封裝結(jié)構(gòu)上形成加強(qiáng)結(jié)構(gòu)，以便為半導(dǎo)體晶圓提供機(jī)械支撐。
3.如權(quán)利要求2所述的過(guò)程，其特征在于，所述加強(qiáng)結(jié)構(gòu)由42合金合成物組成。
4.如權(quán)利要求2所述的過(guò)程，其特征在于，所述封裝結(jié)構(gòu)由模制合成物組成。
5.如權(quán)利要求1所述的過(guò)程，其特征在于，形成通路包括: 在半導(dǎo)體晶圓中蝕刻通路區(qū)域，所述通路區(qū)域從第二表面附近延伸到蝕刻阻止部； 在通路區(qū)域中沉積內(nèi)襯；和 在通路區(qū)域中和第二表 面上沉積導(dǎo)電材料。
6.如權(quán)利要求1所述的過(guò)程，其特征在于，所述半導(dǎo)體晶圓包括接近蝕刻阻止部布置的電介質(zhì)層，所述電介質(zhì)層被構(gòu)造為用于控制一個(gè)或多個(gè)蝕刻速度。
7.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述蝕刻阻止部由鋁和銅中的至少一種構(gòu)成。
8.一種過(guò)程,包括: 獲得一種半導(dǎo)體晶圓，其具有第一表面和與第一表面相反的第二表面，所述半導(dǎo)體晶圓包括第一導(dǎo)電墊和第二導(dǎo)電墊，所述第一導(dǎo)電墊布置在第一表面上，所述第二導(dǎo)電墊布置在半導(dǎo)體晶圓內(nèi)； 用粘合材料將載體晶圓粘合到半導(dǎo)體晶圓的第一表面； 背磨半導(dǎo)體晶圓的第二表面；和 在半導(dǎo)體晶圓中形成通路，所述通路區(qū)域從第二表面附近延伸到第二導(dǎo)電墊， 其中，在半導(dǎo)體晶圓的背磨和通路的形成過(guò)程中，所述載體晶圓為半導(dǎo)體晶圓提供機(jī)械支撐。
9.如權(quán)利要求8所述的過(guò)程，所述過(guò)程還包括: 在半導(dǎo)體晶圓的第二表面上方形成焊錫凸塊的第一陣列； 將集成電路裸片定位在焊錫凸塊的第一陣列中的一個(gè)或多個(gè)焊錫凸塊上； 在第二表面上方形成封裝結(jié)構(gòu)，以至少基本上封裝集成電路裸片； 在封裝結(jié)構(gòu)上形成加強(qiáng)結(jié)構(gòu)，以便為半導(dǎo)體晶圓提供機(jī)械支撐；和 在半導(dǎo)體晶圓的第一表面上方形成焊錫凸塊的第二陣列。
10.如權(quán)利要求9所述的過(guò)程，其特征在于，所述加強(qiáng)結(jié)構(gòu)由42合金合成物組成。
11.如權(quán)利要求9所述的過(guò)程，其特征在于，所述封裝結(jié)構(gòu)由模制合成物組成。
12.如權(quán)利要求8所述的過(guò)程，其特征在于，形成通路包括:在半導(dǎo)體晶圓中蝕刻通路區(qū)域，所述通路區(qū)域從第二表面附近延伸到蝕刻阻止部； 在通路區(qū)域中沉積內(nèi)襯；和 在通路區(qū)域中和第二表面上沉積導(dǎo)電材料， 其中，所述內(nèi)襯被構(gòu)造為使導(dǎo)電材料與半導(dǎo)體晶圓電隔離。
13.如權(quán)利要求8所述的過(guò)程，其特征在于，所述半導(dǎo)體晶圓包括接近蝕刻阻止部布置的電介質(zhì)層，所述電介質(zhì)層被構(gòu)造為用于控制一個(gè)或多個(gè)蝕刻速度。
14.如權(quán)利要求8所述的過(guò)程，其特征在于，第一導(dǎo)電墊和第二導(dǎo)電墊由鋁和銅中的至少一種構(gòu)成。
15.一種半導(dǎo)體裝置，包括: 基板，其具有第一表面和第二表面，所述基板包括布置在基板內(nèi)的蝕刻阻止部、和形成在基板中的一個(gè)或多個(gè)集成電路裝置； 布置在第一表面上方的焊錫凸塊的第一陣列； 布置在第二表面上方 的焊錫凸塊的第二陣列；和 從第二表面附近延伸到蝕刻阻止部的通路， 其中，至少一個(gè)集成電路裝置通過(guò)通路電連接于焊錫凸塊的第二陣列中的至少一個(gè)焊錫凸塊。
16.如權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體裝置還包括導(dǎo)電材料，所述導(dǎo)電材料至少部分地布置在通路區(qū)域內(nèi)，且至少部分地布置在第二表面上。
17.如權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體裝置還包括再分布結(jié)構(gòu)，所述再分布結(jié)構(gòu)布置在第一表面上，以在焊錫凸塊的第一陣列中的至少一個(gè)焊錫凸塊與所述一個(gè)或多個(gè)集成電路裝置中的至少一個(gè)集成電路裝置之間提供電連接。
18.如權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，所述再分布結(jié)構(gòu)由銅構(gòu)成。
19.如權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，所述半導(dǎo)體裝置還包括: 集成電路裸片，其布置在焊錫凸塊的第二陣列中的至少一個(gè)焊錫凸塊上； 封裝結(jié)構(gòu)，其布置在基板的第二表面上方，以至少基本上封裝所述集成電路裸片；和 加強(qiáng)結(jié)構(gòu)，其布置在所述封裝結(jié)構(gòu)上，以便為基板提供機(jī)械支撐。
20.如權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，所述加強(qiáng)結(jié)構(gòu)由42合金合成物組成。
全文摘要
半導(dǎo)體裝置描述為包括僅部分地穿入基板延伸的通路。穿基板通路(TSV)向形成于基板中的電子器件提供電互連。在實(shí)施例中，通過(guò)首先用粘合材料將半導(dǎo)體晶圓粘合到載體晶圓來(lái)制造半導(dǎo)體裝置。所述半導(dǎo)體晶圓包括布置在晶圓內(nèi)(例如，在晶圓的第一表面和第二表面之間)的蝕刻阻止部。穿入晶圓形成一個(gè)或多個(gè)通路。所述通路從第二表面延伸到蝕刻阻止部。
文檔編號(hào)H01L21/60GK103187380SQ20121059306
公開(kāi)日2013年7月3日 申請(qǐng)日期2012年12月31日 優(yōu)先權(quán)日2012年1月3日
發(fā)明者A·V·薩莫伊洛夫, T·帕倫特, L·Y·王 申請(qǐng)人:馬克西姆綜合產(chǎn)品公司