專利名稱：一種無線收發(fā)芯片的制作方法
技術領域：
本實用新型涉及一種半導體芯片，特別是涉及一種高集成度的2. 4GHZ的無線收發(fā)芯片。
背景技術：
現(xiàn)今電子產(chǎn)品的微小化以及高運行速度需求不斷地增加，而為提高單一半導體封裝結(jié)構(gòu)的性能與容量，以符合電子產(chǎn)品小型化的需求，以縮減電子產(chǎn)品整體電路結(jié)構(gòu)體積，并提升電性功能，目前電路板上多數(shù)布設有不同功能的半導體芯片，而依據(jù)各該半導體芯片的不同封裝形態(tài)(有引腳或無引腳)對應有不同的封裝形式，例如插入式(pin-through)等，使得各該半導體芯片也針對其不同封裝形式而有插入式元件(Pin-through-hole;PTH)、或表面貼片兀件(Surface-mount-technology; SMT)等稱謂。同時，對應不同封裝類型的半導體芯片，其固定技術也不相同。舉例來說，對于上述表面貼片元件的固定而言，通常會采取人工或貼片機印刷作業(yè)的方式，但無論何種方式，均需將該表面貼片元件的所有引腳對準電路板的焊盤，然后將該表面貼片元件的引腳或其底部的錫球，經(jīng)由錫膏(solder paste)對應粘接至該電路板的各焊盤上。以高集成度的2.4GHZ的無線收發(fā)芯片，其片上集成發(fā)射機，接收機，頻率綜合器，GFSK調(diào)制解調(diào)器。發(fā)射機支持功率可調(diào)，接收機采用數(shù)字擴展通信機制，在復雜環(huán)境和強干擾條件下，可以達到優(yōu)良的收發(fā)性能。外圍電路簡單，只需搭配MCU以及少數(shù)外圍被動器件，請參閱圖1，顯示為有技術中的無線收發(fā)芯片的封裝結(jié)構(gòu)示意圖。如圖所示，目前，無線收發(fā)芯片I采用的封裝方式統(tǒng)一為24管腳的QFN(Quad Flat No-lead Package,方形扁平無引腳封裝)封裝形式，是一種焊盤尺寸小、體積小、以塑料作為密封材料的新興的表面貼裝芯片封裝技術。但是，該種封裝形式由于其焊盤和引腳的位置和形狀特殊，這種封裝形式的芯片在業(yè)余條件下焊接極為困難，許多機器工藝都受限制，生產(chǎn)良率不高，尤為重要的是，由于該無線收發(fā)芯片封裝形式的統(tǒng)一性，使得芯片抄襲者可以不改動電路板的設計就能輕而易舉地代替電路板的原芯片的封裝片而直接使用。因而，如何提供一種高集成度的2. 4GHZ的無線收發(fā)芯片，以避免現(xiàn)有的芯片設計容易被抄襲的問題。

實用新型內(nèi)容鑒于以上所述現(xiàn)有技術的缺點，本實用新型的目的在于提供一種無線收發(fā)芯片，用于解決現(xiàn)有技術中的無線收發(fā)芯片設計容易被抄襲的問題。為實現(xiàn)上述目的及其他相關目的，本實用新型提供一種無線收發(fā)芯片，包括封裝片本體以及對稱排列在所述封裝片本體的相對兩側(cè)并連接該封裝片本體內(nèi)部電路的16個管腳，其中，第一、二管腳分別連接于該封裝片本體內(nèi)部的串行外設接口輸入、輸出電路；第三、五、八、i^一管腳連接于該封裝片本體內(nèi)部的電源電路；第四管腳連接于該封裝片本體內(nèi)部的復位電路；第六、七管腳分別連接于該封裝片本體內(nèi)部的晶體振蕩器輸出、輸入電路；第九、十管腳分別連接于該封裝片本體內(nèi)部的射頻輸入、輸出電路；第十二管腳連接于該封裝片本體內(nèi)部的線性穩(wěn)壓電路；第十三管腳連接于該封裝片本體內(nèi)部的收發(fā)標志位電路；第十四管腳連接于該封裝片本體內(nèi)部的休眠使能電路；第十五管腳連接于該封裝片本體內(nèi)部的公共接地端；第十六管腳連接于該封裝片本體內(nèi)部的時鐘電路。本實用新型的無線收發(fā)芯片為窄間距小外型封裝結(jié)構(gòu)。本實用新型的無線收發(fā)芯片為2. 4GHZ的無線收發(fā)芯片。本實用新型的無線收發(fā)芯片中，所述第一至第八管腳設置在所述封裝片本體的一側(cè)，所述第九至第十六管腳設置在所述封裝片本體的另一側(cè)。具體地，對稱排列在所述封裝片本體的相對兩側(cè)的16個管腳的排列順序為自所述第一管腳起始沿逆時針方向編排直至第十六管腳。本實用新型的無線收發(fā)芯片中，所述第三、五、八管腳連接于該封裝片本體內(nèi)部的
I.8V電源電路；所述第十一管腳連接于該封裝片本體內(nèi)部的射頻電源電路。如上所述，本實用新型的無線收發(fā)芯片，運用了新的封裝結(jié)構(gòu)，且重新定義了管腳的屬性及順序，進而避免了芯片抄襲者可以不改動電路板的設計就能輕而易舉地代替電路板的原芯片封裝片而直接使用的問題，而且，本實用新型的無線收發(fā)芯片方便機器焊接，提高了產(chǎn)品的良率，同時方便維修及手工焊接，且可應用到單面板PCB中，本實用新型的無線收發(fā)芯片封裝成本較傳統(tǒng)的QFN封裝形式更為低廉，有利于降低產(chǎn)品的成本。

圖I顯示為有技術中的無線收發(fā)芯片的封裝結(jié)構(gòu)示意圖。圖2顯示為本實用新型無線收發(fā)芯片的封裝結(jié)構(gòu)俯視圖。圖3顯示為本實用新型無線收發(fā)芯片的封裝結(jié)構(gòu)側(cè)視圖。元件標號說明1、2無線收發(fā)芯片200封裝片本體201 第一管腳202 第二管腳203第三管腳204第四管腳205第五管腳206第六管腳207第七管腳208第八管腳209第九管腳210第十管腳211 第^^一管腳212第十二管腳213第十三管腳214第十四管腳[0033]215第十五管腳216第十六管腳
具體實施方式
以下通過特定的具體實例說明本實用新型的實施方式，本領域技術人員可由本說明書所揭露的內(nèi)容輕易地了解本實用新型的其他優(yōu)點與功效。本實用新型還可以通過另外不同的具體實施方式
加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本實用新型的精神下進行各種修飾或改變。請參閱圖2至圖3。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本實用新型的基本構(gòu)想，遂圖式中僅顯示與本實用新型中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜?！け緦嵱眯滦吞峁┮环N無線收發(fā)芯片2，在本實施例中，所述無線收發(fā)芯片2為2.4GHZ的無線收發(fā)芯片，應用于遙控、無線鍵盤鼠標、無線組網(wǎng)、智能家居、工業(yè)和商用近距離通信、IP電話，無繩電話、等機器間相互通信領域。請參閱圖2及圖3，圖2顯示為本實用新型無線收發(fā)芯片的封裝結(jié)構(gòu)俯視圖。圖3顯示為本實用新型無線收發(fā)芯片的封裝結(jié)構(gòu)側(cè)視圖。如圖所示，所述無線收發(fā)芯片2包括封裝片本體200以及對稱排列在所述封裝片本體200的相對兩側(cè)并連接該封裝片本體200內(nèi)部電路的16個管腳20廣216，在本實施例中，無線收發(fā)芯片2為窄間距小外型封裝(Shrink Small Outline Package, SSOP)結(jié)構(gòu)，具體地,所述第一至第八管腳201 208設置在所述封裝片本體200的一側(cè)，所述第九至第十六管腳209 216設置在所述封裝片本體200的另一側(cè)，且，對稱排列在所述封裝片本體200的相對兩側(cè)的16個管腳20廣216的排列順序為自所述第一管腳201起始沿逆時針方向編排直至第十六管腳216。需要特別說明的是，本實用新型的無線收發(fā)芯片2的封裝片本體200內(nèi)部電路為2.4GHZ的無線收發(fā)芯片的常規(guī)電路，在此不予圖示及詳述，特此述明。下面將針對該窄間距小外型封裝結(jié)構(gòu)的16個管腳與內(nèi)部相關電路的連接關系予以詳述。第一管腳201連接于該封裝片本體200內(nèi)部的串行外設接口輸入電路，為SPIdata輸入腳。第二管腳202分別連接于該封裝片本體200內(nèi)部的串行外設接口輸出電路，為SPIdata輸出腳。第三管腳203連接于該封裝片本體200內(nèi)部的I. 8V電源電路。第四管腳204連接于該封裝片本體200內(nèi)部的復位電路，具體地，當RST_n為低時，將關閉芯片，電流〈luA，數(shù)字部分的值也會失去。如果想保留數(shù)字寄存器的值，可以進入sleep模式；iRST_n為高時，將開啟芯片，寄存器將回復復位值。第五管腳205連接于該封裝片本體200內(nèi)部的電源電路，具體地，LD0_0UT Power片上LDO輸出電壓，I. 8V通常會和芯片上其他VDD腳連在一起，提供干凈的電源。第六管腳206分別連接于該封裝片本體200內(nèi)部的晶體振蕩器輸出電路，為晶體振蕩器輸出腳。第七管腳207分別連接于該封裝片本體200內(nèi)部的晶體振蕩器輸入電路，為晶體振蕩器輸入腳。第八管腳208連接于該封裝片本體200內(nèi)部的I. 8V電源電路。第九、十管腳209、210分別連接于該封裝片本體200內(nèi)部的射頻輸入、輸出電路，為射頻信號輸入、輸出腳(Balanced RF)。第H^一管腳211連接于該封裝片本體200內(nèi)部的射頻電源電路(RF單元供電電源)。第十二管腳212連接于該封裝片本體200內(nèi)部的線性穩(wěn)壓電路，即片上LDO輸入電壓電路。第十三管腳213連接于該封裝片本體200內(nèi)部的收發(fā)標志位電路(發(fā)射/接收狀 態(tài)標志位，可通過設置為高或低有效)。第十四管腳214連接于該封裝片本體200內(nèi)部的休眠使能電路，具體地，該休眠使能電路SPI_SS為0，使能SPI信號，低電平有效，也可以使芯片進入Sle印mode。第十五管腳215連接于該封裝片本體200內(nèi)部的公共接地端，為接地腳。第十六管腳216連接于該封裝片本體200內(nèi)部的時鐘電路，為SPI/I2C時鐘輸入腳。為了進一步描述上述各管腳的定義，請參閱表一，為該無線收發(fā)芯片的管腳定義表
權(quán)利要求1.一種無線收發(fā)芯片，其特征在于包括封裝片本體以及對稱排列在所述封裝片本體的相對兩側(cè)并連接該封裝片本體內(nèi)部電路的16個管腳，其中，第一、二管腳分別連接于該封裝片本體內(nèi)部的串行外設接口輸入、輸出電路；第三、五、八、十一管腳連接于該封裝片本體內(nèi)部的電源電路；第四管腳連接于該封裝片本體內(nèi)部的復位電路；第六、七管腳分別連接于該封裝片本體內(nèi)部的晶體振蕩器輸出、輸入電路；第九、十管腳分別連接于該封裝片本體內(nèi)部的射頻輸入、輸出電路；第十二管腳連接于該封裝片本體內(nèi)部的線性穩(wěn)壓電路 ’第十三管腳連接于該封裝片本體內(nèi)部的收發(fā)標志位電路；第十四管腳連接于該封裝片本體內(nèi)部的休眠使能電路；第十五管腳連接于該封裝片本體內(nèi)部的公共接地端；第十六管腳連接于該封裝片本體內(nèi)部的時鐘電路。
2.根據(jù)權(quán)利要求I所述的無線收發(fā)芯片，其特征在于所述無線收發(fā)芯片為窄間距小外型封裝結(jié)構(gòu)。
3.根據(jù)權(quán)利要求I所述的無線收發(fā)芯片，其特征在于所述無線收發(fā)芯片為2.4GHZ的無線收發(fā)芯片。
4.根據(jù)權(quán)利要求I所述的無線收發(fā)芯片，其特征在于所述第一至第八管腳設置在所述封裝片本體的一側(cè)，所述第九至第十六管腳設置在所述封裝片本體的另一側(cè)。
5.根據(jù)權(quán)利要求4所述的無線收發(fā)芯片，其特征在于對稱排列在所述封裝片本體的相對兩側(cè)的16個管腳的排列順序為自所述第一管腳起始沿逆時針方向編排直至第十六管腳。
6.根據(jù)權(quán)利要求I所述的無線收發(fā)芯片，其特征在于所述第三、五、八管腳連接于該封裝片本體內(nèi)部的I. 8V電源電路；所述第十一管腳連接于該封裝片本體內(nèi)部的射頻電源電路。
專利摘要本實用新型提供一種無線收發(fā)芯片，包括封裝片本體及16個管腳，其中，第一、二管腳分別連接于該封裝片本體內(nèi)部的串行外設接口輸入、輸出電路；第三、五、八、十一管腳連接于電源電路；第四管腳連接于復位電路；第六、七管腳分別連接于晶體振蕩器輸出、輸入電路；第九、十管腳分別連接于射頻輸入、輸出電路；第十二管腳連接于線性穩(wěn)壓電路；第十三管腳連接于的收發(fā)標志位電路；第十四管腳連接于休眠使能電路；第十五管腳連接于公共接地端；第十六管腳連接于時鐘電路。本實用新型的無線收發(fā)芯片，運用了新的封裝結(jié)構(gòu)，且重新定義了管腳的屬性及順序，進而避免了芯片抄襲者可以不改動電路板的設計就能輕而易舉地代替電路板的原芯片的封裝片而直接使用的問題。
文檔編號H01L23/48GK202662592SQ20122025594
公開日2013年1月9日 申請日期2012年6月1日 優(yōu)先權(quán)日2012年6月1日
發(fā)明者黃保黔, 鄧植元 申請人:蘇州聯(lián)科盛世科技有限公司