專利名稱：低漏電的低壓二極管芯片的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及半導(dǎo)體集成電路器件領(lǐng)域，特別是涉及一種低漏電的低壓(低于外延層材料的最高隧道擊穿電壓)二極管芯片。
背景技術(shù)：
在半導(dǎo)體技術(shù)中，二極管是一個重要的器件，一般的二極管由一個PN結(jié)構(gòu)成，二極管正向?qū)ê头聪驌舸┑奶匦员粡V泛的應(yīng)用于半導(dǎo)體領(lǐng)域。在對PN結(jié)二極管施加反向電壓時，當反向電壓增加到一定數(shù)值VB時，通過PN結(jié)的反向電流就會急劇上升，這種現(xiàn)象稱為PN結(jié)的反向擊穿，VB即為擊穿電壓。就產(chǎn)生的機理而言，PN結(jié)擊穿可以分為雪崩擊穿和隧道擊穿(又稱齊納擊穿)兩種。其中雪崩擊穿的PN結(jié)是由單邊濃度較淡或雙邊濃度都較淡的P型半導(dǎo)體和N型半導(dǎo)體構(gòu)成，空間電荷區(qū)較寬，擊穿由雪崩倍增引起，其1-V曲線擊穿點較直，在擊穿前的反向漏電流很小，可以達到納安級，見圖1，在圖1中，橫坐標為電壓，單位為V，縱坐標為電流，單位為μΑ。而隧道擊穿的PN結(jié)是由兩邊濃度都極高的P型半導(dǎo)體和N型半導(dǎo)體構(gòu)成，空間電荷區(qū)較窄，擊穿由隧道穿透引起，其1-V曲線擊穿點較軟，在擊穿前的反向漏電較大，達到微安級或以上，見圖2，在圖2中，橫坐標為電壓，單位為V，縱坐標為電流，單位為μΑ。以硅材料的PN結(jié)二極管為例，當PN結(jié)的擊穿電壓在7. 5V以上時，發(fā)生的擊穿屬于雪崩擊穿，7. 5V為硅材料的最低雪崩擊穿電壓；當PN結(jié)的擊穿電壓在5.1V以下時,發(fā)生的擊穿屬于隧道擊穿,5.1V為娃材料的最高隧道擊穿電壓；當PN結(jié)的擊穿電壓介于5.1V和7. 5V之間，兩種擊穿都有可能出現(xiàn)。所以在低壓PN結(jié)二極管應(yīng)用時(所述低壓是指低的反向擊穿電壓，對于硅材料而言一般低于7. 5V)，當對低壓PN結(jié)二極管施加反向電壓時，由于反向電壓低于PN結(jié)二極管材料的雪崩擊穿電壓，所以反向擊穿為隧道擊穿，使得反向漏電流在微安級或以上，從而導(dǎo)致漏電流過大而不符合應(yīng)用要求。因此，如何提供一種低漏電的低壓二極管芯片，能夠使低漏電的低壓二極管芯片在施加反向電壓時，反向漏電流達到納安級，已成為本領(lǐng)域技術(shù)人員需要解決的問題。

實用新型內(nèi)容本實用新型的目的在于，提供一種低漏電的低壓二極管芯片，能夠使低漏電的低壓二極管芯片在施加反向電壓時，反向漏電流達到納安級，所述低壓是指低的反向擊穿電壓，一般低于7. 5V。為解決上述技術(shù)問題，本實用新型提供一種低漏電的低壓二極管芯片，包括第一導(dǎo)電類型的襯底；外延層，設(shè)置于所述襯底的上表面， 所述外延層具有高壓二極管區(qū)、三極管區(qū)以及用于隔絕所述高壓二極管區(qū)和三極管區(qū)的第一導(dǎo)電類型的隔離，所述隔離的下表面接觸所述襯底，所述高壓二極管區(qū)具有第一極和第二極，所述三極管區(qū)具有發(fā)射極、基極和集電極，所述發(fā)射極與基極之間的擊穿電壓大于等于所述外延層材料的最低雪崩擊穿電壓，所述發(fā)射極和集電極的擊穿電壓小于等于所述外延層材料的最高隧道擊穿電壓，所述高壓二極管區(qū)的第一極與所述三極管區(qū)的發(fā)射極電相連，所述高壓二極管區(qū)的第二極與所述三極管區(qū)的集電極電相連；以及第一電極和第二電極，所述第一電極與所述高壓二極管區(qū)的第一極和所述三極管區(qū)的發(fā)射極電相連，所述第二電極與所述高壓二極管區(qū)的第二極和所述三極管區(qū)的集電極電相連。進一步的，所述三極管區(qū)還包括
·[0012]第一導(dǎo)電類型的第一外延層和第二導(dǎo)電類型的第二外延層，所述第一外延層和第二外延層自下至上層疊在所述襯底上；第二導(dǎo)電類型的埋層，位于所述第一外延層和第二外延層之間，所述埋層為所述三極管區(qū)的集電極；第一導(dǎo)電類型的第一重摻雜區(qū)域，位于所述埋層中間部位上方的所述第二外延層的上部，所述埋層與所述第一重摻雜區(qū)域通過所述第二外延層隔絕，所述第一重摻雜區(qū)域為所述三極管區(qū)的基極；第二導(dǎo)電類型的第二重摻雜區(qū)域，位于所述第一重摻雜區(qū)域的頂部中央，所述第二重摻雜區(qū)域為所述三極管區(qū)的發(fā)射極；第二導(dǎo)電類型的第三重摻雜區(qū)域，所述第三重摻雜區(qū)域包圍所述第一重摻雜區(qū)域并通過所述第二外延層與所述第一重摻雜區(qū)域隔絕，第三重摻雜區(qū)域的上表面為所述第二外延層的上表面，所述第三重摻雜區(qū)域的下表面接觸所述埋層，所述第三重摻雜區(qū)域與所述隔離電相連。進一步的，所述高壓二極管區(qū)包括第一導(dǎo)電類型的第三外延層和第二導(dǎo)電類型的第四外延層，所述第三外延層和第四外延層自下至上層疊在所述襯底上，所述第三外延層為所述高壓二極管區(qū)的第二極，所述第四外延層為所述高壓二極管區(qū)的第一極；第二導(dǎo)電類型的第四重摻雜區(qū)域，所述第四重摻雜區(qū)域位于所述第四外延層的頂部。進一步的，所述第一導(dǎo)電類型為P型且所述第二導(dǎo)電類型為N型，或所述第一導(dǎo)電類型為N型且所述第二導(dǎo)電類型為P型。進一步的，所述外延層的材料為硅。進一步的，所述第一導(dǎo)電類型為P型且所述第二導(dǎo)電類型為N型，所述第一預(yù)外延層的電阻率為5. O Ω · cm-15. O Ω . cm,所述第二預(yù)外延層的電阻率為1. O Ω · cm-10. O Ω . cm,所述埋層的第二導(dǎo)電類型的摻雜劑量為lE15/cm2-6E15/cm2，所述隔離的第一導(dǎo)電類型的摻雜劑量為5E14/cm2-5E15/cm2，所述第三重摻雜區(qū)域的第二導(dǎo)電類型的摻雜劑量為4E15/cm2-lE16/cm2，所述第一重摻雜區(qū)域的第一導(dǎo)電類型的摻雜劑量為lE14/cm2-8E14/cm2，所述第二重摻雜區(qū)域的第二導(dǎo)電類型的摻雜劑量為2E15/cm2-8E15/cm2。進一步的，所述第一導(dǎo)電類型為N型且所述第二導(dǎo)電類型為P型，所述第一預(yù)外延層的電阻率為5. O Ω · cm-15. O Ω . cm,所述第二預(yù)外延層的電阻率為1. O Ω · cm-10. O Ω . cm,所述埋層的第二導(dǎo)電類型的摻雜劑量為3E15/cm2-6E15/cm2，所述隔離的第一導(dǎo)電類型的摻雜劑量為lE15/cm2-6E15/cm2，所述第三重摻雜區(qū)域的第二導(dǎo)電類型的摻雜劑量為2E15/cm2-6E15/cm2,所述第一重摻雜區(qū)域的第一導(dǎo)電類型的摻雜劑量為lE14/cm2-5E14/cm2,所述第二重摻雜區(qū)域的第二導(dǎo)電類型的摻雜劑量為2E15/cm2-8E15/cm2。進一步的，所述外延層的材料為鍺。進一步的，所述第二電極設(shè)置于所述襯底的下表面。進一步的，所述外延層還包括導(dǎo)電插塞，所述導(dǎo)電插塞延伸通過所述外延層并接觸所述襯底，所述第二電極設(shè)置于所述導(dǎo)電插塞的上表面。進一步的，所述外延層還包括導(dǎo)電插塞，所述導(dǎo)電插塞延伸通過所述外延層并接觸所述襯底，所述第二電極設(shè)置于所述導(dǎo)電插塞的上表面。進一步的，所述外延層還包括電介質(zhì)層，所述電介質(zhì)層位于所述外延層的頂部，所述電介質(zhì)層中具有第一互聯(lián)線，所述第一互聯(lián)線用于所述第一極和所述發(fā)射極之間的電連接。進一步的，所述電介質(zhì)層的材料為二氧化硅或氮氧化硅，所述第一互聯(lián)線的材料為銅或招。進一步的，所述第一電極設(shè)置于所述第一互聯(lián)線上。 進一步的，所述襯底的材料為硅、鍺或氮化鎵的一種。與現(xiàn)有技術(shù)相比，本實用新型提供的低漏電的低壓二極管芯片具有以下優(yōu)點1、本實用新型提供的低漏電的低壓二極管芯片，由一個高壓二極管區(qū)(所述高壓是指高的反向擊穿電壓，一 般高于所述外延層材料的最低雪崩擊穿電壓)和一個三極管區(qū)并聯(lián)構(gòu)成，該低漏電的低壓二極管芯片等效于一個高壓二極管并聯(lián)一個三極管，其中三極管的發(fā)射極與基極之間的擊穿電壓大于等于所述外延層材料的最低雪崩擊穿電壓，發(fā)射極和集電極的擊穿電壓小于等于所述外延層材料的最高隧道擊穿電壓，與現(xiàn)有技術(shù)相比，采用本實用新型的低漏電的低壓二極管芯片在施加正向電壓時，高壓二極管正向?qū)?，所述低漏電的低壓二極管芯片在施加反向電壓時，三極管的發(fā)射極與集電極發(fā)生雪崩擊穿，反向漏電流達到納安級，從而實現(xiàn)可以在低的反向電壓下?lián)舸┎⑶曳聪蚵╇娏鞯汀?、本實用新型提供的低漏電的低壓二極管芯片，采用所述電介質(zhì)層以及第一互聯(lián)線實現(xiàn)所述高壓二極管區(qū)的第一級和所述三極管區(qū)的發(fā)射極的并聯(lián)，簡單、方便，并且使得所述高壓二極管區(qū)和所述三極管區(qū)的具體的位置關(guān)系不受限制。3、本實用新型提供的低漏電的低壓二極管芯片，可以所述第一導(dǎo)電類型為P型且所述第二導(dǎo)電類型為N型，該低漏電的低壓二極管芯片等效于一個高壓二極管并聯(lián)一個NPN三極管，也可以所述第一導(dǎo)電類型為N型且所述第二導(dǎo)電類型為P型，該低漏電的低壓二極管芯片等效于一個高壓二極管并聯(lián)一個PNP三極管。

圖1為現(xiàn)有技術(shù)中PN結(jié)二極管發(fā)生雪崩擊穿時的1-V曲線；圖2為現(xiàn)有技術(shù)中PN結(jié)二極管發(fā)生隧道擊穿時的1-V曲線；圖3a-圖3b為本實用新型一實施例中低漏電的低壓二極管芯片的示意圖；圖4為本實用新型一實施例中低漏電的低壓二極管芯片的電路簡圖；圖5為本實用新型一實施例中低漏電的低壓二極管芯片的制備方法的流程圖；[0041]圖6a_圖6i為本實用新型一實施例中低漏電的低壓二極管芯片的制備方法的示意圖；圖7為本實用新型另一實施例中低漏電的低壓二極管芯片的示意圖；圖8為本實用新型又一實施例中低漏電的低壓二極管芯片的電路簡圖。
具體實施方式
下面將結(jié)合示意圖對本實用新型的低漏電的低壓二極管芯片進行更詳細的描述，其中表示了本實用新型的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本實用新型，而仍然實現(xiàn)本實用新型的有利效果。因此，下列描述應(yīng)當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本實用新型的限制。為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結(jié)構(gòu)，因為它們會使本實用新型由于不必要的細節(jié)而混亂。應(yīng)當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當認為這種開發(fā)工作可能是復(fù)雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。在下列段落中 參照附圖以舉例方式更具體地描述本實用新型。根據(jù)下面說明和權(quán)利要求書，本實用新型的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本實用新型實施例的目的。本實用新型的核心思想在于，提供一種低漏電的低壓二極管芯片，該包括低漏電的低壓二極管芯片第一導(dǎo)電類型的襯底，設(shè)置于所述襯底的上表面的外延層，以及第一電極和第二電極，其中，所述外延層具有高壓二極管區(qū)、三極管區(qū)以及用于隔絕所述高壓二極管區(qū)和三極管區(qū)的第一導(dǎo)電類型的隔離，所述隔離的下表面接觸所述襯底，所述高壓二極管區(qū)具有第一極和第二極，所述三極管區(qū)具有發(fā)射極、基極和集電極，所述發(fā)射極與基極之間的擊穿電壓大于等于所述外延層材料的最低雪崩擊穿電壓，所述發(fā)射極和集電極的擊穿電壓小于等于所述外延層材料的最高隧道擊穿電壓，所述第一極與所述發(fā)射極電相連，所述第二極與所述集電極電相連，以實現(xiàn)高壓二極管和三極管的并聯(lián)。進一步，結(jié)合上述二極管，本實用新型還提供了一種制備方法，包括以下步驟步驟S11，提供第一導(dǎo)電類型的襯底；步驟S12，所述襯底的上表面制備外延層；步驟S13，制備第一電極和第二電極。以下列舉所述低漏電的低壓二極管芯片的幾個實施例，以清楚說明本實用新型的內(nèi)容，應(yīng)當明確的是，本實用新型的內(nèi)容并不限制于以下實施例，其他通過本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進亦在本實用新型的思想范圍之內(nèi)。第一實施例以下請參考圖3a_圖3b，其為本實用新型一實施例中低漏電的低壓二極管芯片的示意圖。在本實施例中，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型，第二電極位于襯底的下表面。如圖3a所述,第一導(dǎo)電類型的襯底100,由于本實施例的外延層的材料為娃,所以所述襯底100的材料為硅，但其它材料，如鍺或氮化鎵，亦在本實用新型的思想范圍之內(nèi)。在本實施例中，由于第一導(dǎo)電類型為P型，所以襯底100為P+摻雜襯底，電阻率較佳的為大于等于0.005Ω · Cm且小于等于0.008 Ω · cm，以保證襯底101具有良好的導(dǎo)電性能，優(yōu)選的電阻率為 0.005 Ω · cm,0. 006 Ω · cm,0. 007 Ω · cm。設(shè)置于所述襯底100的上表面的外延層200，所述外延層200具有高壓二極管區(qū)210、三極管區(qū)220以及用于隔絕所述高壓二極管區(qū)210和三極管區(qū)220的第一導(dǎo)電類型的隔離230，所述隔離230的下表面接觸所述襯底100，如圖3a所示，但并不限于圖3a所示的結(jié)構(gòu)，如高壓二極管區(qū)210的兩旁可分別具有隔離230，高壓二極管區(qū)210、三極管區(qū)220和隔離230具體的位置關(guān)系并不做限制。在本實施例中，第一導(dǎo)電類型為P型，所以，隔離230為P+摻雜。所述高壓二極管區(qū)210具有第一極和第二極，所述三極管區(qū)220具有發(fā)射極、基極和集電極，所述發(fā)射極與基極之間的擊穿電壓大于等于所述外延層材料的最低雪崩擊穿電壓，所述發(fā)射極和集電極的擊穿電壓小于等于所述外延層材料的最高隧道擊穿電壓，所述高壓二極管區(qū)210的第一極與所述三極管區(qū)220的發(fā)射極電相連，所述高壓二極管區(qū)210的第二極與所述三極管區(qū)220的集電極電相連。在本實施例中，由于外延層200的材料為硅，所以所述外延層材料的最低雪崩擊穿電壓為7. 5V，所述外延層材料的最高隧道擊穿電壓為5.1V，即所述發(fā)射極與基極之間的擊穿電壓大于等于7. 5V，所述發(fā)射極和集電極的擊穿電壓小于等于5.1V。但外延層200的材料并不限于硅，其它半導(dǎo)體材料，如鍺或氮化鎵亦在本實用新型的思想范圍之內(nèi)，但不同的外延層材料的所述外延層材料的最低雪崩擊穿電壓和所述外延層材料的最高隧道擊穿電壓不同。在本實施例中，所述三極管區(qū)220包括第一導(dǎo)電類型的第一外延層221和第二導(dǎo)電類型的第二外延層222，所述第一 外延層221和第二外延層222自下至上層疊在所述襯底100上；第二導(dǎo)電類型的埋層223位于所述第一外延層221和第二外延層222之間，所述埋層223為所述集電極；第一導(dǎo)電類型的第一重摻雜區(qū)域224位于所述埋層223中間部位上方的所述第二外延層222的上部，所述埋層223與所述第一重摻雜區(qū)域224通過所述第二外延層222隔絕，所述第一重摻雜區(qū)域224為所述基極；第二導(dǎo)電類型的第二重摻雜區(qū)域225位于所述第一重摻雜區(qū)域224的頂部中央，所述第二重摻雜區(qū)域225為所述發(fā)射極；第二導(dǎo)電類型的第三重摻雜區(qū)域226，所述第三重摻雜區(qū)域226包圍所述第一重摻雜區(qū)域224并通過所述第二外延層222與所述第一重摻雜區(qū)域225隔絕，第三重摻雜區(qū)域226的上表面為所述第二外延層222的上表面，所述第三重摻雜區(qū)域226的下表面接觸所述埋層223，所述第三重摻雜區(qū)域223與所述隔離230電相連，其中，所述第三重摻雜區(qū)域223與所述隔離230可以通過導(dǎo)線或互聯(lián)線實現(xiàn)電相連，在本實施例中，采用第二互聯(lián)線227來實現(xiàn)第三重摻雜區(qū)域223與隔離230的電相連，所述第二互聯(lián)線227的一端與第三重摻雜區(qū)域223相連，第二互聯(lián)線227的另一端與隔離23相連，如圖3a所示，第二互聯(lián)線227較佳的為金屬。在本實施例中，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型，所以，第一外延層221為P—摻雜，第二外延層222為N_摻雜，埋層223為N+摻雜，第一重摻雜區(qū)域224為P阱，第二重摻雜區(qū)域225為N+摻雜，第三重摻雜區(qū)域226為N+摻雜。在本實施例中所述發(fā)射極與基極之間的擊穿電壓(簡稱BVebq)大于等于7. 5V，所述發(fā)射極和集電極的擊穿電壓(簡稱BVra)小于等于5.1V。其中，BV·與BVra的關(guān)系如下式BV
剛其中的η值為特定值，對硅材料的NPN三極管為4，對硅材料的PNP三極管為2 ;對鍺材料的NPN三極管為3，對鍺材料的PNP三極管為6 ; β。為發(fā)射極和集電極之間的電流放大系數(shù)，本例為10-150，提高β?？梢酝ㄟ^減小基區(qū)寬度和提高集電極外延的摻雜濃度的方法，其中，基區(qū)寬度是指基極的結(jié)深減去發(fā)射區(qū)的結(jié)深。由上式的結(jié)果也可以看到，BVeco的值要遠低于BV·的值，因此，在本實施例中，可以將BV·擊穿電壓做到7. 5V以上(發(fā)射極與基極的擊穿為雪崩擊穿)，然后通過調(diào)整β。到10-150，從而將BVra降低到5.1V以下(發(fā)射極和集電極的擊穿也類似為雪崩擊穿，不受擊穿電壓為低壓的影響)。三極管發(fā)射極和集電極的反向漏電流可以達到納安級。所述高壓二極管區(qū)210包括第一導(dǎo)電類型的第三外延層211和第二導(dǎo)電類型的第四外延層212，所述第三外延層211和第四外延層212自下至上層疊在所述襯底100上，所述第三外延層211為所述第二極，所述第四外延層212為所述第一極；第二導(dǎo)電類型的第四重摻雜區(qū)域213位于所述第四外延層212的頂部，第四重摻雜區(qū)域213與第二重摻雜區(qū)域225電相連，其中，第四重摻雜區(qū)域213與第二重摻雜區(qū)域225可以通過導(dǎo)線實現(xiàn)電相連，也可以通過互聯(lián)線實現(xiàn)電相連，或者其它方式亦可。在本實施例中，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型，所以，第三外延層211為P—摻雜，第四外延層212為N—摻雜，第四重摻雜區(qū)域213為N+摻雜。由于在本實施例中的外延層的材料為娃,所述外延層材料的最低雪崩擊穿電壓為7. 5V，所以高壓二極管區(qū)210的第一極與第二極之間的反向擊穿電壓大于7. 5V。可以通過第三外延層211和第四外延層212的摻雜劑量來控制第一極與第二極之間的反向擊穿電壓大于7. 5V。在本實施例中，所述外延層200還包括電介質(zhì)層214，所述電介質(zhì)層214位于所述外延層200上，所述電介質(zhì)層中具有第一互聯(lián)線215，第一互聯(lián)線215用于所述第一極(即本實施例的第四外延層21 2)和所述發(fā)射極(即本實施例的第二重摻雜區(qū)域225)之間的電連接。所述電介質(zhì)層的材料為二氧化硅、氮氧化硅等，第一互聯(lián)線215的材料為銅、鋁或其它導(dǎo)電材料。第一電極300與所述第一極(即本實施例的第四外延層212)和所述發(fā)射極(即本實施例的第二重摻雜區(qū)域225)電相連。在本實施例中，由于設(shè)置了電介質(zhì)層214和第一互聯(lián)線215，當?shù)谝换ヂ?lián)線215的結(jié)構(gòu)如圖3a所示時，第一互聯(lián)線215為通孔結(jié)構(gòu)，所以第一電極300橫跨于第一互聯(lián)線215之上,從而使第一極通過第一互聯(lián)線215、第一電極300、第一互聯(lián)線215與發(fā)射極電相連,第一電極300分別通過第一互聯(lián)線215對第一極和發(fā)射極施加電壓。當?shù)谝换ヂ?lián)線215的結(jié)構(gòu)如圖3b所不時,第一互聯(lián)線215的一端連接第一極，另一端連接發(fā)射極，第一電極300設(shè)置在第一互聯(lián)線215的上表面，以實現(xiàn)對第一極和發(fā)射極施加電壓。本實施例的第一電極300的結(jié)構(gòu)以及對第一極和發(fā)射極施加電壓的方式并不受限于圖3a和圖3b的兩種方式，只要能實現(xiàn)對第一電極300第一極和發(fā)射極施加電壓即可。所述第二電極400與所述第二極(即本實施例的第三外延層211)和所述集電極(即本實施例的埋層223)電相連，在本實施例中，所述第二電極400設(shè)置于所述襯底100的下表面，所述第二極通過襯底100與所述第二電極400電相連，所述集電極通過第三重摻雜區(qū)域226、第二互聯(lián)線227、隔離230以及襯底100與所述第二電極400電相連。本實施例的低漏電的低壓二極管芯片的電路簡圖如圖4所述，本實施例的低漏電的低壓二極管芯片相當于一個普通的高壓二極管和一個NPN三極管并聯(lián)。其負極為高壓二極管的第一極和NPN三極管的發(fā)射極，其正極為高壓二極管的第二極和NPN三極管的集電極。當正極加正電位，負極加負電位時，由于高壓二極管正向?qū)妷阂h遠低于NPN三極管集電極和發(fā)射極的擊穿電壓，所以該低漏電的低壓二極管芯片的正向壓降實際就是高壓二極管的正向壓降；當負極加正電位，正極加負電位時，由于高壓二極管的反向擊穿電壓遠遠大于發(fā)射極和集電極的擊穿電壓，所以發(fā)射極和集電極之間率先擊穿，該低漏電的低壓二極管芯片的反向擊穿電壓實際就是發(fā)射極和集電極之間的反向擊穿電壓，由于發(fā)射極和集電極之間的反向擊穿類似為雪崩擊穿，其反向漏電流為納安極，進一步的，該低漏電的低壓二極管芯片的漏電流亦為納安極。以下結(jié)合圖5以及圖6a_圖6i具體說明本實施例中低漏電的低壓二極管芯片的制備方法。其中，圖5為本實用新型一實施例中低漏電的低壓二極管芯片的制備方法的流程圖；圖6a-圖6i為本實用新型一實施例中低漏電的低壓二極管芯片的制備方法的示意圖。首先，進行步驟S11，提供第一導(dǎo)電類型的襯底100。接著，進行步驟S12，在所述襯底100的上表面制備外延層200。本實施例中在所述襯底100的上表面制備外延層200的步驟具體如下采用常規(guī)的方法在所述襯底100上淀積P_第一預(yù)外延層511，其中所述第一預(yù)外延層 511 的電阻率較佳的為 5· 0Ω. cm-15. 0Ω. cm，優(yōu)選 8. O Ω · cm、10. O Ω · cm、12. O Ω · cm ；采用常規(guī)的方法在所述第一預(yù)外延層511上制備N+預(yù)埋層512，所述預(yù)埋層512位于所述三極管區(qū)220，其中N型摻雜劑量為較佳的lE15/cm2-6E15/cm2，優(yōu)選2E15/cm2、4E15/cm2、5E15/cm2 ； 采用常規(guī)的方法在所述第一預(yù)外延層511上淀積N_第二預(yù)外延層513，其中所述第二預(yù)外延層 513 的電阻率為1. O Ω . cm-10. O Ω · cm,優(yōu)選 2. O Ω . cm、5. O Ω · cm、8. 0 Ω · cm,由于在實現(xiàn)第二預(yù)外延層513的N—摻雜的過程中，會進行退火工藝，退火工藝使預(yù)埋層擴散到第二預(yù)外延層513中一部分，從而形成埋層223，如圖6c所示；采用常規(guī)的方法在所述外延層200內(nèi)制備P+隔離230，以使第一預(yù)外延層511和第二預(yù)外延層513在所述三極管區(qū)220形成第一外延層221和第二外延層222，使第一預(yù)外延層511和第二預(yù)外延層513在高壓二極管區(qū)210形成第三外延層211和第四外延層212，其中 P 型摻雜劑量為較佳的 5E14/cm2-5E15/cm2，優(yōu)選 8E14/cm2、lE15/cm2、3E15/cm2 ；采用常規(guī)的方法在所述第二外延層222內(nèi)制備所述N+第三重摻雜區(qū)域226，其中N 型摻雜劑量為較佳的 4E15/cm2-lE16/cm2，優(yōu)選 5E15/cm2、7E15/cm2、9E15/cm2 ；采用常規(guī)的方法在所述第二外延層222內(nèi)制備所述P第一重摻雜區(qū)域224，其中P型摻雜劑量為較佳的 lE14/cm2-8E14/cm2，優(yōu)選 2E14/cm2、4E14/cm2、6E14/cm2 ；采用常規(guī)的方法在所述第一重摻雜區(qū)域224內(nèi)制備所述N+第二重摻雜區(qū)域225，同時在所述高壓二極管區(qū)210內(nèi)制備N+第四重摻雜區(qū)域213，其中N型摻雜劑量為較佳的2E15/cm2-8E 15/cm2,優(yōu)選 3E15/cm2、5E15/cm2、7E15/cm2。在本實施例中，通過控制第三外延層211和第四外延層212的摻雜劑量，使得高壓二極管區(qū)210的PN結(jié)的反向擊穿電壓大于本實施例的所述外延層材料的最低雪崩擊穿電壓7. 5V，通過控制第二外延層222、埋層223、第一重摻雜區(qū)域224第一重摻雜區(qū)域224和第二重摻雜區(qū)域225的摻雜劑量，使得發(fā)射極與基極之間的反向擊穿電壓大于7. 5V，約為7. 5V-20V，發(fā)射極和集電極之間的反向擊穿電壓小于5.1V，約為2. 0V-5.1V。但外延層的制備方法并不限于上述方法，如還可通過控制基區(qū)寬度來實現(xiàn)本實用新型的目的。在本實施例中還包括，采用常規(guī)的方法在外延層200上制備電介質(zhì)層214，并通過常規(guī)的刻蝕和物理氣相沉積工藝制備第一互聯(lián)線215和第二互聯(lián)線227。最后，進行步驟S13，制備第一電極300和第二電極400。本實施例中具有電介質(zhì)層214，所以在電介質(zhì)層上采用常規(guī)的蒸發(fā)、濺射或物理氣相沉積工藝制備鋁或銅的第一電極300。并采用常規(guī)的蒸發(fā)、濺射或物理氣相沉積工藝在襯底100的下表面制備第二電極400。第二實施例以下請參考圖7，其為本實用新型另一實施例中低漏電的低壓二極管芯片的示意圖。第二實施例在第一實施例的基礎(chǔ)上，區(qū)別在于，所述外延層200還包括導(dǎo)電插塞600,所述導(dǎo)電插塞600延伸通過所述外延層200并接觸所述襯底100,所述第二電極400設(shè)置于所述導(dǎo)電插塞200的上表面，由于本實施例中還設(shè)置了電介質(zhì)層214，所以導(dǎo)電插塞600延伸通過電介質(zhì)層214。較佳的，在所述第一重摻雜區(qū)域內(nèi)制備所述第二重摻雜區(qū)域步驟之后，采用常規(guī)的方法，如光刻、刻蝕和化學(xué)氣相沉積工藝，在所述外延層200和電介質(zhì)層214中制備導(dǎo)電插塞600,所述導(dǎo)電 插塞600可以為銅或鶴等。 在本實施例中，所述第二極400通過導(dǎo)電插塞600和襯底100與所述第二電極400電相連，所述集電極通過導(dǎo)電插塞600、第三重摻雜區(qū)域226、第二互聯(lián)線227、隔離230以及襯底100與所述第二電極400電相連。第三實施例1.第三實施例在第一實施例的基礎(chǔ)上,區(qū)別在于,第一導(dǎo)電類型為N型,第二導(dǎo)電類型為P型，所以，在本實施例中，襯底100為N+摻雜襯底。第一外延層221為N—摻雜，第二外延層222為P—摻雜，埋層223為P+摻雜，隔離230為N+摻雜，第一重摻雜區(qū)域224為N阱,第二重摻雜區(qū)域225為P+摻雜,第三重摻雜區(qū)域226為P+摻雜,第三外延層211為N_摻雜，第四外延層212為P_摻雜，第四重摻雜區(qū)域213為P+摻雜。所述第一預(yù)外延層511的電阻率為5. O Ω · cm-15. O Ω . cm,所述第二預(yù)外延層513的電阻率為1. O Ω · cm-10. O Ω . cm,所述P+預(yù)埋層512的摻雜劑量為3E15/cm2-6E15/cm2，所述N+隔離230的摻雜劑量為1E15/cm2-6E 15/cm2，所述P+第三重摻雜區(qū)域226的摻雜劑量為2E15/cnT6E15/cm2，所述N阱第一重摻雜區(qū)域224摻雜劑量為lE14/cm2-5E14/cm2，所述P+第二重摻雜區(qū)域225的摻雜劑量為2E15/cm2-8E15/cm2。本實施例的低漏電的低壓二極管芯片的電路簡圖如圖8所述，本實施例的低漏電的低壓二極管芯片相當于一個普通的高壓二極管和一個PNP三極管并聯(lián)。其負極為高壓二極管的第二極和PNP三極管的集電極，其正極為高壓二極管的第一極和PNP三極管的發(fā)射極。當正極加正電位，負極加負電位時，由于高壓二極管只有一個PN結(jié)，所以的高壓二極管正向?qū)妷旱?，該低漏電的低壓二極管芯片的正向壓降直接就是高壓二極管的正向壓降；當負極加正電位，正極加負電位時，由于高壓二極管的擊穿電壓以及三極管的所述發(fā)射極與基極之間的擊穿電壓大于發(fā)射極和集電極的擊穿電壓，所以發(fā)射極和集電極之間率先擊穿，所以該低漏電的低壓二極管芯片的反向擊穿就是發(fā)射極和集電極之間的反向擊穿，由于發(fā)射極和集電極之間的反向擊穿本身即為雪崩擊穿，所以發(fā)射極和集電極之間的漏電流為納安極，進一步的，該低漏電的低壓二極管芯片的漏電流亦為納安極。 本實用新型并不限于以上三個實施例，例如第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型，所述外延層還包括導(dǎo)電插塞，所述第二電極設(shè)置于所述導(dǎo)電插塞的上表面，亦在本實用新型的思想范圍之內(nèi)。綜上所述，本實用新型提供一種低漏電的低壓二極管芯片，提供一種低漏電的低壓二極管芯片，該包括低漏電的低壓二極管芯片第一導(dǎo)電類型的襯底，設(shè)置于所述襯底的上表面的外延層，以及第一電極和第二電極，其中，所述外延層具有高壓二極管區(qū)、三極管區(qū)以及用于隔絕所述高壓二極管區(qū)和三極管區(qū)的第一導(dǎo)電類型的隔離，所述隔離的下表面接觸所述襯底，所述高壓二極管區(qū)具有第一極和第二極，所述三極管區(qū)具有發(fā)射極、基極和集電極，所述發(fā)射極與基極之間的擊穿電壓大于等于所述外延層材料的最低雪崩擊穿電壓，所述發(fā)射極和集電極的擊穿電壓小于等于所述外延層材料的最高隧道擊穿電壓，所述第一極與所述發(fā)射極電相連，所述第二極與所述集電極電相連，以實現(xiàn)高壓二極管和三極管的并聯(lián)。與現(xiàn)有技術(shù)相比，本實用新型具有以下優(yōu)點1、本實用新型提供的低漏電的低壓二極管芯片，由一個高壓二極管區(qū)(所述高壓是指高的反向擊穿電壓，一般高于所述外延層材料的最低雪崩擊穿電壓)和一個三極管區(qū)并聯(lián)構(gòu)成，該低漏電的低壓二極管芯片等效于一個高壓二極管并聯(lián)一個三極管，其中三極管的發(fā)射極與基極之間的擊穿電壓大于等于所述外延層材料的最低雪崩擊穿電壓，發(fā)射極和集電極的擊穿電壓小于等于所述外延層材料的最高隧道擊穿電壓，與現(xiàn)有技術(shù)相比，采用本實用新型的低漏電的低壓二極管芯片在施加正向電壓時，高壓二極管正向?qū)?，所述低漏電的低壓二極管芯片在施加反向電壓時，三極管的發(fā)射極與集電極發(fā)生雪崩擊穿，反向漏電流達到納安級，從而實現(xiàn)可以在低的反向電壓下?lián)舸┎⑶曳聪蚵╇娏鞯汀?、本實用新型提供的低漏電的低壓二極管芯片，采用所述電介質(zhì)層以及第一互聯(lián)線實現(xiàn)所述高壓二極管區(qū)的第一級和所述三極管區(qū)的發(fā)射極的并聯(lián)，簡單、方便，并且使得所述高壓二極管區(qū)和所述三極管區(qū)的具體的位置關(guān)系不受限制。3、本實用新型提供的低漏電的低壓二極管芯片，可以所述第一導(dǎo)電類型為P型且所述第二導(dǎo)電類型為N型，該低漏電的低壓二極管芯片等效于一個高壓二極管并聯(lián)一個NPN三極管，也可以所述第一導(dǎo)電類型為N型且所述第二導(dǎo)電類型為P型，該低漏電的低壓二極管芯片等效于一個高壓二極管并聯(lián)一個PNP三極管。顯然，本領(lǐng)域的技術(shù)人員可以對本實用新型進行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求1.一種低漏電的低壓二極管芯片,包括第一導(dǎo)電類型的襯底；外延層，設(shè)置于所述襯底的上表面，所述外延層具有高壓二極管區(qū)、三極管區(qū)以及用于隔絕所述高壓二極管區(qū)和三極管區(qū)的第一導(dǎo)電類型的隔離，所述隔離的下表面接觸所述襯底，所述高壓二極管區(qū)具有第一極和第二極，所述三極管區(qū)具有發(fā)射極、基極和集電極，所述發(fā)射極與基極之間的擊穿電壓大于等于所述外延層材料的最低雪崩擊穿電壓，所述發(fā)射極和集電極的擊穿電壓小于等于所述外延層材料的最高隧道擊穿電壓，所述高壓二極管區(qū)的第一極與所述三極管區(qū)的發(fā)射極電相連，所述高壓二極管區(qū)的第二極與所述三極管區(qū)的集電極電相連；以及第一電極和第二電極，所述第一電極與所述高壓二極管區(qū)的第一極和所述三極管區(qū)的發(fā)射極電相連，所述第二電極與所述高壓二極管區(qū)的第二極和所述三極管區(qū)的集電極電相連。
2.如權(quán)利要求1所述的低漏電的低壓二極管芯片，其特征在于，所述三極管區(qū)還包括 第一導(dǎo)電類型的第一外延層和第二導(dǎo)電類型的第二外延層，所述第一外延層和第二外延層自下至上層疊在所述襯底上；第二導(dǎo)電類型的埋層，位于所述第一外延層和第二外延層之間，所述埋層為所述三極管區(qū)的集電極；第一導(dǎo)電類型的第一重摻雜區(qū)域，位于所述埋層中間部位上方的所述第二外延層的上部，所述埋層與所述第一重摻雜區(qū)域通過所述第二外延層隔絕，所述第一重摻雜區(qū)域為所述三極管區(qū)的基極；第二導(dǎo)電類型的第二重摻雜區(qū)域，位于所述第一重摻雜區(qū)域的頂部中央，所述第二重摻雜區(qū)域為所述三極管區(qū)的發(fā)射極；第二導(dǎo)電類型的第三重摻雜區(qū)域，所述第三重摻雜區(qū)域包圍所述第一重摻雜區(qū)域并通過所述第二外延層與所述第一重摻雜區(qū)域隔絕，第三重摻雜區(qū)域的上表面為所述第二外延層的上表面，所述第三重摻雜區(qū)域的下表面接觸所述埋層，所述第三重摻雜區(qū)域與所述隔離電相連。
3.如權(quán)利要求1所述的低漏電的低壓二極管芯片，其特征在于，所述高壓二極管區(qū)包括第一導(dǎo)電類型的第三外延層和第二導(dǎo)電類型的第四外延層，所述第三外延層和第四外延層自下至上層疊在所述襯底上，所述第三外延層為所述高壓二極管區(qū)的第二極，所述第四外延層為所述高壓二極管區(qū)的第一極；第二導(dǎo)電類型的第四重摻雜區(qū)域，所述第四重摻雜區(qū)域位于所述第四外延層的頂部。
4.如權(quán)利要求1-3中任意一項所述的低漏電的低壓二極管芯片，其特征在于，所述第一導(dǎo)電類型為P型且所述第二導(dǎo)電類型為N型，或所述第一導(dǎo)電類型為N型且所述第二導(dǎo)電類型為P型。
5.如權(quán)利要求4所述的低漏電的低壓二極管芯片，其特征在于，所述外延層的材料為硅。
6.如權(quán)利要求4所述的低漏電的低壓二極管芯片，其特征在于，所述外延層的材料為鍺。
7.如權(quán)利要求1-3中任意一項所述的低漏電的低壓二極管芯片，其特征在于，所述第二電極設(shè)置于所述襯底的下表面。
8.如權(quán)利要求1-3中任意一項所述的低漏電的低壓二極管芯片，其特征在于，所述外延層還包括導(dǎo)電插塞，所述導(dǎo)電插塞延伸通過所述外延層并接觸所述襯底，所述第二電極設(shè)置于所述導(dǎo)電插塞的上表面。
9.如權(quán)利要求1-3中任意一項所述的低漏電的低壓二極管芯片，其特征在于，所述外延層還包括電介質(zhì)層，所述電介質(zhì)層位于所述外延層的頂部，所述電介質(zhì)層中具有第一互聯(lián)線，所述第一互聯(lián)線用于所述第一極和所述發(fā)射極之間的電連接。
10.如權(quán)利要求9所述的低漏電的低壓二極管芯片，其特征在于，所述電介質(zhì)層的材料為二氧化硅或氮氧化硅，所述第一互聯(lián)線的材料為銅或鋁。
11.如權(quán)利要求9所述的低漏電的低壓二極管芯片，其特征在于，所述第一電極設(shè)置于所述第一互聯(lián)線上。
12.如權(quán)利要求1-3中任意一項所述的低漏電的低壓二極管芯片，其特征在于，所述襯底的材料為硅、鍺或氮化鎵的一種。
專利摘要本實用新型揭示了一種低漏電的低壓二極管芯片，所述低漏電的低壓二極管芯片包括襯底；外延層，設(shè)置于所述襯底的上表面，所述外延層具有高壓二極管區(qū)、三極管區(qū)以及用于隔絕所述高壓二極管區(qū)和三極管區(qū)的隔離，所述高壓二極管區(qū)具有第一極和第二極，所述三極管區(qū)具有發(fā)射極、基極和集電極，所述第一極與所述發(fā)射極電相連，所述第二極與所述集電極電相連；以及第一電極和第二電極。本實用新型的低漏電的低壓二極管芯片，能夠使得該低漏電的低壓二極管芯片在施加反向電壓時，反向漏電流達到納安級。
文檔編號H01L29/06GK202888178SQ20122049436
公開日2013年4月17日 申請日期2012年9月25日 優(yōu)先權(quán)日2012年9月25日
發(fā)明者張常軍, 王平, 周瓊瓊, 劉旺, 李志栓 申請人:杭州士蘭集成電路有限公司