專利名稱：疊層封裝件的制作方法
技術(shù)領(lǐng)域：
疊層封裝件技術(shù)領(lǐng)域[0001]本公開涉及使用再造晶片的疊層封裝件。
背景技術(shù)：
[0002]用于包括例如至少一個(gè)集成電路(IC)的芯片的封裝不斷地傾向于減少封裝件的尺寸而增加封裝件的密度。例如，包括這些封裝件的、諸如手機(jī)、耳機(jī)、便攜攝像機(jī)、照相機(jī)和個(gè)人電腦的電子裝置不斷地變得更小。同時(shí)，這些電子裝置愈加要求更高級的機(jī)能。然而，將更高級的機(jī)能并入這些電子裝置中傾向于增加封裝件的尺寸并減少封裝件的密度。 例如，并入更高級的機(jī)能一般要求額外的電路系統(tǒng)和/或芯片。額外的電路系統(tǒng)和/或芯片會令封裝變得復(fù)雜。作為一個(gè)示例，除了其他考慮，額外的電路系統(tǒng)和/或芯片會要求額外的輸出/輸入(I/o)墊片的容納空間。[0003]可具體關(guān)注在諸如便攜式裝置的電子裝置中的封裝的復(fù)雜化，其中對封裝件的組件空間和布局選擇被限制。例如，手機(jī)可能有形狀因素，該因素將組件空間約束在特定的尺寸中。一種應(yīng)付有限組件空間和布局選擇的方法是堆疊封裝的芯片以減少其接合的覆蓋區(qū)。例如，封裝好的芯片中的每一個(gè)可被安置在各封裝件內(nèi)。之后，利用封裝級處理，各封裝件可被彼此堆疊并互相連接。實(shí)用新型內(nèi)容[0004]大致如結(jié)合圖中的至少一個(gè)所述和/或所描述，并如在權(quán)利要求中更全面地描述，本公開涉及利用再造晶片的疊層封裝件。[0005](I) 一種疊層封裝件，包括來自頂部再造晶片的頂部芯片，所述頂部再造晶片位于來自底部再造晶片的底部芯片之上；所述頂部芯片和所述底部芯片被隔離布置彼此隔離；所述頂部芯片和所述底部芯片通過所述隔離布置互連。[0006]( 2)根據(jù)(I)所述的疊層封裝件，其中，所述頂部芯片和所述底部芯片通過導(dǎo)電通孔互連。[0007](3)根據(jù)(2)所述的疊層封裝件，其中，所述導(dǎo)電通孔在所述隔離布置中延伸。[0008](4)根據(jù)(I)所述的疊層封裝件，其中，所述頂部芯片具有頂部再分配層，并且所述底部芯片具有連接至所述頂部再分配層的底部再分配層。[0009](5)根據(jù)(I)所述的疊層封裝件，其中，所述隔離布置包括與所述頂部芯片側(cè)接的頂部模制化合物和與所述底部芯片側(cè)接的底部模制化合物。[0010](6)根據(jù)(5)所述的疊層封裝件，其中，所述頂部模制化合物位于所述底部模制化合物之上。[0011](7)根據(jù)(I)所述的疊層封裝件，其中，所述隔離布置包括與所述頂部芯片側(cè)接的頂部模制化合物，所述頂部芯片和所述底部芯片至少通過所述頂部模制化合物互連。


[0012]圖I表示示出根據(jù)本公開實(shí)現(xiàn)方式的用于制造疊層封裝件(stacked package)的方法的示例性流程圖。[0013]圖2A表示根據(jù)本公開的實(shí)現(xiàn)方式的再造晶片疊層(reconstituted wafer stack) 的示例性透視圖。[0014]圖2B表示根據(jù)本公開的實(shí)現(xiàn)方式的再造晶片疊層的一部分的示例性截面圖。[0015]圖2C表示根據(jù)本公開的實(shí)現(xiàn)方式的再造晶片疊層的一部分的示例性截面圖。[0016]圖2D表示根據(jù)本公開的實(shí)現(xiàn)方式的疊層封裝件的示例性截面圖。[0017]圖3表示根據(jù)本公開的實(shí)現(xiàn)方式的疊層封裝件的示例性截面圖。
具體實(shí)施方式
[0018]下面的說明包括與本公開的實(shí)現(xiàn)方式有關(guān)的具體的信息。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，本公開可以以不同于本文具體討論過的方式被實(shí)現(xiàn)。本申請中的圖和其所附詳細(xì)說明僅僅被指向示例性的實(shí)現(xiàn)方式。除非額外注明，否則圖中同樣或?qū)?yīng)的元件可以被同樣或?qū)?yīng)的數(shù)字指示。另外本申請中的圖和插圖一般是非等比例的，并且不試圖與實(shí)際相關(guān)的尺寸相對應(yīng)。[0019]圖I表示示出制造疊層封裝件的方法的示例性流程圖100。流程圖100所指示的方法和技術(shù)足以說明本實(shí)用新型的至少一種實(shí)現(xiàn)方式，不過，本公開的其他實(shí)現(xiàn)方式可使用不同于這些流程圖100中的所示的方法和技術(shù)。進(jìn)一步地，當(dāng)關(guān)于圖2A、2B、2C和2D說明流程圖100時(shí)，被公開的實(shí)用新型性概念將不被圖2A、2B、2C和2D中所示的具體的特征所局限。[0020]現(xiàn)在參照圖I的流程圖100和圖2A和2B，流程圖100包括在具有底部芯片的底部再造晶片之上堆疊具有頂部芯片的頂部再造晶片以形成再造晶片疊層(流程圖100中的動(dòng)作170)。圖2A和2B示出了根據(jù)本公開實(shí)現(xiàn)方式的、動(dòng)作170之后的部分再造晶片疊層 280。[0021]圖2A表示根據(jù)本公開實(shí)現(xiàn)方式的再造晶片疊層280的示例性透視圖。再造晶片疊層280包括頂部再造晶片202和底部再造晶片204。如圖2A所不，頂部再造晶片202包括疊層封裝件區(qū)域218，該區(qū)域被指定用于疊層封裝件的形成，如圖2D中的疊層封裝件284。 圖2A中，疊層封裝件區(qū)域218是矩形的并穿過再造晶片疊層280完全延伸。圖2B表示沿截面220的再造晶片疊層280的一部分的截面圖。[0022]如圖2A所示，頂部再造晶片202包括頂部芯片214，其中的頂部芯片206、 208、210和212被獨(dú)立標(biāo)明；以及頂部模制化合物(混合物)216 (或更一般的“頂部鈍化 (passivation)216”)。圖2A示出了以網(wǎng)格狀的圖案布置的頂部芯片214，其中每一個(gè)都被頂部模制化合物216側(cè)接。如圖2A所示，頂部模制化合物216在頂部芯片214中的每一個(gè)的周圍形成邊界并與其側(cè)接。[0023]在一種實(shí)現(xiàn)方式中，頂部芯片214分割自同一晶片,諸如娃片。在另一種實(shí)現(xiàn)方式中，頂部芯片214中的至少一個(gè)分割自與頂部芯片214中的至少另一個(gè)不同的晶片。進(jìn)一步地，頂部芯片214中的一些或者所有均可具有與彼此大體相同的尺寸(例如，寬度、長度、 厚度)，或任意的尺寸均可不同。任何的頂部芯片214可包括集成電路(IC)和/或其他電組件，諸如例如無源組件。在一種實(shí)現(xiàn)方式中，頂部芯片214中的每一個(gè)包括1C。[0024]頂部再造晶片202可使用多種手段進(jìn)行制造。在一種實(shí)現(xiàn)方式中，頂部再造晶片 202使用嵌入式晶片級的技術(shù)進(jìn)行制造。不過在一些實(shí)現(xiàn)方式中，則使用其他或另外的技術(shù)。在一種特定實(shí)現(xiàn)方式中，頂部芯片214以網(wǎng)格狀圖案被放置在附著層上。之后頂部芯片214被用頂部模制化合物216覆蓋以便被嵌入頂部模制化合物216之中。隨后，頂部模制化合物216被薄化以形成頂部再造晶片202。在所示的實(shí)現(xiàn)方式中，頂部模制化合物216 被薄化到到達(dá)頂部芯片214。不過，在其他實(shí)現(xiàn)方式中，頂部模制化合物216的層可被保持而覆蓋頂部芯片214中的每一個(gè)。[0025]底部再造晶片204可通過使用與頂部再造晶片202相同的、相似的或不同的手段進(jìn)行制造。相似于頂部再造晶片202的頂部芯片214，底部再造晶片204包括多個(gè)底部芯片，其中底部芯片224被示出在圖2B中。進(jìn)一步地，相似于頂部芯片214，多個(gè)底部芯片可被以與頂部芯片214 (未示出)的網(wǎng)格狀圖案不同的網(wǎng)格狀圖案布置。而且，相似于頂部芯片214，底部模制化合物226 (或更一般地“底部鈍化226”)在多個(gè)底部芯片周圍形成邊界并與其側(cè)接。[0026]如圖2B所示，在一些實(shí)現(xiàn)方式中，頂部再造晶片202具有頂部再分配層(頂部RDL) 228a。附加地或替代地，在一些實(shí)現(xiàn)方式中，底部再造晶片204具有底部再分配層(底部 RDL)228b。頂部RDL 228a電連接至頂部芯片206而底部RDL 228b電連接至底部芯片224。 頂部RDL 228a和底部RDL 228b包括諸如銅的導(dǎo)電材料并分別連通至(route)對應(yīng)的頂部芯片206和底部芯片224的輸入和/或輸出(I/O)墊片230和232。盡管僅示出頂部RDL 228a、底部RDL 228b與頂部和底部I/O墊片230和232，但頂部再造晶片202和底部再造晶片204均包括在圖2A和2B中不可見的多個(gè)RDL和I/O墊片。進(jìn)一步地，多個(gè)RDL和I/O 墊片中的任意一些可以在頂部再造晶片202和底部再造晶片204的任意一側(cè)并可以包括一個(gè)或多個(gè)級別或?qū)?。如一個(gè)示例，頂部RDL 228a和頂部I/O墊片230是在頂部側(cè)222上， 但在一些實(shí)現(xiàn)方式中，其可以在底部側(cè)240上(或根本不存在)。[0027]如圖2B所示，頂部RDL 228a在頂部芯片鈍化234上(也可被稱為“頂部芯片RDL鈍化234”)而底部RDL 228b在底部芯片鈍化236上(也可被稱為“底部芯片RDL鈍化236”)。 而且，底部RDL鈍化238在底部RDL 228b上。頂部芯片鈍化234、底部芯片鈍化236和底部 RDL鈍化238每個(gè)都包括介電材料。例如，在本實(shí)現(xiàn)方式中，頂部芯片鈍化234、底部芯片鈍化236和底部RDL鈍化238是介電聚合物。在各個(gè)實(shí)現(xiàn)方式中，頂部芯片鈍化234、底部芯片鈍化236和底部RDL鈍化238可以是彼此相同或不同的材料。[0028]如圖2A和2B所示，具有頂部芯片206的頂部再造晶片202被堆疊在具有底部芯片224的底部再造晶片204之上以形成再造晶片疊層280。在一種實(shí)現(xiàn)方式中，頂部再造晶片202獨(dú)立于底部再造晶片204進(jìn)行制造并且頂部再造晶片202隨后再堆疊至底部再造晶片204之上。在另一種實(shí)現(xiàn)方式中，頂部再造晶片202被形成于底部再造晶片204之上和 /或上方，從而在底部再造晶片204之上堆疊頂部再造晶片202。雖然頂部再造晶片202被堆疊以使底側(cè)240面向下方，但在其他實(shí)現(xiàn)方式中，底側(cè)240可以向上。而且，在一些實(shí)現(xiàn)方式中，底部再造晶片204被用作載體晶片。[0029]在各個(gè)實(shí)現(xiàn)方式中，頂部RDL 228a、底部RDL 228b、頂部I/O墊片230、底部I/O墊片232、頂部芯片鈍化234、底部芯片鈍化236以及底部RDL鈍化238和/或其他特征中的任何特征可被形成于在底部再造晶片204之上堆疊頂部再造晶片202之前。在一些實(shí)現(xiàn)方式中，頂部RDL 228a、頂部I/O墊片230、頂部芯片鈍化234和/或其他特征中的至少一些可被形成于在底部再造晶片204之上堆疊頂部再造晶片202之后。在各個(gè)實(shí)現(xiàn)方式中，堆疊包括利用鈍化層將頂部再造晶片附著至底部再造晶片。例如，在本實(shí)現(xiàn)方式中，堆疊包括利用底部RDL鈍化238將頂部再造晶片202附著至底部再造晶片204。因此，再造晶片疊層280可以是薄的以提供高封裝件密度，如本實(shí)現(xiàn)方式所示?，F(xiàn)在參照圖I的流程圖100和圖2C，流程圖100包括通過隔離布置(絕緣布置)(流程圖100中的動(dòng)作172)相互連接頂部再造晶片的頂部芯片和底部再造晶片的底部芯片。圖2C示出再造晶片疊層282的一部分，再造晶片疊層282是根據(jù)本公開的實(shí)現(xiàn)方式，由在再造晶片疊層280上進(jìn)行的動(dòng)作172得來的。在本實(shí)現(xiàn)方式中，頂部再造晶片202的頂部芯片206和底部再造晶片204的底部芯片224通過隔離布置242互相連接。在本實(shí)施方式中，隔離布置242包括頂部模制化合物216、底部模制化合物226、頂部芯片鈍化234、底部芯片鈍化236、底部RDL鈍化238和頂部RDL鈍化244。不過，在其他實(shí)現(xiàn)方式中，隔離布置242可具有不同的組成和/或其他組成。 在一些實(shí)現(xiàn)方式中，相互連接包括形成穿過隔離布置的導(dǎo)電通孔。不過，相互連接可以以多種方式被完成。圖2C示出了穿過隔離布置242形成的導(dǎo)電通孔250。形成穿過隔離布置242的導(dǎo)電通孔250可包括鉆一個(gè)穿過頂部模制化合物216、底部模制化合物226、頂部芯片鈍化234、底部芯片鈍化236、底部RDL鈍化238和頂部RDL鈍化244中至少一個(gè)的孔(盡管在所示實(shí)現(xiàn)方式中，并沒有穿過頂部RDL鈍化244鉆孔)?？衫缡褂脵C(jī)械鉆孔機(jī)、激光或其他手段進(jìn)行鉆孔。在本實(shí)現(xiàn)方式中，穿過底部模制化合物226、頂部芯片鈍化234、底部芯片鈍化236和底部RDL鈍化238以及圖2B中再造晶片疊層280的頂部RDL 228a和底部RDL 228b進(jìn)行鉆孔。之后孔可被填入導(dǎo)電材料以形成導(dǎo)電通孔250，從而使頂部RDL 228a和底部RDL228b短路。頂部RDL鈍化244可在之后形成在頂部RDL 228a上。頂部RDL鈍化244包括介電材料，諸如作為一個(gè)例子的介電聚合物。注意在各個(gè)實(shí)現(xiàn)方式中，頂部RDL鈍化244和/或其他組成可形成于鉆孔之前，而本公開并不被所示的具體的實(shí)現(xiàn)方式所限制。因此，如上所述，在本實(shí)現(xiàn)方式中，頂部再造晶片202的頂部芯片206和底部再造晶片204的底部芯片224通過連接頂部RDL 228a和底部RDL 228b相互連接。更具體地，頂部芯片206和底部芯片224通過形成穿過頂部RDL 228a和可選地穿過底部RDL 228b的導(dǎo)電通孔250相互連接?，F(xiàn)在參照圖I中的流程圖100和圖2C，流程圖100包括形成用于連接頂部再造晶片的頂部芯片和底部再造晶片的底部芯片的封裝件端子(流程圖100中的動(dòng)作174)。例如，圖2C示出了再造晶片疊層282，該再造晶片疊層282是根據(jù)本公開的實(shí)現(xiàn)方式，由在再造晶片疊層280上進(jìn)行的動(dòng)作174得來的。在本實(shí)現(xiàn)方式中，封裝件端子252被形成以用于到頂部再造晶片202的頂部芯片206和底部再造晶片204的底部芯片224的連接。封裝件端子252也被形成以用于到頂RDL 228a和底RDL 228b的連接。在本實(shí)現(xiàn)方式中，封裝件端子252被形成在頂部RDL鈍化244中、凸塊下金屬結(jié)構(gòu)層(UBM) 254和頂部RDL 228a上。注意UBM 254是可選的。例如在一些實(shí)現(xiàn)方式中，封裝件端子252被形成在頂部RDL鈍化224和頂部RDL 228a上。而且，在本實(shí)現(xiàn)方式中，封裝件端子252是焊錫球，該焊錫球是球柵陣列(BGA)的部分。雖然封裝件端子252被示出為焊錫球，但封裝件端子252是示例性的，并且除焊錫球之外或替代焊錫球，其他類型的封裝件端子也可被采用。在一種實(shí)現(xiàn)方式中，例如，導(dǎo)電墊片被用作封裝件端子。而且雖然只有一個(gè)封裝件端子被示出，但多個(gè)封裝件端子可被形成。例如，再造晶片疊層282可包括用于僅到頂部芯片206或底部芯片224或其他組成(未示出)之一連接的其他封裝件端子。根據(jù)多種實(shí)現(xiàn)方式，其他的封裝件端子可以與封裝件端子252同時(shí)或不同時(shí)形成。注意，雖然流程圖100將動(dòng)作174示出在動(dòng)作172之后，根據(jù)多種實(shí)現(xiàn)方式，動(dòng)作174也可以在動(dòng)作172之前、之中和/或之后發(fā)生?，F(xiàn)參照圖I的流程圖100和圖2C和2D，流程圖100包括分割再造晶片疊層以形成單獨(dú)的疊層封裝件(流程100中的動(dòng)作176)。例如，在本實(shí)現(xiàn)方式中，圖2C的再造晶片疊層282被分割以形成堆疊封裝件284。更具體地，再造晶片疊層282被沿著圖2A所示的疊層封裝件區(qū)域218分割。當(dāng)分割再造晶片疊層282時(shí)，可形成其他單獨(dú)的疊層封裝件，該疊層封裝件大體與疊層封裝件284相似或不同。雖然堆疊封裝件284僅僅包括頂部芯片206和底部芯片224，但在其他實(shí)現(xiàn)方式中，疊層封裝件284包括兩個(gè)以上的芯片。例如，疊層封裝件部218可在頂部再造晶片202和/或底部再造晶片204中包括其他的芯片。如一個(gè)示例，圖2A中的頂部芯片208可以在疊層封裝件區(qū)域218內(nèi)。進(jìn)一步地，其他芯片可使用RDL、導(dǎo)電通孔(例如，導(dǎo)電通孔250)和或其他手段穿過隔離布置242相互連接彼此、頂部芯片206和/或底部芯片224。例如，頂部RDL 228a可相互連接頂部芯片206和頂部芯片208。而且，雖然只有頂部再造晶片202和底部再造晶片204被示出，但堆疊封裝件284可包括來自其他再造晶片的芯片。例如，一個(gè)或更多的其他再造晶片可在再造晶片疊層280和282中的任意個(gè)中。而且，額外的RDL、鈍化和其他的組成可被包括于一個(gè)或更多的其他的再造晶片中。進(jìn)一步地，雖然只有導(dǎo)電通孔250被示出，但一個(gè)以上的導(dǎo)電通孔可被用來連接來自不同再造晶片的芯片。在一種實(shí)現(xiàn)方式中，導(dǎo)電通孔至少延伸穿過隔離布置242的頂部芯片化合物216。進(jìn)一步地，當(dāng)疊層封裝件284包括來自其他再造晶片(未示出)的芯片時(shí)，導(dǎo)電通孔(或其他的相互連接)可將芯片與頂部芯片206和底部芯片224中的一個(gè)或兩個(gè)相互連接。在本實(shí)現(xiàn)方式中，封裝件端子252和/或其他封裝件端子被形成于分割再造晶片疊層282之前以形成疊層封裝件284。不過，在其他實(shí)現(xiàn)方式中，封裝件端子252和/或其他封裝件端子可形成于分割再造晶片疊層282之后。進(jìn)一步地，在一些實(shí)現(xiàn)方式中，頂部芯片206和底部芯片224和/或其他芯片可在分割再造晶片疊層282之后被相互連接。然而，通過在分割再造晶片疊層282之前形成封裝件端子252和/或其他封裝件端子并將頂部芯片206和底部芯片224和/或其他芯片相互連接，可使用晶片級和/或面板(例如基板)級的進(jìn)程簡單并高效地形成疊層封裝件284。例如，根據(jù)一些實(shí)現(xiàn)方式，在頂部再造晶片202和底部再造晶片204上僅使用晶片級和/或面板級的進(jìn)程進(jìn)行流程圖100所示的方法。因此，除了其他優(yōu)點(diǎn)，疊層封裝件284可以比使用封裝級處理形成的封裝件更薄。如圖2D所示，疊層封裝件284包括位于來自底部再造晶片204的底部芯片224之上的來自頂部再造晶片202的頂部芯片206。頂部芯片206和底部芯片224被隔離布置242彼此隔離。隔離布置242包括與頂部芯片206側(cè)接的頂部模制化合物216和與底部芯片224側(cè)接的底部模制化合物226，其中頂部模制化合物216位于底部模制化合物226之上。頂部芯片206和底部芯片224通過隔尚布置242相互連接。更具體地，頂部芯片206和底部芯片224通過頂部模制化合物216相互連接。在本實(shí)現(xiàn)方式中，頂部芯片206和底部芯片224通過導(dǎo)電通孔250相互連接，該導(dǎo)電通孔在隔離布置242中延伸。頂部芯片206具有頂部RDL 228a，底部芯片224具有通過導(dǎo)電通孔250連接至頂部RDL 228a的底部RDL 228b。因此,如上所述,頂部芯片206和底部芯片224可以通過隔離布置242有效并高效地相互連接。例如，絕緣布置242可有利于頂部芯片206和底部芯片224之間的相互連接，同時(shí)提供對疊層封裝件284足夠的機(jī)械支持。進(jìn)一步地，頂部RDL 228a和底部RDL 228b可容易地通過利用例如穿過隔離布置242形成的導(dǎo)電通孔250連接頂部RDL 228a至底部RDL228b來相互連接。 通過使用諸如頂部RDL 228a和底部RDL 228b的RDL和晶片和/或面板級的進(jìn)程，堆疊封裝件284可有利地支持更高級的機(jī)能，同時(shí)容納額外的電路系統(tǒng)和/或芯片而不復(fù)雜化封裝和降低封裝密度。例如，額外的RDL、I/O墊片和/或芯片可容易地如期望地被并入疊層封裝件284而大體不復(fù)雜化封裝，并增加了封裝件密度。而且，在各個(gè)實(shí)現(xiàn)方式中，載體晶片被用于制造底部再造晶片204并被用作疊層封裝件284的一部分。例如，載體晶片可以是被集成入疊層封裝件284的硅晶片或基板。例如，載體晶片可作為散熱器被集成入疊層封裝件284。在一種實(shí)現(xiàn)方式中，載體晶片是銅引線框架板。現(xiàn)在參照圖3，圖3表示根據(jù)本公開的實(shí)現(xiàn)方式的疊層封裝件300的截面視圖。疊層封裝件300可使用流程圖100所示的用于制造疊層封裝件的方法進(jìn)行制造。疊層封裝件300包括頂部芯片306、頂部模制化合物316、底部芯片324、底部模制化合物326、頂部RDL328a、底部RDL 328b、頂部I/O墊片330、底部I/O墊片332、頂部芯片鈍化334、底部芯片鈍化336、底部RDL鈍化338、頂部RDL鈍化344、隔離布置342和導(dǎo)電通孔350，分別對應(yīng)于圖2D的疊層封裝件284中的頂部芯片206、頂部模制化合物216、底部芯片224、底部模制化合物226、頂部RDL 228a、底部RDL228b、頂部I/O墊片230、底部I/O墊片232、頂部芯片鈍化234、底部芯片鈍化236、底部RDL鈍化238、頂部RDL鈍化244、隔離布置242和導(dǎo)電通孔250。盡管疊層封裝件284具有在頂部再造晶片202的頂側(cè)222上的封裝件端子252，但除了在頂側(cè)222上或替代在頂側(cè)222上，至少一個(gè)封裝件端子也可被形成在頂部再造晶片204的底側(cè)256上。例如，堆疊封裝件300包括在底部芯片324和底側(cè)356上的封裝件端子 352a、352b、352c、352d、352e、352f 和 352g。封裝件端子 352a、352b、352c、352d、352e、352f和352g可僅用于到底部芯片324的連接或還可或轉(zhuǎn)而用于到頂部芯片306和/或其他芯片的連接。疊層封裝件300還可包括在導(dǎo)電接口 358和底側(cè)356上的封裝件端子352h和352i。與圖2C中的封裝件端子252類似，封裝件端子352a、352b、352c、352d、352e、352f和352g、352h和352i可以是作為BGA的一部分的焊錫球或可以是其他類型的封裝件端子。盡管未示出，但在一些實(shí)現(xiàn)方式中，疊層封裝件300具有在模制化合物326上的額外的焊錫球以保持機(jī)械穩(wěn)定性。疊層封裝件300還可具有通過頂部RDL 328a連接至頂部芯片306的電組件360。在本實(shí)現(xiàn)方式中，電組件360是一個(gè)獨(dú)立的芯片，在頂部RDL鈍化344上，并被互連362a和362b穿過頂部RDL鈍化344連接至頂部芯片306。電組件360還可以通過圖3中未示出的其他RDL和/或其他互連連接至頂部芯片306。進(jìn)一步地，至少一個(gè)其他的單獨(dú)芯片可被以與單獨(dú)的芯片306相同或不同的方式連接至頂部芯片306。在一種實(shí)現(xiàn)方式中，電組件360被在分割再造晶片疊層之前連接至頂部芯片306以形成疊層封裝件300。在另一種實(shí)現(xiàn)方式中，電組件360被在分割再造晶片疊層之后連接至頂部芯片306以形成疊層封裝件300 (例如在動(dòng)作176之后)。進(jìn)一步地，在一些實(shí)現(xiàn)方式中，電組件360在封裝件300的底側(cè)356上。因此，如上所述，本公開的實(shí)現(xiàn)方式的結(jié)果是具有來自頂部再造晶片的頂部芯片和來自底部再造晶片的底部芯片的疊層封裝件。在各個(gè)實(shí)現(xiàn)方式中，在仍提供具有高級機(jī)能的疊層封裝件的同時(shí)，封裝的復(fù)雜化和減少的封裝件密度可有利地被避免或最小化。進(jìn) 一步地，應(yīng)理解，本公開的實(shí)現(xiàn)方式提供極大的靈活性以應(yīng)對有限的組件空間和布局選擇。從上面的說明顯然的是，在不脫離本申請所說明的概念的范圍的前提下，多種技術(shù)可被使用以實(shí)現(xiàn)這些概念。此外，雖然所述概念已具體參照某些實(shí)現(xiàn)方式被說明，本領(lǐng)域技術(shù)人員將認(rèn)識到在不脫離這些概念的精神和范圍的前提下，可以進(jìn)行形式和細(xì)節(jié)上的改變。這樣，所說明的實(shí)現(xiàn)方式將被全部作為例證性的并無局限的加以考慮。還應(yīng)理解，本申請并不局限于本文說明的具體的實(shí)現(xiàn)方式，在不脫離本公開的范圍的前提下，許多調(diào)整、修改和替換是可行的。
權(quán)利要求1.一種疊層封裝件，包括 來自頂部再造晶片的頂部芯片，所述頂部再造晶片位于來自底部再造晶片的底部芯片之上； 所述頂部芯片和所述底部芯片被隔離布置彼此隔離； 所述頂部芯片和所述底部芯片通過所述隔離布置互連。
2.根據(jù)權(quán)利要求I所述的疊層封裝件，其中，所述頂部芯片和所述底部芯片通過導(dǎo)電通孔互連。
3.根據(jù)權(quán)利要求2所述的疊層封裝件，其中，所述導(dǎo)電通孔在所述隔離布置中延伸。
4.根據(jù)權(quán)利要求I所述的疊層封裝件，其中，所述頂部芯片具有頂部再分配層，并且所述底部芯片具有連接至所述頂部再分配層的底部再分配層。
5.根據(jù)權(quán)利要求I所述的疊層封裝件，其中，所述隔離布置包括與所述頂部芯片側(cè)接的頂部模制化合物和與所述底部芯片側(cè)接的底部模制化合物。
6.根據(jù)權(quán)利要求5所述的疊層封裝件，其中，所述頂部模制化合物位于所述底部模制化合物之上。
7.根據(jù)權(quán)利要求I所述的疊層封裝件，其中，所述隔離布置包括與所述頂部芯片側(cè)接的頂部模制化合物，所述頂部芯片和所述底部芯片至少通過所述頂部模制化合物互連。
專利摘要本公開提供了一種疊層封裝件。本公開的示例性實(shí)現(xiàn)方式包括具有位于來自底部再造晶片的底部芯片之上的來自頂部再造晶片的頂部芯片的疊層封裝件。頂部芯片和底部芯片被隔離布置彼此隔離。頂部芯片和底部芯片還通過隔離布置互連。隔離布置可包括與頂部芯片側(cè)接的頂部模制化合物和與底部芯片側(cè)接的底部模制化合物。頂部芯片和底部芯片可至少穿過頂部模制化合物而互連。進(jìn)一步地，頂部芯片和底部芯片可通過在隔離布置中延伸的導(dǎo)電通孔互連。
文檔編號H01L23/538GK202816934SQ20122049807
公開日2013年3月20日 申請日期2012年9月26日 優(yōu)先權(quán)日2011年12月14日
發(fā)明者胡坤忠, 趙子群, 雷佐爾·拉赫曼·卡恩, 彼得·沃倫坎普, 桑帕施·K·V·卡里卡蘭, 陳向東 申請人:美國博通公司