專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用了寬帶隙半導(dǎo)體的半導(dǎo)體裝置，涉及具有溝槽柵極(trenchgate)結(jié)構(gòu)的MIS型半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
寬帶隙半導(dǎo)體被應(yīng)用于功率元件(也稱為功率器件)、耐環(huán)境元件、高溫動(dòng)作元件、高頻元件等各種半導(dǎo)體裝置中。其中，向開(kāi)關(guān)元件或整流元件等功率器件的應(yīng)用備受關(guān)
注。 由于SiC基板的制造比較容易、通過(guò)SiC的熱氧化可形成優(yōu)質(zhì)的柵極絕緣膜、即氧化硅(SiO2),所以在寬帶隙半導(dǎo)體中使用了碳化硅>力一/SM F SiC)的功率器件(SiC功率器件)的開(kāi)發(fā)正在盛行。作為使用了 SiC的功率器件的典型的開(kāi)關(guān)元件，有金屬-絕緣體-半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal Insulator Semiconductor Field Effect Transistor、以下稱為 “MISFET”)、金屬-半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal Semiconductor Field EffectTransistor、以下稱為“MESFET”)等的場(chǎng)效應(yīng)晶體管。在這種開(kāi)關(guān)元件中，根據(jù)施加于柵電極-源電極間的電壓，可以切換流過(guò)幾A(安培)以上的漏極電流的導(dǎo)通狀態(tài)和漏極電流為零的截止?fàn)顟B(tài)。再有，在截止?fàn)顟B(tài)之時(shí)，可以實(shí)現(xiàn)幾百V以上的高耐壓。由于SiC具有比Si還高的絕緣破壞電場(chǎng)及熱傳導(dǎo)度，故在使用了 SiC的功率器件(SiC功率器件)中，與Si功率器件相比，更容易實(shí)現(xiàn)高耐壓化、低損耗化。因而，與Si功率器件相比，更能夠?qū)崿F(xiàn)高溫動(dòng)作、高耐壓動(dòng)作、大電流動(dòng)作。為了在MISFET等功率器件中流過(guò)更大電流，提高溝道密度是有效的。因而，取代現(xiàn)有的平面柵極結(jié)構(gòu)，提出了溝槽柵極結(jié)構(gòu)的縱型功率MISFET。在平面柵極結(jié)構(gòu)中在半導(dǎo)體層表面形成溝道區(qū)域，相對(duì)于此在溝槽柵極結(jié)構(gòu)中，在形成于半導(dǎo)體層的溝槽的側(cè)面形成溝道區(qū)域(例如參照專利文獻(xiàn)3)。以下，參照附圖對(duì)具有溝槽柵極結(jié)構(gòu)的縱型MISFET的剖面結(jié)構(gòu)進(jìn)行說(shuō)明?？v型MISFET—般具備被二維排列的多個(gè)單元(unit cell)。各單元中設(shè)置有溝槽柵極。圖5表示具有溝槽柵極結(jié)構(gòu)的現(xiàn)有的縱型MISFET的I個(gè)單元間距(即I個(gè)單元)的剖視圖。在此，示出各單元中設(shè)置了具有與基板的主面大致垂直的側(cè)面的溝槽柵極的例子。圖5所示的縱型MISFET具有由碳化硅構(gòu)成的基板I、形成于基板I的主面上的碳化硅層2。碳化硅層2具有形成于基板I的主面上的n型的漂移區(qū)域2d和形成于漂移區(qū)域2d之上的p型的主體區(qū)域3。在主體區(qū)域3的表面區(qū)域的一部分配置有n型的源極區(qū)域4。在碳化硅層2形成有貫通主體區(qū)域3并抵達(dá)漂移區(qū)域2d的溝槽5。本例中，溝槽5具有與基板I的主面垂直的側(cè)面。溝槽5內(nèi)，配置有柵電極7、及用于將柵電極7與碳化硅層2絕緣的柵極絕緣膜6。再有，在碳化硅層2之上，按照與源極區(qū)域4相接的方式設(shè)置有源電極8?；錓的背面設(shè)有漏電極9。
這種縱型MISFET例如如下這樣來(lái)制造。首先，在低電阻的n型的基板I的主面上，形成具有與基板I同樣的結(jié)晶結(jié)構(gòu)的碳化硅層2。例如，在基板I的主面上，通過(guò)外延生長(zhǎng)并按照順序形成n型的漂移區(qū)域2d和p型的主體區(qū)域3，從而得到碳化硅層2。然后，在碳化硅層2的規(guī)定區(qū)域上配置由硅氧化膜構(gòu)成的掩模層(未圖示)，將其作為掩模，通過(guò)將n型的雜質(zhì)離子(例如N(氮)離子)注入主體區(qū)域3，從而在主體區(qū)域3內(nèi)形成源極區(qū)域4。在除去了掩模層之后，在源極區(qū)域4的一部分上隔著氧化膜而形成Al膜(未圖示)，將其作為掩模來(lái)形成抵達(dá)漂移區(qū)域2d的垂直的溝槽5。接著，在溝槽5內(nèi)形成柵極絕緣膜6及柵電極7。柵極絕緣膜6例如是通過(guò)碳化硅層2的熱氧化而形成的氧化膜。柵電極7是通過(guò)在柵極絕緣膜6上例如借助LP-CVD(Low Pressure ChemicalVapor Deposition)法沉積了多晶娃之后進(jìn)行圖案化而形成的。再有，在碳化娃層2之上， 按照跨越主體區(qū)域3及源極區(qū)域4雙方的方式來(lái)形成源電極8，在基板I的背面上形成漏電極9。如此就制成了具有溝槽柵極結(jié)構(gòu)的縱型MISFET。在具有溝槽柵極結(jié)構(gòu)的MISFET中，在源電極8與接地電位連接且柵電極7與接地電位連接時(shí)，或者向柵電極7施加負(fù)偏壓時(shí)，在源極區(qū)域4與漂移區(qū)域2d之間，成為在主體區(qū)域3與柵極絕緣膜6的界面附近的區(qū)域引發(fā)出空穴的蓄積狀態(tài)，由于作為傳導(dǎo)載流子的電子的路徑被切斷，故沒(méi)有電流流過(guò)(截止?fàn)顟B(tài))。此時(shí)，若漏電極9與源電極8之間施加漏電極9側(cè)為正的高電壓，則主體區(qū)域3與漂移區(qū)域2d之間的PN結(jié)處于反向偏置狀態(tài)，因此在主體區(qū)域3及漂移區(qū)域2d內(nèi)，耗盡層擴(kuò)展，可維持高電壓。再有，若向柵電極7施加閾值以上的正偏壓，則在源極區(qū)域4與漂移區(qū)域2d之間，在主體區(qū)域3與柵極絕緣膜6的界面附近引發(fā)電子而成為反轉(zhuǎn)狀態(tài)，形成反轉(zhuǎn)層。結(jié)果，按照形成于源電極8、源極區(qū)域4、主體區(qū)域3且與柵極絕緣膜6相接的反轉(zhuǎn)層(未圖示)、漂移區(qū)域2d、基板I及漏電極9的順序，流過(guò)載流子(導(dǎo)通狀態(tài))。在平面結(jié)構(gòu)的縱型MISFET中，在相鄰的單元之間以寄生的方式形成結(jié)型場(chǎng)效應(yīng)晶體管(Junction Field Effect Transistor、以下簡(jiǎn)稱為 “JFET”)，成為電阻成分(JFET電阻)。JFET電阻是電流流經(jīng)被夾持在相鄰的主體區(qū)域3之間的漂移區(qū)域2d時(shí)的電阻，單元的間隔(相鄰的主體區(qū)域3的間隔)越窄，則該電阻越大。因此，為了實(shí)現(xiàn)微細(xì)化，若縮小單元間距，則伴隨著JFET電阻的增加，導(dǎo)通電阻會(huì)增大。相對(duì)于此，在溝槽柵極結(jié)構(gòu)的MISFET中，具有以下優(yōu)點(diǎn)由于不存在JFET電阻，故若縮小單元間距(cell pitch)則導(dǎo)通電阻單調(diào)地減少。因而，對(duì)于單元尺寸的微細(xì)化而言是有利的。然而，在溝槽柵極結(jié)構(gòu)的MISFET中，存在對(duì)柵極絕緣膜6施加的電場(chǎng)強(qiáng)度變得非常高的問(wèn)題。以下，參照附圖詳細(xì)地進(jìn)行說(shuō)明。圖6(a)是表示圖5所示的現(xiàn)有的MISFET的虛線A內(nèi)的結(jié)構(gòu)的放大剖視圖。再有，圖6(b)及(c)分別是表示圖6(a)中以虛線示出的PN結(jié)部30及MIS結(jié)構(gòu)部40中的截止?fàn)顟B(tài)(施加漏極電壓時(shí))下的電場(chǎng)強(qiáng)度分布的圖。PN結(jié)部30是由主體區(qū)域3及漂移區(qū)域2d來(lái)形成的。MIS結(jié)構(gòu)部40是由柵電極7、柵極絕緣膜6及漂移區(qū)域2d來(lái)形成的。在將MISFET用作功率器件的情況下，理想的是將MISFET設(shè)計(jì)為若施加于PN結(jié)部30的峰值電場(chǎng)強(qiáng)度超過(guò)SiC的絕緣破壞電場(chǎng)強(qiáng)度(4H-SiC，約3MV/cm)則會(huì)發(fā)生擊穿(breakdown)。然而,存在以下?lián)鷳n在施加于PN結(jié)部30的電場(chǎng)強(qiáng)度達(dá)到絕緣破壞電場(chǎng)強(qiáng)度之前，在溝槽5的底部，施加于柵極絕緣膜(例如SiO2膜)6的電場(chǎng)強(qiáng)度會(huì)先達(dá)到絕緣破壞電場(chǎng)強(qiáng)度。因而，存在以比理論耐壓還低的電壓來(lái)引起擊穿的可能性。原因在于由于SiC的介電常數(shù)(4H_SiC，9. 7)與SiO2膜的介電常數(shù)(3.8)之差要比Si的介電常數(shù)(11.9)與SiO2膜的介電常數(shù)(3.8)之差小，故在SiC功率器件中，與Si功率器件相比，對(duì)MIS結(jié)構(gòu)部40的柵極絕緣膜6施加更大的電場(chǎng)強(qiáng)度。再有，一般而言，原因在于電場(chǎng)集中在柵極絕緣膜6中位于溝槽的底部及角落部的部分上，形成比其他部分還高的電場(chǎng)。進(jìn)而，在Si器件中，Si的絕緣破壞電場(chǎng)強(qiáng)度為0. 2MV/cm,比SiO2膜的IOMV/cm還低2個(gè)數(shù)量級(jí)，所以在大部分情況下，在柵極絕緣膜中產(chǎn)生絕緣破壞之前，在PN結(jié)部都會(huì)引起擊穿。相對(duì)于此，在SiC功率器件中，SiC(4H-SiC)的絕緣破壞電場(chǎng)強(qiáng)度為3MV/cm，較大，與SiO2膜的絕緣破壞電場(chǎng)強(qiáng)度之差小(0. 5 I個(gè)數(shù)量級(jí)左右)。因此，在PN結(jié)部30中引起擊穿之前，在MIS結(jié)構(gòu)部40中存在會(huì)產(chǎn)生柵極絕緣膜6的絕緣破壞所導(dǎo)致的擊穿的可能性，MIS結(jié)構(gòu)部40中的柵極絕緣膜6的絕緣破壞的問(wèn)題變得顯著起來(lái)。這樣，存在由 于柵極絕緣膜6的絕緣破壞而使MISFET的耐壓受到限制的擔(dān)憂。為了解決該問(wèn)題，在專利文獻(xiàn)I及2中提出一種在溝槽的底部增厚柵極絕緣膜來(lái)提高絕緣破壞電場(chǎng)的方法。在專利文獻(xiàn)I中，提出通過(guò)將氧化速度快的(0001)碳面作為溝槽底面來(lái)使用，從而使柵極絕緣膜(熱氧化膜)的位于溝槽底部的部分的厚度比位于溝槽側(cè)部的部分的厚度還大。再有，在專利文獻(xiàn)2提出的方法中，首先在溝槽內(nèi)部依次形成柵極絕緣膜、多晶硅膜及硅氮化膜。接下來(lái)，對(duì)硅氮化膜進(jìn)行蝕刻，在溝槽底部使多晶硅膜露出。接著，對(duì)已露出的多晶硅膜進(jìn)行氧化來(lái)形成硅氧化膜。然后，除去殘留在溝槽側(cè)壁的硅氮化膜及多晶硅膜。由此，可以使溝槽底面的柵極絕緣膜增厚了與硅氧化膜相應(yīng)的量。先行技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)I JP特開(kāi)平7-326755號(hào)公報(bào)專利文獻(xiàn)2 JP特開(kāi)2007-242943號(hào)公報(bào)專利文獻(xiàn)3 JP特開(kāi)2008-78175號(hào)公報(bào)

發(fā)明內(nèi)容
-發(fā)明所要解決的技術(shù)問(wèn)題-然而，本發(fā)明人詳細(xì)地研究之后發(fā)現(xiàn)根據(jù)專利文獻(xiàn)I及2提出的方法，將溝槽側(cè)面(溝道部)的柵極絕緣膜的厚度維持于規(guī)定的厚度、同時(shí)充分地增大溝槽底部的柵極絕緣膜的厚度的做法是困難的。再有，根據(jù)這些現(xiàn)有方法，難以分別獨(dú)立地將溝槽側(cè)面及溝槽底面的柵極絕緣膜的厚度控制為任意的厚度。后述研究結(jié)果的詳細(xì)內(nèi)容。本發(fā)明正是鑒于上述事情而做出的，其目的在于在具有溝槽結(jié)構(gòu)的半導(dǎo)體裝置中，在不使元件特性降低的情況下，可以抑制施加于溝槽底部附近的電場(chǎng)強(qiáng)度，并抑制溝槽底部中的絕緣膜的絕緣破壞。-解決問(wèn)題的技術(shù)方案-
本說(shuō)明書中被公開(kāi)的半導(dǎo)體裝置具備基板；配置于所述基板的主面上且由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體層；配置于所述半導(dǎo)體層且具有底面及側(cè)面的溝槽；配置于所述溝槽的所述底面及所述側(cè)面上的絕緣區(qū)域；以及配置于所述溝槽內(nèi)且通過(guò)所述絕緣區(qū)域而與所述半導(dǎo)體層絕緣的導(dǎo)電層，所述絕緣區(qū)域包括配置于所述溝槽的所述底面及所述側(cè)面上的柵極絕緣膜、和在所述溝槽的底部配置于所述柵極絕緣膜與所述導(dǎo)電層之間的空隙，所述柵極絕緣膜在所述溝槽的所述側(cè)面的一部分上與所述導(dǎo)電層相接、而在所述溝槽的所述底面上與所述導(dǎo)電層并不相接，從所述溝槽的所述底面到所述導(dǎo)電層的下表面為止的所述絕緣區(qū)域的厚度，在所述溝槽的中央部要比所述溝槽的所述側(cè)面附近大。
本說(shuō)明書中被公開(kāi)的半導(dǎo)體裝置的制造方法包括(A)準(zhǔn)備在主面上形成了由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體層的基板的工序；(B)在所述半導(dǎo)體層形成具有底面及側(cè)面的溝槽的工序；(C)在所述溝槽的所述底面及所述側(cè)面上形成柵極絕緣膜的工序；以及(D)在所述溝槽內(nèi)，按照在所述溝槽的所述側(cè)面的一部分上與所述柵極絕緣膜相接、且在所述溝槽的所述底面上與所述柵極絕緣膜并不相接方式形成導(dǎo)電層，通過(guò)在所述導(dǎo)電層與所述柵極絕緣膜之間劃定空隙，從而得到由所述空隙及所述柵極絕緣膜構(gòu)成的絕緣區(qū)域的工序，其中從所述溝槽的所述底面到所述導(dǎo)電層的下表面為止的所述絕緣區(qū)域的厚度，在所述溝槽的中央部要比所述溝槽的所述側(cè)面附近大。-發(fā)明效果-根據(jù)本說(shuō)明書中被公開(kāi)的半導(dǎo)體裝置，通過(guò)在配置于半導(dǎo)體層的溝槽的底部選擇性地留下空隙，從而在溝槽內(nèi)，在成為柵電極的導(dǎo)電層與半導(dǎo)體層之間能夠形成在溝槽的底面上要比溝槽的側(cè)面上還厚的絕緣區(qū)域。再有，通過(guò)使溝槽底面的絕緣區(qū)域的厚度在溝槽的中央部要比溝槽的側(cè)面附近大，從而可以抑制在溝槽底面的中央附近產(chǎn)生電場(chǎng)集中。進(jìn)而，可以互相獨(dú)立且任意地控制溝槽側(cè)面及溝槽底部的絕緣區(qū)域的厚度。因此，既可以維持元件特性，又可以降低在溝槽的底部施加于絕緣膜的電場(chǎng)強(qiáng)度，可以抑制絕緣破壞。根據(jù)本說(shuō)明書中被公開(kāi)的半導(dǎo)體裝置的制造方法，可以在不會(huì)使制造工序復(fù)雜的前提下制造上述半導(dǎo)體裝置。


圖I (a)及(b)分別是本發(fā)明第I實(shí)施方式的半導(dǎo)體裝置的示意性剖視圖及俯視圖。圖2A是用于對(duì)第I實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的示意性工序剖視圖。圖2B是用于對(duì)第I實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的示意性工序剖視圖。圖2C是用于對(duì)第I實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的示意性工序剖視圖。圖2D是用于對(duì)第I實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的示意性工序剖視圖。圖2E是用于對(duì)第I實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的示意性工序剖視圖。圖2F是用于對(duì)第I實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的示意性工序剖視圖。圖3(a) (C)分別是表示第I實(shí)施方式的半導(dǎo)體―中的溝槽的布局例的示意性俯視圖。圖4是例示本發(fā)明第I實(shí)施方式的其他半導(dǎo)體裝置的示意性剖視圖。圖5是具有溝槽柵極結(jié)構(gòu)的現(xiàn)有的MISFET中的I個(gè)單元的示意性剖視圖。圖6(a)是表示圖5所示的現(xiàn)有的MISFET中的虛線A的放大結(jié)構(gòu)的剖視圖，(b)及(c)分別是例示PN結(jié)部30及MIS結(jié)構(gòu)部40中的截止?fàn)顟B(tài)(施加漏極電壓時(shí))下的電場(chǎng)強(qiáng)度分布的圖。圖7是表示針對(duì)溝槽底面的絕緣膜的厚度和在溝槽底面施加于絕緣膜的電場(chǎng)強(qiáng)度之間的關(guān)系的模擬結(jié)果的圖。
具體實(shí)施例方式圖7是表示本發(fā)明人的模擬結(jié)果的圖，表示溝槽底部的柵極絕緣膜(熱氧化膜)的厚度和施加于溝槽底部的電場(chǎng)強(qiáng)度的關(guān)系。在此，在施加了 1200V的漏極電壓的情況下，計(jì)算施加于溝槽底部的電場(chǎng)的強(qiáng)度根據(jù)溝槽底部的柵極絕緣膜的厚度而如何變化的。將溝槽側(cè)面的溝道部分中的柵極絕緣膜的厚度設(shè)為70nm、將漂移區(qū)域與主體區(qū)域的結(jié)耐壓設(shè)為1200V以上。
·
通常，雖然熱氧化膜的破壞電場(chǎng)強(qiáng)度為lOMV/cm以上，但在適用于電子器件的情況下，為了保證長(zhǎng)期使用時(shí)的可靠性，將能容許的電場(chǎng)強(qiáng)度設(shè)定為比實(shí)際的破壞電場(chǎng)足夠小的值、例如3 4MV/cm。也就是說(shuō)，優(yōu)選將施加于溝槽底部附近的電場(chǎng)強(qiáng)度至少抑制在4MV/cm 以下。根據(jù)圖7所示的圖表可知，在溝槽底部的柵極絕緣膜的厚度和溝槽側(cè)面的柵極絕緣膜的厚度為相同程度(70nm)之時(shí)，電場(chǎng)強(qiáng)度會(huì)超過(guò)9MV/cm。還知道即便將溝槽底部的柵極絕緣膜的厚度設(shè)定為溝槽側(cè)面的柵極絕緣膜的厚度的2倍(140nm)，也對(duì)溝槽底部施加6MV/cm的電場(chǎng)。為了使施加于溝槽底部的電場(chǎng)強(qiáng)度成為4MV/cm以下，只要將溝槽底部的柵極絕緣膜的厚度設(shè)為350nm以上、即溝槽側(cè)面(溝道部分)的柵極絕緣膜的厚度的5倍以上即可。在專利文獻(xiàn)I所提出的方法中，利用碳化硅的氧化速度的面方位依存性，選擇性地增大溝槽底面的柵極絕緣膜的厚度。在該方法中，在溝槽底部難以使柵極絕緣膜的厚度比溝槽側(cè)面還大幅地(例如5倍以上)增大。而且，無(wú)法分別獨(dú)立地控制溝槽底部及側(cè)面的柵極絕緣膜的厚度。因而，難以在確保晶體管特性的同時(shí)使施加于溝槽底部的電場(chǎng)緩和至規(guī)定值以下，存在無(wú)法可靠地抑制柵極絕緣膜的絕緣破壞的擔(dān)憂。在專利文獻(xiàn)2所提出的方法中，由于工藝復(fù)雜且將對(duì)多晶硅膜進(jìn)行氧化而得到的膜作為柵極絕緣膜來(lái)使用，故存在柵極絕緣膜本身的絕緣破壞電場(chǎng)強(qiáng)度降低這樣的問(wèn)題。因此，為了可靠地抑制絕緣破壞，需要使更厚的多晶硅膜氧化。但是，若多晶硅膜增厚，則熱氧化膜的形成變得困難起來(lái)，因此難以使溝槽底部的柵極絕緣膜的厚度比溝槽側(cè)面的柵極絕緣膜的厚度還大幅地增大。另一方面，雖然也考慮了通過(guò)向溝槽埋入絕緣膜來(lái)形成柵極絕緣膜的方法，但埋入膜在溝槽角部與溝槽的中央部處其膜厚基本一樣。因此，在該方法中，難以使溝槽底部的柵極絕緣膜的厚度比溝槽側(cè)面的柵極絕緣膜的厚度大幅地增大，無(wú)法獨(dú)立地控制各自的厚度。另外，在上述中雖然以碳化硅MISFET為例進(jìn)行了說(shuō)明，但在使用了碳化硅以外的其他半導(dǎo)體(6&隊(duì)41隊(duì)金剛石等其他寬帶隙半導(dǎo)體)的半導(dǎo)體裝置中也具有同樣的課題。因而，本發(fā)明人們對(duì)既可以確保元件特性、又可以抑制施加于溝槽底部的電場(chǎng)強(qiáng)度的構(gòu)成進(jìn)行研究，得出了本申請(qǐng)發(fā)明。(第I實(shí)施方式)
以下，參照附圖對(duì)本發(fā)明的半導(dǎo)體裝置的第I實(shí)施方式進(jìn)行說(shuō)明。本實(shí)施方式的半導(dǎo)體裝置是具有溝槽柵極結(jié)構(gòu)的碳化硅MISFET。另外，本實(shí)施方式并未限定于碳化硅MISFET,也能適用于碳化硅MESFET等其他碳化硅半導(dǎo)體裝置或使用了碳化硅以外的寬帶隙半導(dǎo)體(例如GaN、AlN、金剛石等)的半導(dǎo)體裝置。本實(shí)施方式的半導(dǎo)體裝置具備被二維排列的多個(gè)單元。圖1(a)是表示半導(dǎo)體裝置100的一部分的剖視圖。圖1(b)是表示在半導(dǎo)體裝置100的碳化硅層表面中單元iOOU的配置的一例的俯視圖。圖1(a)是沿著圖1(b)的1-1’線的剖視圖。半導(dǎo)體裝置100的單元100U具有包括碳化硅的基板I ;和配置于基板I的表面(主面)上且由碳化硅構(gòu)成的碳化硅層(半導(dǎo)體層)2。碳化硅層2具有形成于基板I的主面上的第I導(dǎo)電型(在此n型)的漂移區(qū)域2d和形成于漂移區(qū)域2d之上的第2導(dǎo)電型(在此P型)的主體區(qū)域3。再有，在主體區(qū)域3的表面區(qū)域的一部分，配置有第I導(dǎo)電型(n型)的源極區(qū)域4。在圖示的例子中，源極區(qū)域4在碳化硅層2的上表面被主體區(qū)域3·包圍。源極區(qū)域4相當(dāng)于本發(fā)明中的第I導(dǎo)電型的雜質(zhì)區(qū)域。碳化硅層2上，設(shè)置有貫通主體區(qū)域3及源極區(qū)域4并抵達(dá)漂移區(qū)域2d的溝槽5。在溝槽5的底面上及側(cè)面上配置著絕緣區(qū)域11。再有，溝槽5內(nèi)配置有作為柵電極7起作用的導(dǎo)電層。通過(guò)絕緣區(qū)域11而將柵電極(導(dǎo)電層)7和碳化硅層2絕緣。本實(shí)施方式的絕緣區(qū)域11由配置于溝槽5的側(cè)面及底面上的柵極絕緣膜6、以及在溝槽5的底部配置于柵極絕緣膜6與柵電極7之間的空隙10構(gòu)成。柵極絕緣膜6在溝槽5的側(cè)面的一部分上與柵電極7相接?？障?0例如為氣隙，配置于柵極絕緣膜6中的位于溝槽5的底面上的第I部分6b和柵電極7之間。因而，柵極絕緣膜6的第I部分6b和柵電極7并未接觸。再有，溝槽5底面的絕緣區(qū)域11的厚度、即自溝槽5的底面至柵電極7的下表面為止的絕緣區(qū)域11的厚度，在溝槽5的中央部比在溝槽5的側(cè)面附近大。換言之，柵電極7的下表面(與溝槽5的底面對(duì)置的面)中位于溝槽5的側(cè)面附近的部分q，要比位于溝槽5的中央的部分p深。這樣，在溝槽5的底部中，通過(guò)在柵極絕緣膜6與柵電極7之間配置空隙10來(lái)形成包括柵極絕緣膜6與空隙10的絕緣區(qū)域11，從而可以緩和溝槽5的底部產(chǎn)生的電場(chǎng)集中。再有，通過(guò)使溝槽5的底部的絕緣區(qū)域11在溝槽5的中央部要比溝槽5的側(cè)面附近更厚，從而可以抑制在溝槽5的底面的中央附近產(chǎn)生電場(chǎng)集中。優(yōu)選柵電極7的下表面中位于溝槽5的側(cè)面附近的部分q，位于比主體區(qū)域3和漂移區(qū)域2d的界面r還深的位置。由此，因?yàn)樵谠礃O區(qū)域4與漂移區(qū)域2d之間可以可靠地形成溝道，所以不會(huì)使導(dǎo)通電阻增大，可以抑制給溝槽5的底部帶來(lái)的電場(chǎng)集中。在圖示的例子中，柵電極7的下表面與空隙10相接。柵電極7與空隙10的界面之中位于溝槽5的側(cè)面附近的部分q，位于比主體區(qū)域3與漂移區(qū)域2d的界面r還深的位置上。因此，在柵極絕緣膜6中位于在溝槽5的側(cè)面露出的主體區(qū)域3 (溝道部)上的第2部分6c和柵電極7之間并不存在空隙10，柵極絕緣膜6中的至少第2部分6c與柵電極7相接。因而，通過(guò)控制柵極絕緣膜6的厚度，從而可以確保閾值電壓等的特性。優(yōu)選柵電極7的下表面中位于溝槽5的中央部的部分P，位于比主體區(qū)域3與漂移區(qū)域2d的界面r還淺的位置。由此，因?yàn)樵跍喜?的中央部可以使得絕緣區(qū)域11更厚，所以可以更有效地抑制給溝槽5的底部帶來(lái)的電場(chǎng)集中。
更優(yōu)選主體區(qū)域3與漂移區(qū)域2d的界面r位于比上述部分p還深、比部分q還淺的位置上(部分P的深度<界面r的深度<部分q的深度)。由此，既可以更可靠地確保晶體管特性(導(dǎo)通特性)、又可以有效地抑制給溝槽5的底部帶來(lái)的電場(chǎng)集中。優(yōu)選空隙10在溝槽5的中央部要比溝槽5的側(cè)面附近還厚。由此，無(wú)論溝槽5的底面的形狀或溝槽5底面的柵極絕緣膜6的厚度如何，都可以使溝槽5底面的絕緣區(qū)域11的厚度在溝槽5的中央部要比溝槽5的側(cè)面附近還厚。在圖示的例子中，空隙10朝向柵電極7側(cè)而具有凸形。這種空隙10通過(guò)后述的工藝而能夠簡(jiǎn)便地形成。另外，在圖I (a)所示的例子中，溝槽5的底面與基板I的主面大致平行，溝槽5的側(cè)面與基板I的主面大致垂直，溝槽5的剖面形狀并未限定為 該形狀。例如，溝槽5的底面也可以是在溝槽5的中央部要比側(cè)面附近還深。該情況下，溝槽5的底面向更深的地方(基板I側(cè))變凸，柵電極7的下表面向更淺的地方變凸。因此，可以使溝槽5底面的絕緣區(qū)域11在溝槽5的中央部更厚，可以更有效地緩和電場(chǎng)集中。柵極絕緣膜6例如為硅氧化膜、或包含氮(N)的硅氧化膜。或者，也可以是氮化膜、氧化膜、或包含其中至少一種的層疊膜。柵極絕緣膜6雖然優(yōu)選是通過(guò)對(duì)碳化硅層2進(jìn)行熱處理而形成的熱氧化膜，但也可以是沉積膜?？障?0指的是柵極絕緣膜6與柵電極7的間隙(ggp縫隙)，也稱為縫隙層?？p隙層例如也可以是由空氣等氣體構(gòu)成的氣體層?？障?0所包含的氣體既可以是空氣，也可以是形成柵電極7之際使用的氛圍氣體。柵電極7例如是以IXlO2ciCnT3以上的濃度包含磷而進(jìn)行了摻雜的多晶硅層。如前所述，參照?qǐng)D7，絕緣區(qū)域11優(yōu)選在溝槽5的底面上要比在溝槽5的側(cè)面上(主體區(qū)域3上)還厚。若將溝槽5底面的絕緣區(qū)域11的最小厚度(在此，溝槽5的側(cè)面附近的、自溝槽5的底面至柵電極7的下表面為止的厚度)設(shè)為tl、將溝槽5側(cè)面的絕緣區(qū)域11的厚度設(shè)為t2，則優(yōu)選厚度tl為厚度t2的5倍以上。在圖示的例子中，溝槽5底面的絕緣區(qū)域11的厚度tl是柵極絕緣膜6的第I部分6b的厚度和空隙10的厚度Dv的合計(jì)厚度。另外，在本說(shuō)明書中，溝槽5側(cè)面的絕緣區(qū)域11的厚度t2指的是露出在溝槽5側(cè)面的主體區(qū)域3的表面(溝道部)上的絕緣區(qū)域11的厚度。在圖示的例子中，厚度t2為柵極絕緣膜6的第2部分6c的厚度。厚度tl指的是溝槽5底面中的絕緣區(qū)域11的厚度的最小值。再有，空隙10的厚度Dv意味著從柵極絕緣膜6中的第I部分6b的上表面到柵電極7的下表面為止的、沿著基板I的主面的法線的距離。在柵電極7的下表面或柵極絕緣膜6的上表面并不平坦的情況下，指的是上述距離的最小值。本實(shí)施方式中的柵電極7相當(dāng)于本發(fā)明中的導(dǎo)電層。半導(dǎo)體裝置100還具備設(shè)置于碳化硅層2之上的源電極8和形成于基板I的背面的漏電極9。源電極8和源極區(qū)域4及主體區(qū)域3電連接。在源電極8及柵電極7之上，形成有層間絕緣膜(未圖示)。層間絕緣膜之上設(shè)有源極布線(未圖示)。在形成于層間絕緣膜的接觸孔內(nèi)，源極布線與源電極8電連接。在本實(shí)施方式的半導(dǎo)體裝置100中，通過(guò)在溝槽5的底部選擇性地設(shè)置空隙10，從而可以形成在溝槽5的底面上比溝槽5的側(cè)面上還厚的絕緣區(qū)域11。再有，可以互相獨(dú)立且任意地控制溝槽5側(cè)面及溝槽5底部的絕緣區(qū)域11的厚度。進(jìn)而，通過(guò)使溝槽5底部的絕緣區(qū)域11在溝槽5的中央部要比溝槽5的側(cè)面附近更厚，從而可以緩和溝槽5的中央部產(chǎn)生的電場(chǎng)集中。因此，既可以維持元件特性，又可以容易地降低溝槽5的底部產(chǎn)生的電場(chǎng)強(qiáng)度，可以抑制絕緣破壞。還有，由于不需要在溝槽5的底部形成厚的氧化膜，故與以往相t匕，可以進(jìn)一步抑制氧化膜形成時(shí)的壓力引起的結(jié)晶缺陷向漂移區(qū)域2d的導(dǎo)入。以下對(duì)該理由進(jìn)行說(shuō)明。在專利文獻(xiàn)I及2提出的半導(dǎo)體裝置中，在溝槽底部為了增厚柵極絕緣膜，需要在溝槽底部形成厚的熱氧化膜。本發(fā)明人通過(guò)研究發(fā)現(xiàn)了 在溝槽底部形成比較厚的熱氧化膜(例如溝槽底面的厚度為側(cè)壁的厚度的2倍以上)的情況下，缺陷容易被導(dǎo)入到碳化硅層。在熱氧化膜的形成工藝中，由于碳化硅層的表面部分的體積會(huì)因氧化而增大，故對(duì)溝槽底部的角落部分施加壓力，存在角落部分的結(jié)晶性紊亂的可能。結(jié)果，容易在碳化硅層中產(chǎn)生缺陷，存在半導(dǎo)體裝置的耐壓降低、或漏電流增大的擔(dān)憂。相對(duì)于此，根據(jù)本實(shí)施方式，通過(guò)在溝槽5底部配置空隙10，從而可以使得溝槽5底面的絕緣區(qū)域11的厚度tl變大，因此無(wú)需使溝槽5底部的碳化硅氧化來(lái)形成厚的熱氧化膜。由此，因?yàn)樘蓟鑼?中難以產(chǎn)生伴隨于碳化硅層2的表面部分的氧化的壓力，故可以抑制由熱氧化膜的形成引起的缺陷向碳化硅層2的導(dǎo)入。結(jié)果，確保長(zhǎng)期可靠性變得容易起來(lái)。進(jìn)而，根據(jù)本實(shí)施方式，通過(guò)控制柵極絕緣膜6的厚度，從而可以得到所期望厚度·的柵極絕緣膜，因此可以確保閾值電壓等的特性。另一方面，通過(guò)控制空隙10的厚度，從而可以獨(dú)立地控制溝槽5底面上的絕緣區(qū)域11的厚度tl和柵極絕緣膜6的厚度。這樣，可以互相獨(dú)立且任意地設(shè)定溝槽5側(cè)面(尤其是溝道部)的絕緣區(qū)域11的厚度t2和溝槽5底面的絕緣區(qū)域11的厚度tl。再有，在現(xiàn)有的使用了寬帶隙半導(dǎo)體的半導(dǎo)體裝置中，配置于溝槽底面上的絕緣膜和柵電極直接接觸。因而，若在高溫度下使用，則會(huì)存在由絕緣膜的材料及柵電極的材料的膨脹系數(shù)不同而引起的對(duì)絕緣膜施加壓力的問(wèn)題。相對(duì)于此，根據(jù)本實(shí)施方式，空隙10介于柵極絕緣膜6的第I部分6b與柵電極7之間，第I部分6b與柵電極7并未接觸。因此，與以往相比，可以大幅地降低由于膨脹系數(shù)差引起的施加于柵極絕緣膜6的壓力，可以抑制柵極絕緣膜6的劣化。柵極絕緣膜6優(yōu)選為通過(guò)對(duì)碳化硅層2的表面部分進(jìn)行氧化而形成的熱氧化膜。另外，由于熱氧化膜的厚度依存于結(jié)晶方位，故有時(shí)在溝槽5的底面上比側(cè)面上還薄。該情況下，柵極絕緣膜6中的位于溝槽5底面上的部分6b的厚度及位于碳化硅層2表面上的部分6a的厚度，要比位于溝槽5側(cè)面上的部分(位于溝道部的部分)6c的厚度還小。在具有這種柵極絕緣膜6的半導(dǎo)體裝置中，若在溝槽5的底部配置空隙10，則防止溝槽5底部產(chǎn)生的絕緣破壞的效果尤其顯著。<半導(dǎo)體裝置100的制造方法>接下來(lái)，參照附圖，對(duì)本實(shí)施方式的半導(dǎo)體裝置100的制造方法的一例進(jìn)行說(shuō)明。圖2A 圖2F分別是用于對(duì)本實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明的工序首1J視圖。首先，如圖2A所示，在基板I的主面上，通過(guò)使碳化硅外延生長(zhǎng)，從而第I導(dǎo)電型(在此n型)的漂移區(qū)域2d、和第2導(dǎo)電型(在此p型)的主體區(qū)域3按該順序形成，得到碳化硅層2。然后，在主體區(qū)域3內(nèi)形成源極區(qū)域4。作為基板I，例如可以使用以3X IO18CnT3的濃度包含氮的低電阻的n型SiC基板。漂移區(qū)域2d中例如以8 X IO15CnT3的濃度摻雜有氮。漂移區(qū)域2d的厚度例如為12 y m。另夕卜，漂移區(qū)域2d的厚度及濃度是根據(jù)所期望的耐壓來(lái)決定的，并未限定為上述例示的厚度及濃度。主體區(qū)域3中例如以2 X IO18CnT3的濃度摻雜有鋁。主體區(qū)域3的厚度例如為700nm以上、800nm以下。在此，雖然是通過(guò)外延生長(zhǎng)來(lái)形成主體區(qū)域3的，取而代之也可以通過(guò)離子注入來(lái)形成。具體是，也可以在通過(guò)外延生長(zhǎng)而形成了 n型的碳化硅層2之后，通過(guò)向其表面區(qū)域內(nèi)離子注入P型雜質(zhì)來(lái)形成主體區(qū)域3。該情況下，碳化硅層2中的未被注入p型雜質(zhì)的區(qū)域就成為漂移區(qū)域2d。源極區(qū)域4例如是通過(guò)離子注入來(lái)形成的。首先，在碳化硅層2的規(guī)定區(qū)域上配置例如由硅氧化膜構(gòu)成的掩模層(未圖示)。接著，將掩模層作為注入掩模，向主體區(qū)域3 中的想要形成源極區(qū)域的部分注入n型的雜質(zhì)離子(例如氮離子)。在此，例如將加速能量設(shè)為lOOkeV、將劑量設(shè)為5X1015cnT2。在除去了掩模層之后，在惰性氣體氣體氛圍中，例如在1700°C的溫度下進(jìn)行30分鐘左右的退火處理。由此，所注入的雜質(zhì)離子被活化，從而獲得源極區(qū)域4。源極區(qū)域4的厚度例如為200nm以上、300nm以下。接著，如圖2B所示，在碳化硅層2形成貫通源極區(qū)域4及主體區(qū)域3且在漂移區(qū)域2d內(nèi)具有底面的溝槽(凹部)5。在本實(shí)施方式中，首先在源極區(qū)域4的一部分之上例如形成氧化膜(未圖示)，將其作為掩模來(lái)進(jìn)行反應(yīng)性離子蝕刻(Reactive Ion Etching ；RIE)。由此，在碳化硅層2中形成溝槽(深度例如1.5 iim、寬度例如Iii m) 12。在圖示的例子中，溝槽5的側(cè)面雖然與基板I的主面大致垂直，但溝槽5也可以具有相對(duì)于基板I的主面的法線方向傾斜的側(cè)面(錐形狀、倒錐形狀)。接著，如圖2C所示，在溝槽5的側(cè)面上及底面上形成柵極絕緣膜(厚度例如30nm以上、IOOnm以下)6。在此，例如通過(guò)在干燥氧化氣體氛圍下，以1200°C進(jìn)行0. 5小時(shí)的處理，從而作為柵極絕緣膜6，在溝槽5的側(cè)面及底面上形成硅氧化膜。硅氧化膜的厚度在溝槽6的側(cè)面上例如為70nm。另外，作為柵極絕緣膜6，也可以形成包含有氮的硅氧化膜。由此，能降低柵極絕緣膜界面的界面能級(jí)，可以期待溝道遷移率的提高。接著，如圖2D所示，在溝槽5的內(nèi)部及碳化硅層2的上表面上，沉積成為柵電極的電極材料、例如被摻雜的多晶硅，得到導(dǎo)電膜7a。導(dǎo)電膜7a被形成為與柵極絕緣膜6中的位于主體區(qū)域3上的部分6c相接。作為沉積方法，采用與針對(duì)基板表面的被覆性相比，針對(duì)溝槽5的底面及側(cè)面的被覆性更低這樣的方法，以便有選擇地使電極材料不會(huì)沉積在溝槽5的底面及底面到側(cè)面的角落部。結(jié)果，在溝槽5的底部中，在柵極絕緣膜6與導(dǎo)電膜7a之間產(chǎn)生空隙10?？障?0形成于溝槽5的底部，由柵極絕緣膜6的上表面和導(dǎo)電膜7a的下表面來(lái)劃分。因此，空隙10不同于以埋入溝槽的方式形成膜之際在膜內(nèi)產(chǎn)生的狹縫或空間。通過(guò)形成空隙10，從而導(dǎo)電膜7a和柵極絕緣膜6中的位于溝槽5底面上的第I部分6b并不相接。如此，獲得由柵極絕緣膜6及空隙10構(gòu)成的絕緣區(qū)域11。在本實(shí)施方式中，使用濺射法來(lái)形成導(dǎo)電膜7a。此時(shí)，也可以從相對(duì)于基板1(晶片)的表面的法線而言傾斜的方向(以下稱為「濺射方向」)開(kāi)始沉積電極材料(傾斜濺射)。既可以一邊在與基板I的主面平行的面內(nèi)使基板I (晶片)旋轉(zhuǎn)一邊進(jìn)行傾斜濺射，還可以在使基板I靜止的狀態(tài)下從多個(gè)規(guī)定的方向開(kāi)始進(jìn)行傾斜濺射。在使基板I靜止的狀態(tài)下從規(guī)定的方向(濺射方向)開(kāi)始進(jìn)行傾斜濺射的情況下，濺射方向被設(shè)定為能夠在溝槽5側(cè)面中的成為溝道的區(qū)域上沉積導(dǎo)電材料。在圖示的例子中，一邊使基板I旋轉(zhuǎn)，一邊從規(guī)定的方向(第I方向)E開(kāi)始進(jìn)行濺射。此時(shí)，若將濺射方向E相對(duì)于基板I主面的角度(以下稱作「濺射角」。)設(shè)為0 (0°< 0 <90° )、將溝槽5的寬度設(shè)為a、將溝槽5的深度設(shè)為b、將柵電極7的深度設(shè)為C、將主體區(qū)域3的深度設(shè)為d，則柵電極7的深度c為aX tan 0 (c = aXtan 0 )。其中，柵電極7的深度c指的是柵電極7的下表面的最深的部分的深度(最大深度)，在此，相當(dāng)于溝槽5側(cè)面的導(dǎo)電膜7a的深度。另外，上述深度b、c、d均為距離碳化硅層2的上表面的深度。優(yōu)選將濺射角0設(shè)定為滿足下式13 > aXtan 0 > d。通過(guò)以滿足上式的方式來(lái)設(shè)定濺射角e，從而不會(huì)使電極材料沉積在溝槽5的底面及從底面到側(cè)面的角落部，同時(shí)到比漂移區(qū)域2d與主體區(qū)域3的界面還深的位置為止都能使電極材料沉積。結(jié)果，在導(dǎo)通 狀態(tài)下，在露出到溝槽5側(cè)面的主體區(qū)域3的表面附近可以更可靠地形成溝道(反轉(zhuǎn)層)。因此，可以利用溝道來(lái)連接漂移區(qū)域2d與源極區(qū)域4而流過(guò)電流。再有，通過(guò)控制濺射角0，從而可以將柵電極7的深度c (換言之空隙10的厚度)控制為所期望的值。在本實(shí)施方式中，由于空隙10形成在溝槽5的底面及從底面到側(cè)面的角落部的柵極絕緣膜6上，故空隙10及柵極絕緣膜6這兩個(gè)層作為絕緣區(qū)域來(lái)起作用。因此，例如通過(guò)對(duì)角度e進(jìn)行控制來(lái)調(diào)整空隙10的厚度，將溝槽5底面的絕緣區(qū)域11的厚度(外觀上的絕緣層的厚度)設(shè)定為例如比350nm大(b_c > 350 (nm))，則能夠?qū)⑹┘佑跍喜?底部的電場(chǎng)強(qiáng)度抑制在4MV/cm以下。其中，「溝槽5底面的絕緣區(qū)域11的厚度」指的是從溝槽5的底面到柵電極7的下表面為止的絕緣區(qū)域11的厚度的最小值。根據(jù)本實(shí)施方式，無(wú)需在溝槽5的底部另外形成厚的氧化膜，由于獲得上述的效果，所以是有利的。在此，將濺射角0例如設(shè)定為45°。該情況下，柵電極7的深度c為溝槽5的寬度a(l ii m) Xtan45° = I ii m。柵電極7的深度c要比溝槽5的深度b (I. 5 ii m)淺,但比漂移區(qū)域2d與主體區(qū)域3的界面r的深度d(700 800nm)更深。因而，在溝槽5側(cè)面的主體區(qū)域3上形成溝道(反轉(zhuǎn)層)，可以更可靠地連接源極區(qū)域4及漂移區(qū)域2d與溝道。再有，溝槽5底面的絕緣區(qū)域11的厚度(空隙10與柵極絕緣膜6的合計(jì)厚度)在溝槽5的中央部約為I U m,在溝槽5的側(cè)面附近為500nm( = b_c)。另外，在使基板I旋轉(zhuǎn)的情況下，從基板I主面的法線方向看，從全方位進(jìn)行傾斜濺射。因而，溝槽5優(yōu)選與基板I的主面垂直，且具有沿著任意方向的剖面中的溝槽5的最大寬度成為基本相同的長(zhǎng)度(=a)的形狀。另一方面，如上述，也可以在使基板I靜止的狀態(tài)下進(jìn)行傾斜濺射。該情況下，優(yōu)選從基板I主面的法線方向看，自相對(duì)的至少2個(gè)方向進(jìn)行傾斜濺射。例如在使用條紋形狀的溝槽5的情況下，可以相對(duì)于溝槽5的長(zhǎng)軸方向，從法線方向開(kāi)始進(jìn)行傾斜濺射。若一邊使基板I旋轉(zhuǎn)一邊進(jìn)行濺射，則從基板I主面的法線方向看，也自溝槽5縱長(zhǎng)地延伸的長(zhǎng)軸方向開(kāi)始進(jìn)行濺射。若溝槽5的長(zhǎng)軸方向的尺寸較大，則從長(zhǎng)軸方向開(kāi)始進(jìn)行濺射之際，存在粒子到達(dá)溝槽5底面的可能性。相對(duì)于此，若將從基板I主面的法線方向看到的濺射方向限定為與溝槽5的長(zhǎng)軸方向垂直的2個(gè)方向，則可以更可靠地在溝槽底面形成空隙10。從基板I主面的法線方向，在從與溝槽5的長(zhǎng)軸方向垂直的方向(第I方向)、及與第I方向相對(duì)的第2方向開(kāi)始進(jìn)行濺射的情況下，若將各濺射方向相對(duì)于基板I主面的角度(濺射角)設(shè)為0 (0° < 0 <90° )、包括這些濺射方向在內(nèi)的剖面中的溝槽5的寬度(在此沿著短軸方向的寬度)設(shè)為a’、將溝槽5的深度設(shè)為b、將柵電極7的深度設(shè)為C、將主體區(qū)域3的深度設(shè)為d，則柵電極7的深度(最大深度)c為a’ X tan 0 (c = a’ X tan 0 )。優(yōu)選將濺射角9設(shè)定為滿足下Sb > a’Xtan0 > d。由此，能夠在使電極材料不會(huì)沉積到溝槽5底面及從底面到側(cè)面的角落部的同時(shí)，使電極材料沉積到比漂移區(qū)域2d與主體區(qū)域3的界面還深的位置。進(jìn)而，若按照溝槽5底面的絕緣區(qū)域11的厚度例如比350nm更大的方式來(lái)設(shè)定派射角9 (b-c ( = b-a1 X tan 0 ) > 350 (nm)),則能夠?qū)⑹┘佑跍喜?底部的電場(chǎng)強(qiáng)度抑制到4MV/cm以下。在圖示的例子中，空隙10的厚度Dv為柵極絕緣膜6的第I部分6b和導(dǎo)電膜7a在溝槽5側(cè)面附近的距離(沿著基板I主面的法線的距離)。厚度Dv并未特別進(jìn)行限定，但為了更有效地降低溝槽5底部產(chǎn)生的電場(chǎng)集中，例如優(yōu)選為200nm以上。接著，如圖2E所示，在導(dǎo)電膜7a上形成使包括溝槽5在內(nèi)的區(qū)域以外的部分開(kāi)口的抗蝕劑層13。然后，通過(guò)將抗蝕劑層13作為掩模來(lái)進(jìn)行導(dǎo)電膜7a的干蝕刻，從而得到柵 電極7。在此，柵電極7形成為在溝槽5側(cè)面中至少在主體區(qū)域3上與柵極絕緣膜6相接。接著，如圖2F所示，按照與主體區(qū)域3及源極區(qū)域4相接的方式來(lái)形成源電極8。源電極8在碳化硅層2的上表面上配置為跨越主體區(qū)域3與源極區(qū)域4。具體是，首先按照覆蓋碳化硅層2及柵電極7的方式來(lái)形成層間絕緣膜(未圖示)。接著，在層間絕緣膜上設(shè)置使源極區(qū)域4的一部分及主體區(qū)域3的一部分露出的開(kāi)口部。在該開(kāi)口部?jī)?nèi)形成導(dǎo)電膜(例如Ti等的金屬膜)，并根據(jù)需要進(jìn)行退火處理。由此，獲得與源極區(qū)域4及主體區(qū)域3進(jìn)行歐姆接觸的源電極8。再有，在基板I的背面(與主面相反的一側(cè))上形成漏電極9。由此，獲得具有溝槽柵極結(jié)構(gòu)的MISFET。在此，舉例對(duì)溝槽5的形狀和濺射方向的關(guān)系進(jìn)行說(shuō)明。圖3(a) (C)分別是例示布局不同的溝槽5的平面形狀的圖。無(wú)論在哪個(gè)例子中，溝槽5的側(cè)面都與基板的主面垂直。如圖3(a)所示，在從基板I主面的法線方向看而具有圓形狀的溝槽5中，與基板主面垂直且沿著任意方向的剖面(例如沿著方向ul u3的剖面)中的溝槽5的最大寬度相等，而與橫切剖面的方向無(wú)關(guān)。再有，如圖3(b)所示，即便在從上方看而具有正多邊形形狀(在此正六邊形)的溝槽5中，與基板主面垂直且沿著任意方向的剖面(例如沿著方向u4 u6的剖面)中的溝槽5的最大寬度也大致相等，而與橫切剖面的方向無(wú)關(guān)。這種情況下，滿足上述公式b > aXtan 0 > d(其中a :溝槽寬度、b :溝槽5的深度、d :主體區(qū)域與漂移區(qū)域的界面的深度)的濺射角0，即便在圖中虛線示出的任何一個(gè)剖面(沿著方向ul u3、或方向u4 u6的剖面)中都大致相等。因此，通過(guò)在使晶片旋轉(zhuǎn)的同時(shí)，從規(guī)定的濺射方向?qū)喜?側(cè)面整體進(jìn)行濺射，從而能夠在溝槽5的底部形成所期望的厚度的空隙。另一方面，如圖3(c)所示，在條紋形狀的溝槽5中，沿著長(zhǎng)軸方向(條紋形狀的延伸方向)u7的溝槽5的寬度要比沿著與長(zhǎng)軸方向u7垂直的短軸方向u8的溝槽5的寬度a’還大(例如10倍以上)。因此，在本例中，將沿著短軸方向u8的溝槽5的寬度a’輸入到上式，將角度作為濺射角e，優(yōu)選從沿著短軸方向的2個(gè)方向vl、v2進(jìn)行傾斜濺射。由此，能夠在溝槽5底部形成所期望的空隙。在參照?qǐng)D2而描述過(guò)的方法中，雖然形成了具有與基板I垂直的側(cè)面的溝槽5，但溝槽5也可以具有錐形狀。在圖示的例子中，溝槽5的側(cè)面與底面垂直相交而形成角部(角落部)，但在溝槽5具有正錐形狀或倒錐形狀的情況下，側(cè)面與底面也可以不垂直相交。再有，即便角部通過(guò)蝕刻或者蝕刻以外的工序而帶有圓角，也可以得到與上述同樣的效果。另外，即便在溝槽5具有錐形狀的情況下，通過(guò)從幾何學(xué)角度考慮錐角，對(duì)上述的公Sb >aXtan 0 > d進(jìn)行變形來(lái)計(jì)算濺射角0，也可以在溝槽5的底部形成規(guī)定厚度的空隙。根據(jù)上述方法，在溝槽5的底面與柵電極7之間形成柵極絕緣膜6及空隙10，使這兩層作為絕緣區(qū)域(絕緣層)11而起作用。因此，能夠?qū)喜?底面的絕緣區(qū)域11的厚度例如增大到400nm以上，能夠?qū)⑹┘佑跍喜?底部附近的電場(chǎng)強(qiáng)度抑制到4MV/cm以下。另一方面，露出到溝槽5側(cè)面的主體區(qū)域3的表面區(qū)域(溝道部分)中的絕緣區(qū)域11的厚度是由柵極絕緣膜6的厚度來(lái)規(guī)定的，例如為70nm。這樣，通過(guò)在溝槽5底部選擇性地配置空隙10，從而可以使溝槽5底面的絕緣區(qū)域·11的厚度比溝槽5側(cè)面的絕緣區(qū)域11的厚度還大。例如，可以設(shè)為溝槽5側(cè)面的厚度的3倍以上、優(yōu)選為5倍以上。再有，可以互相獨(dú)立且任意地控制溝槽5側(cè)面及溝槽5底部的絕緣區(qū)域11的厚度。因此，不會(huì)使晶體管特性降低，可以降低在溝槽5的底部在絕緣區(qū)域11產(chǎn)生的電場(chǎng)強(qiáng)度，能夠抑制絕緣破壞。還有，由于不用氧化溝槽5底部的碳化硅來(lái)形成厚的熱氧化膜，故難以產(chǎn)生伴隨于氧化而對(duì)基板I造成的壓力，可以抑制缺陷向碳化硅層2的導(dǎo)入。結(jié)果，容易確保長(zhǎng)期可靠性。本實(shí)施方式中的溝槽5的形狀并未限定為圖示的例子。也可以具有溝槽5的側(cè)面整體具有大致一定的傾斜角度的倒錐形狀。或者溝槽例如也可以具有寬度在中央附近比在上部及底部還窄的(開(kāi)口小的)、中間細(xì)的形狀。本發(fā)明的半導(dǎo)體裝置的構(gòu)成及制造方法并未限定為在上述的實(shí)施方式中進(jìn)行過(guò)說(shuō)明的構(gòu)成及制造方法。例如，本發(fā)明的溝槽5的深度只要是到達(dá)漂移區(qū)域2d且可以在溝槽5底面形成所期望的絕緣區(qū)域11的深度即可，并未限定為上述實(shí)施方式中例示出的深度。再有，漂移區(qū)域2d的厚度及雜質(zhì)濃度也是由所期望的耐壓來(lái)決定的，并未被限定為上述的數(shù)值。在上述的制造方法中，作為柵極絕緣膜6，是對(duì)碳化硅進(jìn)行熱氧化而形成了熱氧化膜，但即便在形成溝槽5之后使用CVD法等來(lái)形成柵極絕緣膜6，也可以得到同樣的效果。上述雖然以n溝道型的MISFET為例對(duì)各實(shí)施方式的半導(dǎo)體裝置的構(gòu)成進(jìn)行了說(shuō)明，但本發(fā)明的半導(dǎo)體裝置也可以是P溝道型的MISFET。在p溝道型的MISFET中，SiC基板I、漂移區(qū)域2d、源極區(qū)域4的導(dǎo)電型為p型、主體區(qū)域3的導(dǎo)電型為n型。還有，在上述的實(shí)施方式中，作為基板I而采用了 4H_SiC基板，但也可以使用其他結(jié)晶面或其他多種類型的SiC基板。再有，使用4H-SiC基板的情況下，也可以在其Si面上形成碳化硅層2、在C面上形成漏電極9，還可以在C面上形成碳化硅層2、在Si面上形成漏電極9。作為基板1，還可以采用SiC基板以外的半導(dǎo)體基板。進(jìn)而，在上述實(shí)施方式的半導(dǎo)體裝置100中，碳化硅層2具有主體區(qū)域3、源極區(qū)域4及漂移區(qū)域2d，但還可以進(jìn)一步具有其他構(gòu)成要素。例如，也可以在漂移區(qū)域2d中的位于溝槽5底面附近的部分具有用于緩和電場(chǎng)的第2導(dǎo)電型的雜質(zhì)層。
上述實(shí)施方式的半導(dǎo)體裝置均為具有反轉(zhuǎn)溝道(inversion channel)結(jié)構(gòu)的MISFET，但本發(fā)明也適用于具有導(dǎo)電型不同于主體區(qū)域的溝道層的MISFET，獲得與上述同樣的效果。圖4是例示具有導(dǎo)電型不同于主體區(qū)域的溝道層的MISFET的剖視圖。為了簡(jiǎn)化而對(duì)與圖I同樣的構(gòu)成要素賦予相同的參照符號(hào)，并省略說(shuō)明。在圖4所示的半導(dǎo)體裝置的單元中，在溝槽5的底面及側(cè)面上形成有由碳化硅構(gòu)成的溝道層18。溝道層18例如是通過(guò)外延生長(zhǎng)而形成的第I導(dǎo)電型的碳化硅層。本實(shí)施方式中的溝道層18相當(dāng)于本發(fā)明中的第2半導(dǎo)體層。圖4所示的半導(dǎo)體裝置的制造方法也可以和半導(dǎo)體裝置100的制造方法相同。其中，在形成柵極絕緣膜6之前，在碳化硅層2上及溝槽5的側(cè)面及底面上通過(guò)外延生長(zhǎng)來(lái)形成溝道層18。之后，在溝道層18之上形成柵極絕緣膜6。作為柵極絕緣膜6，也可以使溝道
層18的表面部分氧化來(lái)形成熱氧化膜。進(jìn)而，本發(fā)明并未限定于縱型MISFET，也能適用于具有在碳化硅層上隔著絕緣膜而配置了電極的結(jié)構(gòu)的各種半導(dǎo)體裝置。例如在上述實(shí)施方式中，雖然使用導(dǎo)電型與碳化硅層(漂移區(qū)域)相同的碳化硅基板來(lái)制造MISFET，但也可以使用導(dǎo)電型與碳化硅層(漂移區(qū)域)不同的碳化娃基板來(lái)制造絕緣柵極雙極型晶體管(Insulated Gate BipolarTransistor :IGBT)。在IGBT的情況下，以上說(shuō)明的源電極8、漏電極9、源極區(qū)域4按照該順序分別被稱為發(fā)射極電極、集電極電極、發(fā)射極區(qū)域(雜質(zhì)區(qū)域)。因此，對(duì)于以上說(shuō)明的半導(dǎo)體裝置100而言，若將漂移區(qū)域、及發(fā)射極區(qū)域的導(dǎo)電型設(shè)為n型、將基板及主體區(qū)域的導(dǎo)電型設(shè)為p型，則能夠得到n型的IGBT。此時(shí)，也可以在P型基板與n型漂移層之間配置n型的緩沖層。再有，若將漂移區(qū)域、及發(fā)射極區(qū)域的導(dǎo)電型設(shè)為P型、將基板及主體區(qū)域的導(dǎo)電型設(shè)為n型，則可以得到p型的IGBT。此時(shí)，在n型基板與P型漂移層之間配置P型的緩沖層。再有，在上述實(shí)施方式中，雖然對(duì)使用了碳化硅(SiC)的半導(dǎo)體裝置進(jìn)行了說(shuō)明，但也可以適用于使用了其他寬帶隙半導(dǎo)體、例如GaN、A1N、金剛石等的半導(dǎo)體裝置中，獲得同樣的效果。-工業(yè)實(shí)用性-本發(fā)明可以廣泛應(yīng)用于使用了寬帶隙半導(dǎo)體的MISFET等的半導(dǎo)體裝置、及具備該半導(dǎo)體裝置的各種控制裝置或驅(qū)動(dòng)裝置中。本發(fā)明的半導(dǎo)體裝置能夠適用于功率器件、及使用該功率器件的智能功率組件、各種功率電子學(xué)領(lǐng)域的產(chǎn)品中。-符號(hào)說(shuō)明-I 基板2 碳化硅層2d漂移區(qū)域3 主體區(qū)域4 源極區(qū)域5 溝槽6 柵極絕緣膜7 柵電極
8源電極9漏電極10空隙11絕緣區(qū)域13抗蝕劑層18溝道層iOOU 單元
100半導(dǎo)體裝置
權(quán)利要求
1.一種半導(dǎo)體裝置，具備 基板； 配置于所述基板的主面上且由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體層； 配置于所述半導(dǎo)體層且具有底面及側(cè)面的溝槽； 配置于所述溝槽的所述底面及所述側(cè)面上的絕緣區(qū)域；以及 配置于所述溝槽內(nèi)且通過(guò)所述絕緣區(qū)域而與所述半導(dǎo)體層絕緣的導(dǎo)電層， 所述絕緣區(qū)域包括配置于所述溝槽的所述底面及所述側(cè)面上的柵極絕緣膜；和在所述溝槽的底部配置于所述柵極絕緣膜與所述導(dǎo)電層之間的空隙， 所述柵極絕緣膜，在所述溝槽的所述側(cè)面的一部分上與所述導(dǎo)電層相接，而在所述溝槽的所述底面上與所述導(dǎo)電層并不相接， 從所述溝槽的所述底面到所述導(dǎo)電層的下表面為止的所述絕緣區(qū)域的厚度，在所述溝槽的中央部要比所述溝槽的所述側(cè)面附近大。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層包括第I導(dǎo)電型的漂移區(qū)域、配置于所述漂移區(qū)域上的第2導(dǎo)電型的主體區(qū)域以及配置于所述主體區(qū)域上的第I導(dǎo)電型的雜質(zhì)區(qū)域， 所述溝槽貫通所述雜質(zhì)區(qū)域及所述主體區(qū)域且在所述漂移區(qū)域的內(nèi)部具有所述底面，所述導(dǎo)電層的下表面中位于所述溝槽的所述側(cè)面附近的部分，要比所述主體區(qū)域與所述漂移區(qū)域的界面深。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中， 所述導(dǎo)電層的下表面中位于所述溝槽的所述中央部的部分，要比所述主體區(qū)域與所述漂移區(qū)域的界面淺。
4.根據(jù)權(quán)利要求I 3中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述空隙在所述溝槽的中央部要比所述溝槽的所述側(cè)面附近厚。
5.根據(jù)權(quán)利要求I 4中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述溝槽的所述底面，在所述溝槽的所述中央部要比所述溝槽的所述側(cè)面附近深。
6.根據(jù)權(quán)利要求I 5中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述空隙配置于所述溝槽的所述底面上、以及由所述溝槽的所述底面與所述側(cè)面構(gòu)成的角落部。
7.根據(jù)權(quán)利要求I 6中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 從所述溝槽的所述底面到所述導(dǎo)電層的下表面為止的所述絕緣區(qū)域的厚度的最小值，是所述溝槽的所述側(cè)面的所述絕緣區(qū)域的厚度的5倍以上。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中， 該半導(dǎo)體裝置還具備在露出到所述溝槽的所述側(cè)面的所述主體區(qū)域和所述柵極絕緣膜之間配置的第I導(dǎo)電型的第2半導(dǎo)體層。
9.根據(jù)權(quán)利要求I 8中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述寬帶隙半導(dǎo)體是碳化硅。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中， 所述柵極絕緣膜為硅氧化膜， 所述溝槽的所述底面上的所述柵極絕緣膜的厚度比所述溝槽的所述側(cè)面上的所述柵極絕緣膜的厚度小。
11.根據(jù)權(quán)利要求I 10中任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述溝槽的所述底面的電場(chǎng)強(qiáng)度小于4MV/cm。
12.—種半導(dǎo)體裝置的制造方法，包括 (A)準(zhǔn)備在主面上形成了由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體層的基板的工序； (B)在所述半導(dǎo)體層形成具有底面及側(cè)面的溝槽的工序； (C)在所述溝槽的所述底面及所述側(cè)面上形成柵極絕緣膜的工序；以及 (D)在所述溝槽內(nèi)，按照在所述溝槽的所述側(cè)面的一部分上與所述柵極絕緣膜相接、且在所述溝槽的所述底面上與所述柵極絕緣膜并不相接的方式形成導(dǎo)電層，通過(guò)在所述導(dǎo)電層與所述柵極絕緣膜之間劃定空隙，從而得到由所述空隙及所述柵極絕緣膜構(gòu)成的絕緣區(qū)域的工序，其中從所述溝槽的所述底面到所述導(dǎo)電層的下表面為止的所述絕緣區(qū)域的厚度，在所述溝槽的中央部要比所述溝槽的所述側(cè)面附近大。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置的制造方法，其中， 在所述工序(A)中，所述半導(dǎo)體層包括第I導(dǎo)電型的漂移區(qū)域、配置于所述漂移區(qū)域上的第2導(dǎo)電型的主體區(qū)域以及配置于所述主體區(qū)域上的第I導(dǎo)電型的雜質(zhì)區(qū)域， 在所述工序(B)中，所述溝槽被形成為貫通所述雜質(zhì)區(qū)域及所述主體區(qū)域且在所述漂移區(qū)域的內(nèi)部具有所述底面， 在所述工序(D)中，按照所述導(dǎo)電層的下表面中位于所述溝槽的所述側(cè)面附近的部分位于比所述主體區(qū)域與所述漂移區(qū)域的界面深的位置上的方式來(lái)形成所述導(dǎo)電層。
14.根據(jù)權(quán)利要求12或13所述的半導(dǎo)體裝置的制造方法，其中， 所述空隙在所述溝槽的中央部比所述溝槽的所述側(cè)面附近厚。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其中， 所述工序(D)包括通過(guò)濺射法，使構(gòu)成所述導(dǎo)電層的材料從相對(duì)于所述基板的所述主面的法線而傾斜的第I方向，沉積到所述溝槽的所述側(cè)面上的工序(Dl)。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制造方法，其中， 所述工序(Dl)是一邊使所述基板在與所述基板的所述主面平行的面內(nèi)旋轉(zhuǎn)、一邊使構(gòu)成所述導(dǎo)電層的材料從所述第I方向沉積的工序， 在將所述溝槽的寬度設(shè)為a、將所述溝槽距離所述半導(dǎo)體層的表面的深度設(shè)為b、將所述主體區(qū)域與所述漂移區(qū)域的界面距離所述半導(dǎo)體層的表面的深度設(shè)為d時(shí)，所述第I方向和所述基板的所述主面之間的角度Θ被設(shè)定為b > aX tan θ > d、且滿足b_aXtan θ> 350(nm)。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制造方法，其中， 所述工序(Dl)是使構(gòu)成所述導(dǎo)電層的材料至少?gòu)乃龅贗方向及與所述第I方向相對(duì)的第2方向沉積的工序， 在將包括所述第I方向的剖面中的所述溝槽的寬度設(shè)為a’、將所述溝槽距離所述半導(dǎo)體層的表面的深度設(shè)為b、將所述主體區(qū)域與所述漂移區(qū)域的界面距離所述半導(dǎo)體層的表面的深度設(shè)為d時(shí)，所述第I方向與所述基板的所述主面之間的角度Θ被設(shè)定Sb >a，X tan Θ >d、且滿足 b_a，X tan Θ > 350 (nm)。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。半導(dǎo)體裝置(100)具備配置于基板(1)的主面上且由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體層(2)、配置于半導(dǎo)體層(2)且具有底面及側(cè)面的溝槽(5)、配置于溝槽(5)的底面及側(cè)面上的絕緣區(qū)域(11)、以及配置于溝槽(5)內(nèi)且通過(guò)絕緣區(qū)域(11)而與半導(dǎo)體層(2)絕緣的導(dǎo)電層(7)，絕緣區(qū)域(11)包括配置于溝槽(5)的底面及側(cè)面上的柵極絕緣膜(6)；和在溝槽(5)的底部配置于柵極絕緣膜(6)與導(dǎo)電層(7)之間的空隙(10)，柵極絕緣膜(6)在溝槽(5)側(cè)面的一部分上與導(dǎo)電層(7)相接、而在溝槽(5)底面上與導(dǎo)電層(7)并不相接，從溝槽(5)的底面到導(dǎo)電層(7)的下表面為止的絕緣區(qū)域(11)的厚度，在溝槽的中央部要比溝槽的所述側(cè)面附近大。
文檔編號(hào)H01L29/78GK102959711SQ20128000103
公開(kāi)日2013年3月6日 申請(qǐng)日期2012年2月14日 優(yōu)先權(quán)日2011年6月28日
發(fā)明者空田晴之 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社