專利名稱：制造碳化硅半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造碳化硅半導(dǎo)體器件的方法。
背景技術(shù)：
在制造半導(dǎo)體器件時(shí)，執(zhí)行在半導(dǎo)體襯底中選擇性形成雜質(zhì)區(qū)的步驟。例如，在制造η溝道型MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)時(shí)，為了獲得ηρη結(jié)構(gòu)，通常執(zhí)行在η型半導(dǎo)體襯底中部分形成P型雜質(zhì)區(qū)并且進(jìn)一步在該P(yáng)型雜質(zhì)區(qū)中部分形成η型雜質(zhì)區(qū)的步驟。即，形成在擴(kuò)展方面彼此不同的雜質(zhì)區(qū)。應(yīng)以自對(duì)準(zhǔn)方式形成兩種雜質(zhì)區(qū)，以便抑制MOSFET的特性變化，特別是溝道長(zhǎng)度的變化。在采用硅襯底用作半導(dǎo)體襯底的情況下，已經(jīng)廣泛使用通過(guò)調(diào)整借助熱處理的雜質(zhì)擴(kuò)散進(jìn)行程度來(lái)調(diào)整雜質(zhì)區(qū)的擴(kuò)展的雙擴(kuò)散技術(shù)?！?br> 但是，在采用碳化硅襯底用作半導(dǎo)體襯底的情況下，雜質(zhì)的擴(kuò)散系數(shù)小并且已經(jīng)注入離子的區(qū)域?qū)嵸|(zhì)上因?yàn)槠浣?jīng)過(guò)熱處理而變成雜質(zhì)區(qū)。因此，難于采用雙擴(kuò)散技術(shù)。因此，為了獲取以自對(duì)準(zhǔn)方式形成的雜質(zhì)區(qū)，應(yīng)調(diào)整用于離子注入的掩膜的開(kāi)口尺寸。例如，根據(jù)日本專利特開(kāi)No. 2000-22137CPTL I )，采用多晶硅膜或通過(guò)氧化該多晶硅膜而形成的氧化物膜用作掩膜，并且通過(guò)利用由于氧化或氧化物膜的移除而造成的掩膜邊緣的移動(dòng)來(lái)形成不同雜質(zhì)區(qū)。引證文獻(xiàn)列表專利文獻(xiàn)PTL I :日本專利特開(kāi) No. 2000-22137
發(fā)明內(nèi)容
技術(shù)問(wèn)題根據(jù)上述文獻(xiàn)中描述的技術(shù)，使開(kāi)口的側(cè)壁經(jīng)受熱氧化，以便使掩膜中的開(kāi)口變窄，并且移除氧化物膜，以便使由此窄的開(kāi)口變寬。但是，用于調(diào)整掩膜中的開(kāi)口的熱氧化步驟通常是不期望的或困難的。具體地，熱氧化步驟中所需的約從900至1200° C的高溫會(huì)產(chǎn)生問(wèn)題。例如，在碳化硅襯底上形成金屬底層的情況下，在高溫下可能在金屬底層膜和碳化硅襯底之間發(fā)生合金。此外，熱氧化步驟中的氧化速度不是太快，并且例如，蒸汽氧化速度約為15nm/分鐘。因此，半導(dǎo)體器件制造效率可能低。另外，作為使掩膜中的開(kāi)口變窄的方法，以下方法是可用的。首先，在設(shè)置有具有開(kāi)口的掩膜的碳化硅襯底上形成膜。因?yàn)槟ば纬稍陂_(kāi)口的側(cè)壁上，因此使得開(kāi)口變窄。隨后，各向異性蝕刻使在側(cè)壁上的膜的一部分保留在掩膜中的開(kāi)口中，同時(shí)移除剩余部分?？梢杂纱双@得通過(guò)該膜而變窄的開(kāi)口。但是對(duì)于該方法來(lái)說(shuō)，應(yīng)在適當(dāng)?shù)臅r(shí)間停止各向異性蝕刻。如果蝕刻停止得太早，則殘留要被移除的膜的一部分，并且該殘留部分可能影響離子注入。如果蝕刻停止得太晚，則膜不能充分地保留在側(cè)壁上，并且不能充分地使開(kāi)口變窄。因此，簡(jiǎn)單地通過(guò)執(zhí)行該方法難以精確地形成雜質(zhì)區(qū)。
鑒于上述問(wèn)題提出本發(fā)明，并且本發(fā)明的一個(gè)目標(biāo)是提供一種制造碳化硅半導(dǎo)體器件的方法，該方法能以精確地自對(duì)準(zhǔn)方式形成雜質(zhì)區(qū)。問(wèn)題解決方案根據(jù)本發(fā)明的制造碳化硅半導(dǎo)體器件的方法具有如下步驟。在碳化硅襯底上形成掩膜層。掩膜層包括覆蓋碳化硅襯底的覆蓋部分和具有側(cè)壁的開(kāi)口。通過(guò)掩膜層中的開(kāi)口將第一導(dǎo)電類型的雜質(zhì)注入碳化硅襯底上。在其上已經(jīng)形成了掩膜層的碳化硅襯底上形成由第一材料制成的第一膜。第一膜包括布置在覆蓋部分上的第一部分，布置在開(kāi)口的側(cè)壁上的第二部分以及布置在開(kāi)口中的碳化硅襯底上的第三部分。在其上已經(jīng)形成了掩膜層和第一膜的碳化硅襯底上形成由與第一材料不同的第二材料制成的第二膜。第二膜包括布置在第一膜的第一至第三部分中的每一個(gè)上的部分。開(kāi)始用于移除第二膜布置在第一膜的第三部分上的部分的各向異性蝕刻。感測(cè)到在各向異性蝕刻期間執(zhí)行對(duì)第一材料的蝕刻。在感測(cè)執(zhí)行對(duì)第一材料的蝕刻的步驟中感測(cè)到執(zhí)行對(duì)第一材料的蝕刻之后，停止各向異性蝕亥IJ。在停止各向異性蝕刻的步驟之后，通過(guò)利用第一膜的第二部分以及布置在第二部分上 的第二膜而變窄的開(kāi)口，將第二導(dǎo)電類型的雜質(zhì)注入到碳化硅襯底上。根據(jù)本發(fā)明，通過(guò)感測(cè)執(zhí)行對(duì)第一膜的蝕刻來(lái)檢測(cè)第二膜的各向異性蝕刻的終點(diǎn)。因?yàn)椴粌H在掩膜層的開(kāi)口中而且也在掩膜層的覆蓋部分上執(zhí)行對(duì)第一膜的蝕刻，因此能夠精確地感測(cè)執(zhí)行對(duì)第一膜的蝕刻。因此，因?yàn)榈诙さ母飨虍愋晕g刻能夠被精確地停止，因此可以精確地在開(kāi)口的側(cè)壁上保留第二膜。因此，因?yàn)橥ㄟ^(guò)被精確地變窄的開(kāi)口注入第二導(dǎo)電類型的雜質(zhì)，因此可以精確地在其中已經(jīng)通過(guò)開(kāi)口注入第一導(dǎo)電類型的雜質(zhì)的區(qū)域的一部分中形成第二導(dǎo)電類型的區(qū)域。在上述制造方法中，掩膜層可以由第二材料制成。因?yàn)橛糜谘谀拥牟牧弦虼伺c用于第二膜的材料相同，因此可以進(jìn)一步簡(jiǎn)化制造碳化硅半導(dǎo)體器件的方法。在上述制造方法中，在形成第一膜之后且形成第二膜之前，執(zhí)行以下步驟。形成由與第一材料不同的材料制成的第三膜。在第三膜上形成由第一材料制成的第四膜。在這種情況下，隨著蝕刻進(jìn)行，感測(cè)到與第四膜的蝕刻有關(guān)的第一材料的蝕刻，并且此后，在一定時(shí)間間隔內(nèi)，將感測(cè)到與第一膜的蝕刻有關(guān)的第一材料的蝕刻。即，在第一膜的蝕刻的感測(cè)之前，執(zhí)行預(yù)測(cè)該第一膜的蝕刻的感測(cè)。因此，可以進(jìn)一步提高停止蝕刻的精確度。在上述制造方法中，在形成掩膜層之前在碳化娃襯底上形成底層(underlyinglayer)。因此，可以抑制碳化硅襯底的過(guò)蝕刻。在上述制造方法中，底層可以由第一材料制成。因此，因?yàn)橛糜诘讓拥牟牧吓c用于第一膜的材料相同，因此可以進(jìn)一步簡(jiǎn)化制造碳化硅半導(dǎo)體器件的方法。在上述制造方法中，底層可以由與第一材料不同的材料制成。因此，可以確保底層和第一膜之間的選擇性蝕刻比，并且因此可以提高各向異性蝕刻之后的底層剩余量的精確度。因此，可以抑制通過(guò)底層的第二導(dǎo)電類型雜質(zhì)的注入的變化。
在上述制造方法中，第一材料不必包含金屬元素。因此，可以避免用于制造碳化硅半導(dǎo)體器件的設(shè)備的金屬污染。在上述制造方法中,第一材料可以由娃基材料和碳基材料中的任意一種制成。因此，用于第一膜的材料可以不包含金屬元素。發(fā)明的有益效果從以上描述顯而易見(jiàn)的是，根據(jù)本發(fā)明，能夠以精確地自對(duì)準(zhǔn)方式形成雜質(zhì)區(qū)。



圖I是示意性示出本發(fā)明的第一實(shí)施例中的碳化硅半導(dǎo)體器件的構(gòu)造的局部橫截面圖。圖2是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第一步驟的局部橫截面圖。圖3是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第二步驟的局部橫截面圖。圖4是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第三步驟的局部橫截面圖。圖5是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第四步驟的局部橫截面圖。圖6是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第五步驟的局部橫截面圖。圖7是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第六步驟的局部橫截面圖。圖8是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第七步驟的局部橫截面圖。圖9是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第八步驟的局部橫截面圖。圖10是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第九步驟的局部橫截面圖。圖11是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第十步驟的局部橫截面圖。圖12是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第十一步驟的局部橫截面圖。圖13是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第十二步驟的局部橫截面圖。圖14是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第十三步驟的局部橫截面圖。圖15是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第十四步驟的局部橫截面圖。圖16是示意性示出在制造圖I中所示的碳化硅半導(dǎo)體器件的方法中的第十五步驟的局部橫截面圖。圖17是示意性示出比較例中的制造方法中的第一步驟的橫截面圖。圖18是示意性示出比較例中的制造方法中的第二步驟的橫截面圖。圖19是示出如何在比較例中檢測(cè)終點(diǎn)的一個(gè)實(shí)例的曲線圖。圖20是示出如何在本發(fā)明的第一實(shí)施例中檢測(cè)終點(diǎn)的一個(gè)實(shí)例的曲線圖。圖21是示意性示出在制造本發(fā)明的第二實(shí)施例中的碳 化硅半導(dǎo)體器件的方法中的一個(gè)步驟的局部橫截面圖。圖22是示出如何在本發(fā)明的第二實(shí)施例中檢測(cè)終點(diǎn)的一個(gè)實(shí)例的曲線圖。
具體實(shí)施例方式以下參考

本發(fā)明的一個(gè)實(shí)施例。(第一實(shí)施例)首先將參考圖I說(shuō)明代表本實(shí)施例中的碳化硅半導(dǎo)體器件的MOSFET 100的結(jié)構(gòu)。MOSFET 100具體為垂直DiMOSFET (雙注入MOSFET)。MOSFET 100具有外延襯底90、氧化物膜126、源電極111、上部源電極127、柵電極110以及漏電極112。外延襯底90具有單晶襯底80、緩沖層121、擊穿電壓保持層122、P區(qū)123以及η.區(qū)124。MOSFET 100的二維形狀(當(dāng)從圖I上方觀看時(shí)的形狀)例如是矩形或具有不短于2mm邊長(zhǎng)的正方形。單晶襯底80和緩沖層121每個(gè)都具有η導(dǎo)電類型。單晶襯底80優(yōu)選由碳化硅構(gòu)成。緩沖層121中的η型導(dǎo)電雜質(zhì)的濃度例如是5X1017cnT3。此外，緩沖層121具有例如O. 5 μ m的厚度。擊穿電壓保持層122形成在緩沖層121上，并且其由具有η導(dǎo)電類型的碳化硅構(gòu)成。例如，擊穿電壓保持層122具有10 μ m的厚度并且η型導(dǎo)電雜質(zhì)的濃度是5 X 1015cm_3。在外延襯底90的表面SO中以彼此相距一定距離而形成具有P導(dǎo)電類型的多個(gè)P區(qū)123。此外，在表面SO中，n+區(qū)124形成為位于各個(gè)P區(qū)123中。在表面SO中，p區(qū)123具有溝道區(qū)，該溝道區(qū)位于n+區(qū)124和擊穿電壓保持層122之間，并在其間插入氧化物膜126的情況下由柵電極110覆蓋。在表面SO處在多個(gè)P區(qū)123之間暴露的擊穿電壓保持層122上形成氧化物膜126。具體地，氧化物膜126形成為，從一個(gè)P區(qū)123中的n+區(qū)124，在p區(qū)123、暴露在兩個(gè)p區(qū)123之間的擊穿電壓保持層122以及另一個(gè)P區(qū)123上延伸至該另一個(gè)P區(qū)123中的n+區(qū)124。柵電極110形成在氧化物膜126上。因此，氧化物膜126的其上形成有柵電極110的一部分具有作為柵極絕緣膜的功能。此外，源電極111形成在n+區(qū)124上。源電極111的一部分可以與P區(qū)123接觸。上部源電極127形成在源電極111上。以下將說(shuō)明制造MOSFET 100的方法。如圖2中所示，制備具有表面SO的外延襯底90 (碳化硅襯底)。具體地，緩沖層121形成在單晶襯底80的主表面上，并且擊穿電壓保持層122形成在緩沖層121上。緩沖層121由具有η導(dǎo)電類型的碳化硅構(gòu)成，并且其例如具有O. 5μπι的厚度。此外，例如將緩沖層121中的導(dǎo)電雜質(zhì)的濃度設(shè)定為5X1017cm_3。擊穿電壓保持層122例如具有10 μ m的厚度。此外，例如將擊穿電壓保持層122中的η導(dǎo)電雜質(zhì)的濃度設(shè)定為5Χ 1015cm_3。如圖3中所示，在本實(shí)施例中，蝕刻停止層50 (底層)形成在外延襯底90的表面SO上。用于蝕刻停止層50的材料例如是氮化硅(SiN)Ji(Ti)或硅(Si)。蝕刻停止層50例如具有不小于50nm且不大于300nm的厚度。如圖4中所示，掩膜層31沉積在外延襯底90上并且其間插入有蝕刻停止層50。優(yōu)選地，用于掩膜層31的材料是氧化硅(SiO2)和多晶硅中的任意一種，并且氧化硅是更優(yōu)選的。如圖5中所示，利用光刻在掩膜層31上形成光刻膠圖案40。如圖6中所示，使用光刻膠圖案40作為掩膜，通過(guò)各向異性蝕刻El圖案化掩膜層31。各向異性蝕刻El具體為干蝕刻，并且其例如是反應(yīng)離子蝕刻或離子減薄。隨后，移除殘留的光刻膠圖案40。如圖7中所示，由于至此的步驟，在外延襯底90上形成了具有開(kāi)口的掩膜層31，并 且其間插入有蝕刻停止層50。具體地，掩膜層31具有覆蓋外延襯底90并在其間插入有蝕刻停止層50的覆蓋部分CV以及具有側(cè)壁S I的開(kāi)口 0P。對(duì)于MOSFET 100 (圖I)的尺寸規(guī)格來(lái)說(shuō)，在平面圖中，開(kāi)口 OP的面積一般小于覆蓋部分CV的面積。具體地，對(duì)于MOSFET100 (圖I)的尺寸規(guī)格來(lái)說(shuō)，開(kāi)口 OP的面積與覆蓋部分CV和開(kāi)口 OP的總面積(即，掩膜層31的面積)的比率優(yōu)選地不高于5%，并且更優(yōu)選地不高于3%。如圖8中所示，由于通過(guò)掩膜層31中的開(kāi)口 OP進(jìn)行離子注入Jl，因此將P型(第一導(dǎo)電類型)雜質(zhì)注入到外延襯底90上。因此，從表面SO至外延襯底90中的預(yù)定深度形成了 P區(qū)123。如圖9中所示，此后，在其上已經(jīng)形成了蝕刻停止層50和掩膜層31的外延襯底90上形成終點(diǎn)膜32 (第一膜)。終點(diǎn)膜32具有部分Pl至P3。部分Pl (第一部分)布置在覆蓋部分CV上，部分P2 (第二部分)布置在開(kāi)口 OP的側(cè)壁SI上，并且部分P3 (第三部分)布置在開(kāi)口 OP中的外延襯底90上而其間插入有蝕刻停止層50。用于終點(diǎn)膜32的材料(第一材料)優(yōu)選基本上不包含金屬元素，并且其例如是硅基材料或碳基材料。硅基材料例如是氮化硅(SiN)。碳基材料例如是碳(C)。此外，用于終點(diǎn)膜32的材料可以與用于蝕刻停止層50的材料相同。相反，用于終點(diǎn)膜32的材料可以與用于蝕刻停止層50的材料不同。如圖10中所示，間隔膜33 (第二膜)形成在其上已經(jīng)形成了掩膜層31和終點(diǎn)膜32的外延襯底90上。間隔膜33包括設(shè)置在終點(diǎn)膜32的部分Pl至P3中的每一個(gè)上的部分。例如利用P-CVD (等離子體-化學(xué)氣相沉積)形成間隔膜33。在p-CVD中，例如膜形成溫度約為400° C并且膜形成速度為50至300nm/分鐘。間隔膜33由與用于終點(diǎn)膜32的材料(第一材料)不同的材料(第二材料)制成。優(yōu)選地，將用于終點(diǎn)膜32和間隔膜33中的每一個(gè)的材料選擇為使得至少一種類型的原子僅包含在間隔膜33和終點(diǎn)膜32中的一個(gè)中。用于間隔膜33的材料例如是氧化硅(Si02)。優(yōu)選地，用于間隔膜33的材料與用于掩膜層31的材料相同。隨后，開(kāi)始用于移除間隔膜33布置在終點(diǎn)膜32的部分Pl至P3上的部分的各向異性蝕刻。各向異性蝕刻是干蝕刻，并且例如是反應(yīng)離子蝕刻或離子減薄。此外，開(kāi)始用于識(shí)別正被蝕刻的材料類型的終點(diǎn)檢測(cè)。例如基于蝕刻期間發(fā)射的光的光譜分析或由蝕刻發(fā)射的原子的質(zhì)譜分析來(lái)檢測(cè)終點(diǎn)。如圖11中所示，隨著各向異性蝕刻E2的進(jìn)行，暴露終點(diǎn)膜32的部分Pl至P3。因此，開(kāi)始蝕刻用于終點(diǎn)膜32的材料。即，開(kāi)始蝕刻與用于間隔膜33的材料不同的材料。因此，在終點(diǎn)檢測(cè)中感測(cè)到暴露了終點(diǎn)膜32的一部分。在本實(shí)施例中，在感測(cè)到終點(diǎn)膜32的暴露之后進(jìn)一步執(zhí)行規(guī)定量的蝕刻。換言之，執(zhí)行過(guò)蝕刻，以便移除部分Pl和P3。此后，停止各向異性蝕刻E2。注意到可以不執(zhí)行該過(guò)蝕刻。如圖12中所示，由于上述蝕刻，在外延襯底90上形成具有掩膜層31、終點(diǎn)膜32以及間隔膜33的復(fù)合掩膜30，并在外延襯底90和復(fù)合掩膜30之間插入蝕刻停止層50。如圖13中所示，因?yàn)橥ㄟ^(guò)由終點(diǎn)膜32的部分P2以及設(shè)置在部分P2上的間隔膜33而變窄的開(kāi)口 OP進(jìn)行離子注入J2，因此將η型(第二導(dǎo)電類型)雜質(zhì)注入到外延襯底90上。因此，從表面SO至外延襯底90中的規(guī)定深度形成了 η+區(qū)124。進(jìn)一步如圖14中所示，移除復(fù)合掩膜30和蝕刻停止層50。此外，執(zhí)行活化熱處理。例如通過(guò)在氬氣氛圍中在1700° C下執(zhí)行加熱30分鐘而執(zhí)行該熱處理。
如圖15中所示，在外延襯底90上形成用作柵極絕緣膜的氧化物膜126。具體地，形成氧化物膜126以覆蓋擊穿電壓保持層122、P區(qū)123以及η+區(qū)124。可以通過(guò)干氧化(熱氧化)執(zhí)行形成。干氧化的條件例如是1200° C的加熱溫度和30分鐘的加熱時(shí)間段。此后，執(zhí)行氮化熱處理步驟。例如通過(guò)在一氧化氮(NO)氛圍中在1100° C下執(zhí)行120分鐘的加熱來(lái)執(zhí)行該熱處理。因此，將氮原子引入擊穿電壓保持層122、P區(qū)123以及η+區(qū)124中的每一個(gè)與氧化物膜126之間的界面附近。注意到，在利用一氧化氮進(jìn)行的該熱處理步驟之后，進(jìn)一步執(zhí)行使用作為惰性氣體的氬(Ar)氣的熱處理。該熱處理的條件例如是1100° C的加熱溫度和60分鐘的加熱時(shí)間段。如圖16中所示，形成源電極111。具體地，執(zhí)行以下步驟。利用光刻在氧化物膜126上形成具有圖案的抗蝕劑膜。利用該抗蝕劑膜作為掩膜，蝕刻掉氧化物膜126位于η+區(qū)124上的部分。因此，在氧化物膜126中形成開(kāi)口。隨后，在該開(kāi)口中形成導(dǎo)體膜以與η+區(qū)124接觸。隨后，通過(guò)移除該抗蝕劑膜，移除(剝離)導(dǎo)體膜已經(jīng)位于抗蝕劑膜上的部分。該導(dǎo)體膜可以是金屬膜，并且其例如由鎳(Ni)構(gòu)成。由于執(zhí)行該剝離，因此形成源電極111。注意到此時(shí)優(yōu)選執(zhí)行用于合金化的熱處理。例如，在作為惰性氣體的氬(Ar)氣氛圍下，在950° C的加熱溫度下執(zhí)行2分鐘的熱處理。再次參考圖1，在源電極111上形成上部源電極127。此外，在氧化物膜126上形成柵電極110。此外，在單晶襯底80的背表面(圖中的下表面)上形成漏電極112。如上所述獲得 MOSFET 100。以下將說(shuō)明比較例。在比較例中，與本實(shí)施例不同(圖10)，在沒(méi)有設(shè)置終點(diǎn)膜32的情況下形成間隔膜33(圖17)。假設(shè)掩膜層31和間隔膜由氧化硅制成并且蝕刻停止層50由鈦制成。此后，執(zhí)行如本實(shí)施例中所述的各向異性蝕刻。隨著間隔膜33的蝕刻進(jìn)行，暴露掩膜層31的上表面以及開(kāi)口 OP中的蝕刻停止層50 (圖18)。這里，因?yàn)橛糜陂g隔膜33的材料和用于掩膜層31的材料都是氧化硅，因此掩膜層31的頂面的暴露不能成為要被檢測(cè)為終點(diǎn)的目標(biāo)。因此，要被檢測(cè)為終點(diǎn)的目標(biāo)僅為開(kāi)口 OP中的蝕刻停止層50的暴露。理論上可以檢測(cè)到終點(diǎn)檢測(cè)(圖19)中的強(qiáng)度I的變化，即O (氧)原子強(qiáng)度的降低或Ti (鈦)原子強(qiáng)度的增加。但是這種強(qiáng)度的變化來(lái)源于通過(guò)開(kāi)口 OP暴露的材料的差異。因此，隨著開(kāi)口 OP的面積在掩膜層31中占據(jù)的比率降低，強(qiáng)度變化減小。因此隨著強(qiáng)度變化減小，實(shí)際上終點(diǎn)檢測(cè)是困難的。
相反，利用本實(shí)施例中設(shè)置的終點(diǎn)膜32 (圖10)，例如在終點(diǎn)膜32由氮化硅制成的情況下，在掩膜層31的上表面處暴露終點(diǎn)膜32的部分Pl會(huì)導(dǎo)致氮(N)原子強(qiáng)度的陡增(圖20)。因此，因?yàn)槿菀走M(jìn)行終點(diǎn)檢測(cè)，因此可以精確地停止蝕刻。在該方面更一般地討論，根據(jù)本實(shí)施例，基于正在執(zhí)行對(duì)終點(diǎn)膜32 (圖11)的蝕刻的感測(cè)來(lái)檢測(cè)間隔膜33的各向異性蝕刻的終 點(diǎn)。因?yàn)榻K點(diǎn)膜32的蝕刻不僅在掩膜層31中的開(kāi)口 OP中執(zhí)行(圖9)，而且也在掩膜層31的覆蓋部分CV上執(zhí)行(圖9)，因此能夠精確地感測(cè)到正在執(zhí)行對(duì)終點(diǎn)膜32的蝕刻。因?yàn)殚g隔膜33的各向異性蝕刻能夠由此被精確地停止，因此可以精確地在開(kāi)口 OP的側(cè)壁SI上保留間隔膜33。因此，因?yàn)橥ㄟ^(guò)被精確地變窄的開(kāi)口 OP執(zhí)行η型雜質(zhì)的離子注入J2(圖13)，因此可以精確地在其中已經(jīng)通過(guò)開(kāi)口 OP注入了 P型雜質(zhì)的區(qū)域(P區(qū)123)的一部分中形成η型區(qū)。此外，因?yàn)樾纬闪宋g刻停止層50 (圖3)，因此可以抑制外延襯底90的過(guò)蝕刻(圖
11和 12)。優(yōu)選地，用于掩膜層31的材料與用于間隔膜33的材料相同，并且在這種情況下，可以進(jìn)一步簡(jiǎn)化制造MOSFET 100的方法。用于蝕刻停止層50的材料可以與用于終點(diǎn)膜32的材料相同，并且在這種情況下，可以進(jìn)一步簡(jiǎn)化制造MOSFET 100的方法。替代地，它們可以彼此不同，并且在這種情況下，可以確保在蝕刻停止層50和終點(diǎn)膜32之間的選擇蝕刻比。因此，可以提高各向異性蝕刻(圖11)之后的蝕刻停止層50剩余量的精度。因此，可以抑制通過(guò)蝕刻停止層50的η型雜質(zhì)的注入的變化。優(yōu)選地，用于終點(diǎn)膜32的材料不包含金屬元素，使得可以避免用于制造MOSFET100的設(shè)備的金屬污染。(第二實(shí)施例)同樣地，在本實(shí)施例，首先執(zhí)行基本上與圖2至9(第一實(shí)施例)中所示的步驟類似的步驟。如圖21中所示，隨后，形成由材料與用于終點(diǎn)膜32的材料不同的材料制成的中間膜34 (第三膜)。在中間膜34上形成由與用于終點(diǎn)膜32的材料相同的材料制成的中間膜35 (第四膜)。間隔膜33形成在中間膜35上。優(yōu)選地，用于中間膜34的材料與用于掩膜層31的材料和用于間隔膜33的材料中的至少任意一種相同。隨后，通過(guò)基本上與圖11至18 (第一實(shí)施例)中所示的步驟類似的步驟獲得MOSFET 100 (圖 I)。因?yàn)槌鲜鲋獾臉?gòu)造都與上述第一實(shí)施例中的構(gòu)造基本相同，因此相同或相應(yīng)的元件具有相同的附圖標(biāo)記并不再重復(fù)其說(shuō)明。根據(jù)本實(shí)施例，隨著蝕刻進(jìn)行，感測(cè)到對(duì)用于中間膜35的材料的蝕刻，并且隨后在一定時(shí)間間隔內(nèi)，將感測(cè)到與終點(diǎn)膜32的蝕刻有關(guān)的相同材料的蝕刻。即，在感測(cè)到終點(diǎn)膜32的蝕刻之前，感測(cè)到中間膜35的蝕刻，其預(yù)測(cè)了對(duì)終點(diǎn)膜32的蝕刻。因此，可以進(jìn)一步提高停止蝕刻的精度。例如，在用于掩膜層31、中間膜34和間隔膜33中的每一個(gè)的材料都是氧化硅，用于終點(diǎn)膜32和中間膜35中的每一個(gè)的材料是氮化硅，并且用于蝕刻停止層50的材料是鈦的情況下，感測(cè)到如圖22中所示的強(qiáng)度I的變化。具體地，在N (氮)原子強(qiáng)度最終增大之前，檢測(cè)到N原子強(qiáng)度的峰。
雖然在各個(gè)上述實(shí)施例中，在離子注入J2時(shí)暴露蝕刻停止層50 (圖13)，但這不是必需的，并且可以在蝕刻停止層50上保留終點(diǎn)膜32。此外，離子注入J2不必通過(guò)蝕刻停止層50執(zhí)行且不必形成蝕刻停止層50。此外，雖然P型被定義為第一導(dǎo)電類型且η型被定義為第二導(dǎo)電類型，但η型可被定義為第一導(dǎo)電類型且P型可被定義為第二導(dǎo)電類型。優(yōu)選地，將導(dǎo)電類型選擇為使得半導(dǎo)體器件具有η型溝道。此外，雖然已經(jīng)詳細(xì)說(shuō)明了 M0SFET，但是半導(dǎo)體器件可以是除MOSFET之外的MISFET (金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)。此外，半導(dǎo)體器件可以是MISFET之外的半導(dǎo)體器件，并且其例如可以是IGBT (絕緣柵雙極晶體管)。應(yīng)當(dāng)理解本文公開(kāi)的實(shí)施例都是說(shuō)明性且非限制性的。本發(fā)明的范圍由權(quán)利要求項(xiàng)定義，而不是由上述說(shuō)明書(shū)定義，并且旨在包括等同于權(quán)利要求項(xiàng)的范圍和含義內(nèi)的任 何變型。附圖標(biāo)記列表30 :復(fù)合掩膜；31 :掩膜層；32 :終點(diǎn)膜(第一膜)；33 :間隔膜(第二膜)；34 :中間膜(第三膜);35 :中間膜(第四膜);50 :蝕刻停止膜(底層);80 :單晶襯底；90 :外延襯底(碳化硅襯底);CV :覆蓋部分；以及OP :開(kāi)口。
權(quán)利要求
1.一種制造碳化硅半導(dǎo)體器件(100)的方法，包括以下步驟 在碳化硅襯底(90)上形成掩膜層(31)，所述掩膜層包括覆蓋所述碳化硅襯底的覆蓋部分(CV)以及具有側(cè)壁(SI)的開(kāi)口(OP)； 通過(guò)所述掩膜層中的所述開(kāi)口將第一導(dǎo)電類型的雜質(zhì)注入到所述碳化硅襯底上； 在其上已經(jīng)形成了所述掩膜層的所述碳化硅襯底上形成由第一材料制成的第一膜(32)，所述第一膜包括布置在所述覆蓋部分上的第一部分(P1)、布置在所述開(kāi)口的所述側(cè)壁上的第二部分(P2)、以及布置在所述開(kāi)口中的所述碳化硅襯底上的第三部分(P3); 在其上已經(jīng)形成了所述掩膜層和所述第一膜的所述碳化硅襯底上形成由與所述第一材料不同的第二材料制成的第二膜(33)，所述第二膜包括布置在所述第一膜的所述第一至第三部分中的每一個(gè)上的部分； 開(kāi)始各向異性蝕刻，所述各向異性蝕刻用于移除所述第二膜的布置在所述第一膜的所述第三部分上的部分； 感測(cè)在所述各向異性蝕刻期間執(zhí)行對(duì)所述第一材料的蝕刻； 在感測(cè)執(zhí)行對(duì)所述第一材料的蝕刻的步驟中感測(cè)到執(zhí)行對(duì)所述第一材料的蝕刻之后，停止所述各向異性蝕刻；并且 在所述停止所述各向異性蝕刻的步驟之后，通過(guò)由于所述第一膜的所述第二部分以及布置在所述第二部分上的所述第二膜而變窄的所述開(kāi)口，將第二導(dǎo)電類型的雜質(zhì)注入到所述碳化硅襯底上。
2.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述掩膜層由所述第二材料制成。
3.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，在所述形成第一膜的步驟之后且所述形成第二膜的步驟之前，進(jìn)一步包括以下步驟 形成由與所述第一材料不同的材料制成的第三膜(34 );并且 在所述第三膜上形成由所述第一材料制成的第四膜(35 )。
4.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，在所述形成掩膜層的步驟之前，進(jìn)一步包括在所述碳化硅襯底上形成底層(50)的步驟。
5.根據(jù)權(quán)利要求4所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述底層由所述第一材料制成。
6.根據(jù)權(quán)利要求4所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述底層由與所述第一材料不同的材料制成。
7.根據(jù)權(quán)利要求I所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述第一材料不包含金屬兀素。
8.根據(jù)權(quán)利要求7所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述第一材料由娃基材料和碳基材料中的任意一種制成。
全文摘要
通過(guò)掩膜層(31)中的開(kāi)口(OP)將第一導(dǎo)電類型的雜質(zhì)注入到碳化硅襯底(90)上。分別形成由第一和第二材料制成的第一和第二膜(32，33)。在各向異性蝕刻過(guò)程中感測(cè)對(duì)第一材料執(zhí)行的蝕刻，且隨后停止各向異性蝕刻。通過(guò)由第一和第二膜(32，33)而變窄的開(kāi)口(OP)將第二導(dǎo)電類型的雜質(zhì)注入到碳化硅襯底(90)上。因此，可以以精確地自對(duì)準(zhǔn)方式形成雜質(zhì)區(qū)。
文檔編號(hào)H01L29/78GK102959694SQ201280001186
公開(kāi)日2013年3月6日 申請(qǐng)日期2012年1月31日 優(yōu)先權(quán)日2011年6月7日
發(fā)明者山田俊介, 增田健良 申請(qǐng)人:住友電氣工業(yè)株式會(huì)社