專利名稱：Igbt的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及IGBT，并且更具體地涉及ー種能夠?qū)崿F(xiàn)在設(shè)置閾值電壓時(shí)增加靈活性同時(shí)實(shí)現(xiàn)抑制溝道遷移率降低的IGBT。
背景技術(shù)：
近年來，已經(jīng)從半導(dǎo)體器件的更高擊穿電壓、降低損耗和用于高溫環(huán)境等的觀點(diǎn)研究了使用碳化硅作為用于半導(dǎo)體器件的半導(dǎo)體材料。碳化硅是寬帶隙半導(dǎo)體，與通常且廣泛用作用作半導(dǎo)體器件的半導(dǎo)體材料的硅相比具有更寬的帶隙。因此，通過利用碳化硅作為半導(dǎo)體器件的材料，可以實(shí)現(xiàn)半導(dǎo)體器件的更高擊穿電壓、導(dǎo)通電阻降低等。
與包括硅作為半導(dǎo)體材料的半導(dǎo)體器件相比，包括碳化硅作為半導(dǎo)體材料的半導(dǎo)體器件還具有當(dāng)在高溫環(huán)境中使用時(shí)展現(xiàn)更小的性能降低的優(yōu)點(diǎn)。在這些包括碳化硅作為半導(dǎo)體材料的半導(dǎo)體器件中，從包括調(diào)節(jié)閾值電壓和提高溝道遷移率的各種角度研究了諸如MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)和IGBT (絕緣柵雙極型晶體管)的半導(dǎo)體器件，其中利用規(guī)定的閾值電壓來控制在溝道區(qū)中是否形成反型層作為導(dǎo)通或中斷電流的分界(例如，參見非專利文獻(xiàn)l(Sei-Hyung Ryu等,“Criticalissues for MOS Based Power Devices in 4H_SiC，，，MaterialsScience Forum,2009,第615-617 卷，第 743-748 頁))。引用列表非專利文獻(xiàn)NPL I Sei-Hyung Ryu 等，“Critical issues for MOS Based PowerDevices in4H-SiC”，Materials Science Forum，2009，第 615-617 卷，第 743-748 頁

發(fā)明內(nèi)容
技術(shù)問題在N溝道IGBT中，例如，形成p導(dǎo)電類型的p體區(qū)，在p體區(qū)中形成溝道區(qū)。通過増加P體區(qū)中的P型雜質(zhì)(例如，B (硼)、A1 (鋁))的濃度(摻雜濃度)，閾值電壓可以正偏移，并且可以使IGBT接近常關(guān)型或?qū)⑵渲瞥蔀槌ｊP(guān)型。在P溝道IGBT中，與N溝道IGBT相反，通過增加n體區(qū)中n型雜質(zhì)的濃度，閾值電壓可以負(fù)偏移，并且可以使IGBT接近常關(guān)型或?qū)⑵渲瞥沙ｊP(guān)型。遺憾的是，當(dāng)通過增加p體區(qū)中的p型雜質(zhì)濃度或通過增加n體區(qū)中的n型雜質(zhì)濃度調(diào)節(jié)閾值電壓時(shí)，溝道遷移率顯著降低。溝道遷移率顯著降低的原因是p型雜質(zhì)濃度或n型雜質(zhì)濃度的増加使溝道電子明顯散射，諸如由于P型雜質(zhì)或n型雜質(zhì)造成的電子散射或在界面中捕獲的電子的散射。為此，例如，將p體區(qū)中的p型雜質(zhì)濃度設(shè)定為約I X IO16CnT3至4X IO16Cm'因此，在常規(guī)IGBT中很難靈活地設(shè)定閾值電壓同時(shí)確保足夠的溝道遷移率，尤其很難設(shè)定到足夠程度以使IGBT接近常關(guān)型或使IGBT作為常關(guān)型?？紤]到上述情況，本發(fā)明的目的是提供ー種IGBT，其能夠?qū)崿F(xiàn)在設(shè)定閾值電壓時(shí)增加靈活性，同時(shí)實(shí)現(xiàn)抑制溝道遷移率降低。問題的解決方案本發(fā)明涉及ー種IGBT，包括第一導(dǎo)電類型的碳化硅襯底；第二導(dǎo)電類型的碳化硅半導(dǎo)體層，其設(shè)置在碳化硅襯底主表面上；溝槽，其設(shè)置在碳化硅半導(dǎo)體層中；第ー導(dǎo)電類型的體區(qū)，其設(shè)置在碳化硅半導(dǎo)體層中；和絕緣膜，其覆蓋至少溝槽的側(cè)壁表面，溝槽的側(cè)壁表面是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面，溝槽的側(cè)壁表面包括體區(qū)的表面，絕緣膜與至少在溝槽的側(cè)壁表面處的體區(qū)的表面接觸，并且體區(qū)中的第一導(dǎo)電類型雜質(zhì)濃度為5 X IO16cnT3或更大。優(yōu)選地，本發(fā)明的IGBT進(jìn)ー步包括第二導(dǎo)電類型的源極區(qū)，其設(shè)置在體區(qū)中的 與其上形成有碳化硅襯底的ー側(cè)相反的區(qū)域中；源電極，其設(shè)置在源極區(qū)上；柵電極，其設(shè)置在絕緣膜上；和漏電極，其與主表面相反地設(shè)置在碳化硅襯底上，其中溝槽的側(cè)壁表面達(dá)到碳化硅半導(dǎo)體層，溝槽的側(cè)壁表面包括源極區(qū)、體區(qū)和碳化硅半導(dǎo)體層，并且至少一部分柵電極面對(duì)溝槽的側(cè)壁表面處的體區(qū)的表面，絕緣膜插在所述至少一部分柵電極和所述體區(qū)的表面之間。優(yōu)選地，在本發(fā)明的IGBT中，源電極的表面的平面形狀是條紋形狀或蜂巣形狀(honeycomo shape)。優(yōu)選地，在本發(fā)明的IGBT中，柵電極由第一導(dǎo)電類型或第二導(dǎo)電類型的多晶硅形成。優(yōu)選地，在本發(fā)明的IGBT中，溝槽的側(cè)壁表面在〈01-10〉方向上相對(duì)于{03-38}面具有-3°或更大且5°或更小的偏離角。優(yōu)選地，在本發(fā)明的IGBT中，形成在〈01-10〉方向和碳化硅襯底的主表面的偏離取向之間的角為5°或更小。優(yōu)選地，在本發(fā)明的IGBT中，形成在ぐ2110〉方向和碳化硅襯底的主表面的偏離取向之間的角為5°或更小。優(yōu)選地，在本發(fā)明的IGBT中，碳化硅襯底的主表面是在形成碳化硅襯底的碳化硅的碳面?zhèn)壬系闹鞅砻?。?yōu)選地，在本發(fā)明的IGBT中，體區(qū)中的第一導(dǎo)電類型雜質(zhì)濃度為I X 102°cm_3或更小。優(yōu)選地，在本發(fā)明的IGBT中，體區(qū)中的第一導(dǎo)電類型雜質(zhì)濃度為8X IO16CnT3或更大且3X IO18CnT3或更小。優(yōu)選地，在本發(fā)明的IGBT中，絕緣膜的厚度為25nm或更大且70nm或更小。優(yōu)選地，在本發(fā)明的IGBT中，第一導(dǎo)電類型是p型，第二導(dǎo)電類型是n型。優(yōu)選地，本發(fā)明的IGBT是常關(guān)型。優(yōu)選地，在本發(fā)明的IGBT中，在27°C或更大且100°C或更小的溫度范圍內(nèi)，在與絕緣膜接觸的體區(qū)的表面中形成反型層的閾值電壓2V或更大。優(yōu)選地，在本發(fā)明的IGBT中，在100°C下，閾值電壓為3V或更大。優(yōu)選地，在本發(fā)明的IGBT中，在200°C下，閾值電壓為IV或更大。
優(yōu)選地，在本發(fā)明的IGBT中，閾值電壓的溫度依賴性為-10mV/°C或更大。優(yōu)選地，在本發(fā)明的IGBT中，在25°C下，電子的溝道遷移率為30cm2/Vs或更大。優(yōu)選地，在本發(fā)明的IGB T中，在100°C下，電子的溝道遷移率為50cm2/Vs或更大。優(yōu)選地，在本發(fā)明的IGBT中，在150°C下，電子的溝道遷移率為40cm2/Vs或更大。優(yōu)選地，在本發(fā)明的IGBT中，電子溝道遷移率的溫度依賴性為-0. 3cm2/Vs°C或更大。優(yōu)選地，在本發(fā)明的IGBT中，在體區(qū)和絕緣膜之間的界面處的勢壘高度為2. 2eV或更大且2. 6eV或更小。優(yōu)選地，在本發(fā)明的IGBT中，在導(dǎo)通狀態(tài)下，溝道電阻小于漂移電阻，溝道電阻是形成在體區(qū)中的溝道區(qū)的電阻值，漂移電阻是除了溝道區(qū)之外的碳化硅半導(dǎo)體層的電阻值。發(fā)明的有利效果考慮到上述情況，本發(fā)明的目的是提供ー種IGBT，其能夠?qū)崿F(xiàn)在設(shè)定閾值電壓時(shí)增加靈活性，同時(shí)實(shí)現(xiàn)抑制溝道遷移率降低。


圖I是第一實(shí)施例中的IGBT的示意性橫截面圖。圖2是示出制造第一實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的一部分的示意性橫截面圖。圖3是示出制造第一實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖4是示出制造第一實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖5是示出制造第一實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖6是示出制造第一實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖I是示出制造第一實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖8是第二實(shí)施例中的IGBT的示意性橫截面圖。圖9是第三實(shí)施例中的IGBT的示意性橫截面圖。圖10是示出制造第三實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的一部分的示意性橫截面圖。圖11是示出制造第三實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖12是示出制造第三實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖13是示出制造第三實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。
圖14是示出制造第三實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖15是示出制造第三實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖16是第四實(shí)施例中的IGBT的示意性橫截面圖。圖17是第五實(shí)施例中的IGBT的示意性橫截面圖。圖18是示出制造第五實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的一部分的示意性橫截面圖。圖19是示出制造第五實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。
圖20是示出制造第五實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖21是示出制造第五實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖22是示出制造第五實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖23是示出制造第五實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖24是示出制造第五實(shí)施例中的IGBT的方法的實(shí)例中的制造步驟的另一部分的示意性橫截面圖。圖25是第六實(shí)施例中的IGBT的示意性橫截面圖。圖26示出了第一實(shí)例的樣品中在p體區(qū)中的p型雜質(zhì)濃度Na (cm_3)和閾值電壓Vth (V)之間的關(guān)系。圖27示出了第二實(shí)例的實(shí)例的IGBT中在p體區(qū)中的p型雜質(zhì)濃度Na (cm_3)和溝道遷移率(cm2/Vs)之間的關(guān)系。圖28示出了第二實(shí)例的比較例的IGBT中在p體區(qū)中的p型雜質(zhì)濃度NA(cnT3)和溝道遷移率(cm2/Vs)之間的關(guān)系。圖29示出了第三實(shí)例中的實(shí)例的IGBT中在柵電壓\ (V)和對(duì)數(shù)標(biāo)度中的漏極電流的量(A)和線性標(biāo)度中的漏極電流的量(A)之間的關(guān)系。圖30分別示出了第四實(shí)例中的實(shí)例A、B和比較例A的IGBT中在閾值電壓(V)和溫度rc)之間的關(guān)系。圖31分別示出了第五實(shí)例中的實(shí)例C和比較例B的IGBT中在溫度(°C )和電子的溝道遷移率(cm2/Vs)之間的關(guān)系。圖32示出了第六實(shí)例的實(shí)例的IGBT中在p體區(qū)中的p型雜質(zhì)濃度(cnT3)和閾值電壓(V)之間的關(guān)系。
具體實(shí)施例方式現(xiàn)在將描述本發(fā)明的實(shí)施例。要注意，在本發(fā)明的圖中，相同的附圖標(biāo)記表示相同或相對(duì)應(yīng)的部分。雖然應(yīng)該將橫線正確地附加在數(shù)字的上方以指示結(jié)晶面或取向，但是由于表達(dá)的限制，在本說明書中，將符號(hào)“-”加在數(shù)字之前來代替將橫線附加在數(shù)字上面。<第一實(shí)施例>圖I是第一實(shí)施例的IGBT的示意性橫截面圖，該IGBT是本發(fā)明的IGBT的ー個(gè)實(shí)例。第一實(shí)施例的IGBT包括由p型碳化硅制成的p+型碳化硅襯底I ;由n型碳化硅制成的且設(shè)置在P+型碳化硅襯底I上的n+型電場停止層2 ;由n型碳化硅制成的且設(shè)置在n+型電場停止層2上的n-型漂移層3 ;由p型碳化硅制成的且設(shè)置在n-型漂移層3上的一對(duì)P體區(qū)4 ;由n型碳化硅制成的且分別設(shè)置在p體區(qū)4中的ー對(duì)n+源極區(qū)5 ;和由p型碳化硅制成的且分別設(shè)置在p體區(qū)4中與n+源極區(qū)5相鄰的ー對(duì)p+區(qū)6。
n-型偏移層3設(shè)置有溝槽16，溝槽16包括達(dá)到n_型漂移層3的側(cè)壁表面16a和由n-型漂移層3形成的底部表面16b。溝槽16的側(cè)壁表面16a依次包括n+源極區(qū)5、p體區(qū)4和n-型漂移層3。絕緣膜91設(shè)置為與溝槽16的側(cè)壁表面16a和底部表面16b、以及與n+源極區(qū)5的上表面的一部分接觸。絕緣膜91還設(shè)置在IGBT的兩端上，分別與p+區(qū)6、p體區(qū)4和n-型漂移層3的上表面接觸。柵電極93設(shè)置在絕緣膜91上并與之接觸，絕緣膜91覆蓋溝槽16的側(cè)壁表面16a和底部表面16b以及n+源極區(qū)5的上表面。柵電極93設(shè)置為面對(duì)在溝槽16的側(cè)壁表面16a上的p體區(qū)4的表面，絕緣膜91插在它們之間。另外，源電極92設(shè)置為分別與n+源極區(qū)5的上表面的一部分和p+區(qū)6的上表面的一部分接觸。此外，漏電極96設(shè)置在p+型碳化硅襯底I上，與p+型碳化硅襯底I的主表面相反。此外，設(shè)置層間絕緣膜94，以覆蓋柵電極93 ;并且設(shè)置源極線95，以覆蓋源電極92和層間絕緣膜94。層間絕緣膜94還設(shè)置在絕緣膜91與源電極92的端部接觸的部分上。在第一實(shí)施例的IGBT中，溝槽16的側(cè)壁表面16a中的每ー個(gè)是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面，并且將p體區(qū)4中的p型雜質(zhì)濃度設(shè)定為5X IO16CnT3或更大。因此，在第一實(shí)施例的IGBT中，可以增加在設(shè)定閾值電壓時(shí)的靈活性，同時(shí)抑制溝道遷移率的降低。本發(fā)明人對(duì)用于在設(shè)定閾值電壓時(shí)增加靈活性同時(shí)抑制溝道遷移率降低的方法進(jìn)行了詳細(xì)研究，并且基于下面的發(fā)現(xiàn)得出了本發(fā)明。通過在相對(duì)于{0001}面具有約8?；蚋〉钠x角的P+型碳化硅襯底主表面上形成諸如n+型電場停止層和n-型漂移層的外延生長層，并且通過在外延生長層中形成具有與P+型碳化娃襯底的主表面垂直的側(cè)壁表面的溝槽，來制作包括碳化娃作為半導(dǎo)體材料的常規(guī)溝道型IGBT。在這種常規(guī)溝道型IGBT中，在溝槽的側(cè)表面中的每ー個(gè)處的p體區(qū)用作溝道區(qū)。然而，在常規(guī)溝道型IGBT中，為了靈活地設(shè)定閾值電壓，増加了 p體區(qū)中的p型雜質(zhì)濃度。為此，在具有高P型雜質(zhì)濃度的P體區(qū)中，不能確保足夠的溝道遷移率。然而，通過本發(fā)明人的研究發(fā)現(xiàn)如果溝槽16的側(cè)壁表面16a處的、用作溝道區(qū)的P體區(qū)4的表面，與第一實(shí)施例中的IGBT相同，是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面，那么就可以以增加的靈活性調(diào)節(jié)閾值電壓，并且可以抑制溝道遷移率的顯著降低，即使P體區(qū)4具有5X IO16CnT3或更大的高p型雜質(zhì)濃度。
由此，在第一實(shí)施例的IGBT中，即使閾值電壓正偏移，也可以抑制溝道遷移率的降低。因此，根據(jù)第一實(shí)施例的IGBT，可以提供能夠?qū)崿F(xiàn)想設(shè)定閾值電壓時(shí)增加的靈活性同時(shí)實(shí)現(xiàn)抑制溝道遷移率降低的IGBT。要注意，上面提到的“雜質(zhì)”指的是引入到碳化硅中以產(chǎn)生多數(shù)載流子的雜質(zhì)。例如，n+型電場停止層2和n-型漂移層3依次外延生長在p+型碳化硅襯底I的ー個(gè)主表面上,并且它們中的每ー個(gè)都通過包含n型雜質(zhì)而是n導(dǎo)電類型。例如，采用N (氮)作為包含在n+型電場停止層2和n_型漂移層3中的每ー個(gè)中的n型雜質(zhì)。n-型漂移層3中的n型雜質(zhì)濃度低于n+型電場停止層2中的n型雜質(zhì)濃度。該ー對(duì)p體區(qū)4彼此分開形成并且彼此面對(duì)，形成在n-型漂移層3中的溝槽16插在它們之間，并且通過包含P型雜質(zhì)而是P導(dǎo)電類型。例如，采用鋁(Al)和/或硼(B)作為包含在P型體區(qū)4中的p型雜質(zhì)。將p體區(qū)4中的p型雜質(zhì)濃度設(shè)定為5X IO16CnT3或更大，如上所述。即使p體 區(qū)4具有5X IO16CnT3或更大的p型雜質(zhì)濃度，并且閾值電壓正偏移，也可以抑制溝道遷移率的降低。為了進(jìn)一步使閾值電壓正偏移，優(yōu)選地將P型體區(qū)4中的p型雜質(zhì)濃度設(shè)定為I X IO17CnT3或更大，并且更優(yōu)選設(shè)定為5 X IO17CnT3或更大。p體區(qū)4中的p型雜質(zhì)濃度優(yōu)選為I X IO20Cm-3或更小。當(dāng)p體區(qū)4中的p型雜質(zhì)濃度為IX IO2tlCnT3或更小時(shí)，可以很容易抑制p體區(qū)4中的結(jié)晶度降低。p體區(qū)4中的p型雜質(zhì)濃度優(yōu)選為8 X IO16CnT3或更大且3 X IO18CnT3或更小。當(dāng)p體區(qū)4中的p型雜質(zhì)濃度為8X IO16CnT3或更大且3X 1018cm_3或更小，在正常操作溫度下可以容易獲得約0至5V的閾值電壓。結(jié)果，很容易的是，可以使用第一實(shí)施例中的IGBT取代包括硅作為半導(dǎo)體材料的常規(guī)IGBT，并且可以將第一實(shí)施例中的IGBT制成為穩(wěn)定的常關(guān)型。還可以很容易避免由p型雜質(zhì)濃度増加造成的溝道遷移率顯著降低。該ー對(duì)p+區(qū)6分別形成在該ー對(duì)p體區(qū)4中，使得p+區(qū)6的上表面與n+源極區(qū)5的上表面相鄰。相對(duì)于n+源極區(qū)5中的每ー個(gè)，p+區(qū)6中的每ー個(gè)形成在與溝槽16相反的區(qū)域中。P+區(qū)6中的p型雜質(zhì)濃度高于p體區(qū)4中的p型雜質(zhì)濃度。設(shè)置該ー對(duì)n+源極區(qū)5，使得它們的上表面分別暴露在該ー對(duì)p體區(qū)4的與其上形成了 P+型碳化硅襯底I的ー側(cè)相反的區(qū)域上。該ー對(duì)n+源極區(qū)5形成為彼此分開并且彼此面對(duì)，形成在n-型漂移層3中的溝槽16夾在它們之間，并且通過包含n型雜質(zhì)而是n導(dǎo)電類型。例如，采用P (磷)作為包含在n+源極區(qū)5中的n型雜質(zhì)。溝槽16的側(cè)壁表面16a中的姆一個(gè)優(yōu)選地在〈01_10>方向相對(duì)于{03-38}面具有-3°或更大且5°或更小的偏離角。在這種情況下，可以很容易進(jìn)ー步提高溝道遷移率。將相對(duì)于面取向{03-38}的偏離角設(shè)定為-3°或更大且5°或更小的原因是基于溝道遷移率和偏離角之間的實(shí)驗(yàn)結(jié)果，該實(shí)驗(yàn)結(jié)果示出在該范圍內(nèi)獲得了尤其高的溝道遷移率。另外，“在〈01-10〉方向上相對(duì)于{03-38}面的偏離角”指的是形成在溝槽16的側(cè)表面16a的法線到包括〈01-10〉方向和〈0001〉方向的平面的正交投影與{03-38}面的法線之間的夾角，并且當(dāng)正交投影接近與〈01-10〉方向平行時(shí)，其符號(hào)為正，當(dāng)正交投影接近與〈0001〉方向平行時(shí)，其符號(hào)為負(fù)。溝槽16的側(cè)壁表面16a更優(yōu)選地基本是{03_38}面，并且進(jìn)一步優(yōu)選地完全是{03-38}面。在這種情況下，可以很容易進(jìn)ー步提高溝道遷移率。該面“基本是{03-38}面”意思是溝槽16的側(cè)壁表面16a在其可以被認(rèn)為基本是{03-38}面的偏離角的范圍內(nèi)，在這種情況下偏離角的范圍在相對(duì)于{03-38}面的偏離角±2°的范圍內(nèi)。該面“完全是{03-38}面”意思是溝槽16的側(cè)壁表面完全匹配{03-38}面。絕緣膜91形成為從n+源極區(qū)5中的ー個(gè)的上表面經(jīng)過溝槽16的側(cè)壁表面16a中的ー個(gè)、底表面16b和另ー個(gè)側(cè)壁表面16a延伸到另ー個(gè)n+源極區(qū)5的上表面。例如，絕緣膜91由ニ氧化硅(SiO2)制成。絕緣膜91的厚度優(yōu)選為25nm或更大且70nm或更小。當(dāng)絕緣膜91的厚度25nm或更大且70nm或更小時(shí)，在第一實(shí)施例中的IGBT工作期間可以很容易抑制擊穿的發(fā)生，并且可以將施加到柵電極93上的柵電壓抑制為低。柵電極93形成為與絕緣膜91接觸，其從n+源極區(qū)5中的ー個(gè)的上表面經(jīng)過溝槽16的側(cè)壁表面16a中的一個(gè)、底表面16b和另一個(gè)側(cè)壁表面16a延伸到另一個(gè)n+源極區(qū)5的上表面。
柵電極93由諸如，包括n型雜質(zhì)或p型雜質(zhì)的多晶硅，或者Al的導(dǎo)體形成，并且尤其優(yōu)選由P型多晶硅形成。當(dāng)柵電極93由p型多晶硅形成時(shí)，可以很容易使閾值電壓正偏移，并且可以將第一實(shí)施例中的IGBT制成為常關(guān)型。例如，可以采用多數(shù)載流子為空穴的多晶硅作為P型多晶硅。當(dāng)使用包括n型雜質(zhì)或p型雜質(zhì)的多晶硅用于柵電極93時(shí)，可以通過向多晶硅加入諸如磷或砷的n型雜質(zhì)，達(dá)到I X IO18CnT3或更大且I X 1021cm_3或更小的濃度，期望地達(dá)到5 X IO19CnT3或更大且5X 102°cm_3或更小的濃度，然后活化n型雜質(zhì)，或者通過向多晶硅加入諸如硼的P型雜質(zhì)，達(dá)到I X IO18CnT3或更大且I X IO21CnT3或更小的濃度，期望達(dá)到5X IO19CnT3或更大且5X 102°cm_3或更小的濃度，然后活化p型雜質(zhì)，來制作柵電極93。源電極92在離開溝槽16的方向上從n+源極區(qū)5的上表面延伸，經(jīng)過P+區(qū)6的上表面，到達(dá)設(shè)置在P+區(qū)6的上表面上的絕緣膜91的上表面。源電極92由能夠與n+源極區(qū)5形成歐姆接觸的材料制成，諸如NixSiy(娃化鎳)。源電極92的表面的平面形狀優(yōu)選是條紋形狀或蜂巣形狀。如果源電極92的表面的平面形狀是條紋形狀或蜂巣形狀，可以很容易獲得對(duì)溝道電子或整體(bulk)中的電子的遷移率的各向異性影響很小的穩(wěn)定的工作特性，并且通過增加溝道電荷可以實(shí)現(xiàn)損耗減小。漏電極96形成為與p+型碳化硅襯底I的其上形成了 n-型漂移層3的表面相反的主表面接觸。漏電極96由能夠與p+型碳化硅襯底I形成歐姆接觸的材料制成，諸如NixSiy或TiAlSi合金，并且電連接到p+型碳化硅襯底I。接下來，將描述第一實(shí)施例中的IGBT的操作。參考圖1，當(dāng)施加到柵電極93的電壓低于閾值電壓時(shí)，即，處于截止?fàn)顟B(tài)時(shí)，在直接位于絕緣膜91下面的p型體區(qū)4中的每ー個(gè)和n+源極區(qū)5中的每ー個(gè)之間的pn結(jié)被反向偏置，并且沒有傳導(dǎo)電流，即使將電壓施加到漏電極96上。另ー方面，當(dāng)將等于或高于閾值電壓的電壓施加到柵電極93上時(shí)，反型層形成在與絕緣膜91接觸的p型體區(qū)4中的每ー個(gè)中的溝道區(qū)中。結(jié)果，n+源極區(qū)5、p體區(qū)4和n-型漂移層3彼此電連接，使電流在源電極92和漏電極96之間流動(dòng)。在第一實(shí)施例的IGBT中，在溝槽16的側(cè)壁表面16a處的、用作溝道區(qū)的p體區(qū)4的表面是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面。從而，即使p體區(qū)4具有5X IO16CnT3或更大的高p型雜質(zhì)濃度且閾值電壓正偏移，也可以抑制溝道區(qū)中載流子(電子)遷移率(溝道遷移率)降低。因此，可以通過使閾值電壓正偏移使第一實(shí)施例中的IGBT更接近常關(guān)型，或者將其制成為常關(guān)型，同時(shí)抑制了溝道遷移率的降低。在25°C或更大且100°c或更小的溫度范圍內(nèi)，在與絕緣膜91接觸的P體區(qū)4的表面中形反成型層的閾值電壓優(yōu)選為2V或更大。在這種情況下，可以很容易在正常操作溫度下將IGBT更可靠地保持在常關(guān)狀態(tài)。在100°C的溫度下，閾值電壓優(yōu)選為3V或更大。在這種情況下，可以很容易在高操作溫度下將IGBT更可靠地保持在常關(guān)狀態(tài)。在200°C的溫度下，閾值電壓優(yōu)選為IV或更大。在這種情況下，可以很容易在高操作溫度下將IGBT更可靠地保持在常關(guān)狀態(tài)。
閾值電壓的溫度依賴性優(yōu)選為_10mV/°C或更大。在這種情況下，很容易將IGBT更穩(wěn)定地保持在常關(guān)狀態(tài)。在本說明書中，“閾值電壓的溫度依賴性”指的是閾值電壓的改變量與IGBT操作溫度的改變量的比率((閾值電壓的改變量)/ (IGBT操作溫度的改變量))。25°C下的電子溝道遷移率優(yōu)選為30cm2/Vs或更大。在這種情況下，可以很容易充分抑制IGBT的導(dǎo)通電阻。100°C下的電子溝道遷移率優(yōu)選為50cm2/Vs或更大。在這種情況下，可以很容易在高操作溫度下充分抑制IGBT的導(dǎo)通電阻。150°C下的電子溝道遷移率優(yōu)選為40cm2/Vs或更大。在這種情況下，可以很容易在更高操作溫度下充分抑制IGBT的導(dǎo)通電阻。電子溝道遷移率的溫度依賴性優(yōu)選為-0. 3cm2/Vs°C或更大。在這種情況下，能夠更穩(wěn)定的抑制IGBT的導(dǎo)通電阻。在本說明書中，“電子溝道遷移率的溫度依賴性”指的是電子溝道遷移率的改變量與IGBT的操作溫度的變化量之間的比率((電子溝道遷移率的改變量)/ (IGBT的操作溫度的變化量))。在p型體區(qū)4和絕緣膜91之間的界面處的勢壘高度優(yōu)選為2. 2eV或更大且2. 6eV或更小。在這種情況下，可以很容易確保高溝道遷移率同時(shí)抑制漏極電流。在本說明書中，“勢壘高度”指的是在P體區(qū)4的導(dǎo)帶和絕緣膜91的導(dǎo)帶之間的帶隙大小。該溝道電阻優(yōu)選小于漂移電阻。在這種情況下，可以很容易充分抑制IGBT的導(dǎo)通電阻。在本說明書中，“溝道電阻”指的是在導(dǎo)通狀態(tài)下形成在P體區(qū)4中的溝道區(qū)的電阻值。此外，在本說明書中，“漂移電阻”指的是在導(dǎo)通狀態(tài)下除了溝道區(qū)之外的n-型漂移層3的電阻值。現(xiàn)在參考圖2至7的示意性橫截面圖，將描述制造第一實(shí)施例中的IGBT的方法的實(shí)例。首先，如圖2所示，依次在p+型碳化硅襯底I的主表面上外延生長n+型電場停止層2和n-型漂移層3。這里，選擇具有與相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面垂直的面取向的表面作為P+型碳化娃襯底I的主表面。接下來，如圖3所示，部分移除n-型漂移層3，以形成溝槽16。如圖3所示，通過在不形成溝槽16的區(qū)域中的n-型漂移層3的上表面上形成諸如抗蝕劑的掩膜層17，并且然后在其厚度方向上部分蝕刻n-型漂移層3，來形成溝槽16。結(jié)果，溝槽16的側(cè)壁表面16a中的每ー個(gè)都是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面。例如，可以通過反應(yīng)離子蝕刻(RIE)實(shí)現(xiàn)該蝕刻，并且特別優(yōu)選使用感應(yīng)耦合等離子體(ICP)RIE。例如，可以采用SF6或SF6和O2的混合氣體作為反應(yīng)氣體，通過ICP-RIE實(shí)現(xiàn)該蝕刻。這種蝕刻可以在將要形成溝槽16的區(qū)域中形成具有基本與p+型碳化硅襯底I的主表面垂直的側(cè)壁表面16a的溝槽16。接下來，如圖4所示，在n-型漂移層3中形成p體區(qū)4、n+源極區(qū)5和p+區(qū)6。例如，p體區(qū)4、n+源極區(qū)5和p+區(qū)6可以用下面描述的方式制造。
首先，執(zhí)行用于形成p體區(qū)4的離子注入。具體地，例如，將Al (鋁)離子注入到n-型漂移層3中，以形成p體區(qū)4。然后，執(zhí)行用于形成n+源極區(qū)5的離子注入。具體地，例如，將P (磷)離子注入到P體區(qū)4中，以在p型體區(qū)4中形成n+源極區(qū)5。此外，執(zhí)行用于形成p+區(qū)6的離子注入。具體地，例如，將Al離子注入到p體區(qū)4中，以在p體區(qū)4中形成p+區(qū)6。例如，通過移除掩膜層17，并且然后在n-漂移層3的主表面上形成由ニ氧化硅(SiO2)制成且在應(yīng)當(dāng)執(zhí)行離子注入的期望區(qū)域中具有開ロ的掩膜層，可以執(zhí)行這些離子注入中的每ー個(gè)。然后，使p體區(qū)4、n+源極區(qū)5和p+區(qū)6經(jīng)歷熱處理。例如，可以通過在諸如氬的惰性氣體氣氛中將其上已經(jīng)形成了 P體區(qū)4、n+源極區(qū)5和p+區(qū)6的p+型碳化硅襯底I加熱到1700°C，并將其保持30分鐘來進(jìn)行熱處理。結(jié)果，活化了注入到p體區(qū)4、n+源極區(qū)5和p+區(qū)6中的雜質(zhì)。接下來，如圖5所示，形成絕緣膜91，例如，可以通過在氧氣氛中將已經(jīng)經(jīng)歷了熱處理的P+型碳化硅襯底I加熱到1300°C，并將其保持60分鐘來形成絕緣膜91。接下來，使其上已經(jīng)形成了絕緣膜91的P+型碳化硅襯底I在一氧化氮(NO)氣體氣氛中經(jīng)歷熱處理。例如，用于該熱處理的條件可以是使得將P+型碳化硅襯底I在1100°c或更大且1300°c或更小的溫度下保持在NO氣體氣氛中約一小時(shí)。這種在NO氣體氣氛中的熱處理可以將氮原子引入到絕緣膜91和p體區(qū)4之間的界面區(qū)。結(jié)果，可以抑制在絕緣膜91和p體區(qū)4中的每ー個(gè)之間的界面區(qū)中形成界面態(tài)，由此提高了 IGBT中的溝道遷移率。雖然在上面的描述中在NO氣體氣氛中進(jìn)行熱處理，但是當(dāng)然也可以采用除NO氣體之外的氣體，只要可以將氮原子引入到絕緣膜91和p體區(qū)4中的每ー個(gè)之間的界面區(qū)中。接下來，使已經(jīng)經(jīng)歷了熱處理的p+型碳化硅襯底I在Ar (氬)氣體氣氛中經(jīng)歷熱處理。例如，用于該熱處理的條件可以是使得將P+型碳化硅襯底I在高于用于在NO氣體氣氛中的熱處理的溫度且低于絕緣膜91的熔點(diǎn)的溫度下保持在Ar氣體氣氛中約一小時(shí)。結(jié)果，可以進(jìn)一歩抑制在絕緣膜91和p體區(qū)4中的每ー個(gè)之間的界面區(qū)中形成界面態(tài)，由此提高了 IGBT中的溝道遷移率。雖然在上面的描述中采用Ar氣體作為氣氛氣體，但是當(dāng)然也可以采用諸如氮?dú)獾钠渌栊詺怏w代替Ar氣體。
特別地，優(yōu)選在比用于在NO氣體氣氛中的熱處理的溫度高的溫度下進(jìn)行在Ar氣體氣氛中的熱處理。結(jié)果，作為保留在絕緣膜91和p體區(qū)4中的每ー個(gè)之間的界面區(qū)中的填隙原子的碳原子可以有效地?cái)U(kuò)散到n-型漂移層3中。由此，可以進(jìn)ー步提高IGBT中的溝道遷移率。例如，可以將用于在NO氣體氣氛中的熱處理的溫度設(shè)定為900°C或更大且1400°C或更小，并且可以將用于在Ar氣體氣氛中的熱處理的溫度設(shè)定為高于用于在NO氣體氣氛中的熱處理的溫度，為1000°C或更大且1500°C或更小。接下來，執(zhí)行形成柵電極93、源電極92、層間絕緣膜94、源極線95和漏電極96的步驟。在這些步驟中，首先，例如通過CVD、光刻和蝕刻，形成由p型多晶硅制成的柵電極93。然后，通過蒸發(fā)在p+型碳化硅襯底I的背表面上形成鎳(Ni)膜，然后加熱和硅化該Ni膜以形成漏電極96。 接下來，如圖6所示，執(zhí)行形成層間絕緣膜94以覆蓋柵電極93和絕緣膜91的步驟。在該步驟中，例如，可以通過利用等離子體CVD將ニ氧化硅(SiO2)膜形成為約I 的厚度，來形成層間絕緣膜94。接下來，如圖7所示，執(zhí)行形成源電極92的步驟。在該步驟中，例如，可以通過光刻和蝕刻在層間絕緣膜94中部分地設(shè)置開ロ，然后通過蒸發(fā)形成鎳(Ni)膜，并且然后加熱和硅化該Ni膜，來形成源電極92。接下來，執(zhí)行形成源極線95以覆蓋源電極92和層間絕緣膜94的步驟。在該步驟中，例如，可以通過形成Al膜以覆蓋源電極92和層間絕緣膜94，來形成源極線95。以這種方式可以制作第一實(shí)施例中的IGBT。〈第二實(shí)施例〉圖8是第二實(shí)施例中的IGBT的示意性橫截面圖，該IGBT是本發(fā)明的IGBT的另ー個(gè)實(shí)例。第二實(shí)施例中的IGBT與第一實(shí)施例中的IGBT的不同在于，在p+型碳化硅襯底I的主表面上沒有設(shè)置n+型電場停止層2。在第二實(shí)施例的IGBT中，在溝槽16的側(cè)壁表面16a上的、用作溝道區(qū)的p體區(qū)4的表面也是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面，并且P體區(qū)4中的p型雜質(zhì)濃度為5X IO16CnT3或更大。因此，可以增加在設(shè)定閾值電壓時(shí)的靈活性，同時(shí)可以抑制溝道遷移率的顯著降低。本實(shí)施例在其它方面與第一實(shí)施例類似，并且因此將不再對(duì)其重復(fù)描述?！吹谌龑?shí)施例〉圖9是第三實(shí)施例中的IGBT的示意性橫截面圖，該IGBT是本發(fā)明的IGBT的另ー個(gè)實(shí)例。第三實(shí)施例中的IGBT的特征是溝槽16的側(cè)壁表面16a相對(duì)于p+型碳化硅襯底I的主表面是傾斜的。在第三實(shí)施例的IGBT中，在溝槽16的側(cè)壁表面16a上的、用作溝道區(qū)的p體區(qū)4的表面也是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面，并且P體區(qū)4中的p型雜質(zhì)濃度為5X IO16CnT3或更大。因此，可以增加在設(shè)定閾值電壓時(shí)的靈活性，同時(shí)可以抑制溝道遷移率的顯著降低。在p+型碳化硅襯底I的主表面的偏離取向和〈01-10〉方向之間形成的角優(yōu)選為5°或更小?！?1-10〉方向是p+型碳化硅襯底I的主表面的代表性偏離取向。由此，通過將在制造P+碳化硅襯底I的過程中由在切割等期間的變化造成的偏離取向的變化設(shè)定為相對(duì)〈01-10〉方向?yàn)?°或更小，可以很容易使n+型電場停止層2和n-型漂移層3更容易地在P+型碳化娃襯底I的主表面上外延生長。形成在p+型碳化硅襯底I的主表面的偏離取向和ぐ2110〉方向之間的夾角優(yōu)選5°或更小。如〈01-10〉方向，ぐ2110〉方向是p+型碳化硅襯底I的主表面的代表性偏離取向。由此，通過將在制造P+碳化硅襯底I的過程中由切割等期間的變化造成的偏離取向的變化設(shè)定為相対ぐ2110〉方向5°或更小，可以很容易使n+型電場停止層2和n-型漂移層3更容易地在p+型碳化硅襯底I的主表面上外延生長。p+型碳化娃襯底I的主表面優(yōu)選是形成P+型碳化娃襯底I的碳化娃的碳面?zhèn)壬系闹鞅砻?。通過采用碳面?zhèn)壬系闹鞅砻孀鳛镻型碳化硅襯底I的主表面，可以使在n+型電場停止層2和n-型漂移層3在其上外延生長之后的P+型碳化硅襯底I的主表面的傾斜(偏離角)更小。例如，這可能導(dǎo)致在相對(duì)P+型碳化硅襯底I的主表面傾斜的溝槽16的側(cè)壁表 面16a的橫截面中彼此面對(duì)的兩個(gè)表面之間的面取向差異更小。要注意，將六方晶的單晶碳化娃的(0001)面定義為娃面,并且將(000-1)面定義為碳面?，F(xiàn)在參考圖10至15的示意性橫截面圖，將描述制造第三實(shí)施例中的IGBT的方法的實(shí)例。首先，如圖10所示，依次在p+型碳化硅襯底I的主表面上外延生長n+型電場停止層2和n-型漂移層3，然后形成掩膜層17。掩膜層17形成為在將要形成溝槽16的部分上具有傾斜表面17a。將掩膜層17的傾斜表面17a形成為，使得通過蝕刻后面將要描述的n-型漂移層3的表面而出現(xiàn)溝槽16的傾斜側(cè)壁表面16a (每ー個(gè)相對(duì)于{0001}面都具有50°或更大且65°或更小的偏離角的表面)。接下來，利用具有上述形狀的掩膜層17作為掩膜蝕刻n-型漂移層3，以在n_型漂移層3的表面中形成具有側(cè)壁表面16a的溝槽16，如圖11所示。然后移除掩膜層17。例如，通過具有高度各向異性的干法蝕刻或熱蝕刻，可以實(shí)現(xiàn)n-型漂移層3的蝕刻。接下來，如圖12所示，在n-型漂移層3中形成p體區(qū)4、n+源極區(qū)5和p+區(qū)6。然后，分別使P體區(qū)4、n+源極區(qū)5和p+區(qū)6經(jīng)歷熱處理，以活化p體區(qū)4、n+源極區(qū)5和P+區(qū)6中的雜質(zhì)。接下來，如圖13所示，形成絕緣膜91。然后，使其上已經(jīng)形成了絕緣膜91的p+型碳化娃襯底I在NO氣體氣氛中經(jīng)歷熱處理,并且隨后使P+型碳化娃襯底I在Ar氣體氣氛中經(jīng)歷熱處理。接下來，執(zhí)行形成柵電極93、源電極92、層間絕緣膜94、源極線95和漏電極96的步驟。然后，通過蒸發(fā)在P+型碳化硅襯底I的背表面上形成鎳(Ni)膜，然后加熱并硅化該Ni膜以形成漏電極96。接下來，如圖14所示，執(zhí)行形成層間絕緣膜94以覆蓋柵電極93和絕緣膜91的步驟。在該步驟中，例如，可以通過利用等離子體CVD將ニ氧化硅(SiO2)膜形成為約I 的厚度，來形成層間絕緣膜94。接下來，如圖15所示，執(zhí)行形成源電極92的步驟。在該步驟中，例如，可以通過光刻和蝕刻在層間絕緣膜94中部分地設(shè)置開ロ，然后通過蒸發(fā)形成鎳(Ni)膜，并且然后加熱和硅化該Ni膜，來形成源電極92。接下來，執(zhí)行形成源極線95以覆蓋源電極92和層間絕緣膜94的步驟。在該步驟中，例如，可以通過形成Al膜以覆蓋源電極92和層間絕緣膜94，來形成源極線95。以這種方式可以制作第三實(shí)施例中的IGBT。本實(shí)施例在其它方面與第一和第二實(shí)施例類似，并且因此將不再對(duì)其重復(fù)描述?！吹谒膶?shí)施例〉圖16是第四實(shí)施例中的IGBT的示意性橫截面圖，該IGBT是本發(fā)明的IGBT的另ー個(gè)實(shí)例。第四實(shí)施例中的IGBT與第三實(shí)施例中的IGBT的不同在于，在p+型碳化硅襯底I的主表面上沒有設(shè)置n+型電場停止層2。在第四實(shí)施例的IGBT中，在溝槽16的側(cè)壁表面16a上的、用作溝道區(qū)的p體區(qū)4的表面也是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面，并且P體區(qū) 4中的p型雜質(zhì)濃度為5X IO16CnT3或更大。因此，可以增加在設(shè)定閾值電壓時(shí)的靈活性，同時(shí)可以抑制溝道遷移率的顯著降低。本實(shí)施例在其它方面與第一至第三實(shí)施例類似，并且因此將不再對(duì)其重復(fù)描述。〈第五實(shí)施例〉圖17是第五實(shí)施例中的IGBT的示意性橫截面圖，該IGBT是本發(fā)明的IGBT的另ー個(gè)實(shí)例。第五實(shí)施例中的IGBT的特征是溝槽16的側(cè)壁表面16a相對(duì)于p+型碳化硅襯底I的主表面是傾斜的，并且設(shè)置從側(cè)壁表面16a延伸的底部表面16b。在第五實(shí)施例的IGBT中，在溝槽16的側(cè)壁表面16a上的、用作溝道區(qū)的p體區(qū)4的表面也是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面，并且P體區(qū)4中的p型雜質(zhì)濃度為5X IO16CnT3或更大。因此，可以增加在設(shè)定閾值電壓時(shí)的靈活性，同時(shí)可以抑制溝道遷移率的顯著降低?，F(xiàn)在參考圖2和18至24的示意性橫截面圖，將描述制造第五實(shí)施例中IGBT的方法的實(shí)例。首先，如圖2所示，依次在p+型碳化硅襯底I的主表面上外延生長n+型電場停止層2和n-型漂移層3。接下來，如圖18所示，在n-型漂移層3中形成p體區(qū)4、n+源極區(qū)5和p+區(qū)6。接下來，如圖19所示，在要形成溝槽16的區(qū)域中形成設(shè)置具有開ロ的掩膜層17，然后在其厚度方向上部分地蝕刻n-型漂移層3，以形成溝槽16。接下來，如圖20所示，利用掩膜層17作為掩膜，執(zhí)行熱蝕刻步驟，從而在溝槽16的側(cè)壁表面16a上出現(xiàn)每個(gè)都具有相對(duì)于{0001}面50°或更大且65°或更小的偏離角的表面。在熱蝕刻步驟中，例如，可以利用氧氣和氯氣的混合氣體作為反應(yīng)氣體，例如在700°C或更大且1000°C或更小的加熱溫度下，執(zhí)行圖20中示出的溝槽16的側(cè)壁表面16a的蝕刻(熱蝕刻)，以形成具有相對(duì)P+型碳化硅襯底I的主表面傾斜的側(cè)壁表面16a的溝槽16，如圖20所示。在該熱蝕刻步驟中，優(yōu)選地將氯氣與氧氣的流量比(氯氣流量/氧氣流量)設(shè)定為0. 5或更大且4或更小，更優(yōu)選設(shè)定為I或更大且2或更小。除了氧氣和氯氣之外,氧氣和氯氣的混合氣體可以包含載氣。例如,可以采用選自由氮?dú)?N2)氣、氬氣和氦氣組成的組的至少ー種類型的氣體作為載氣。
當(dāng)如上所述將熱蝕刻步驟中的加熱溫度設(shè)定為700°C或更大且1000°C或更小時(shí)，例如，熱蝕刻速度約是70 u m/hr。此外，當(dāng)使用ニ氧化硅(SiO2)作為掩膜層17時(shí)，可以極大增加碳化硅對(duì)ニ氧化硅的蝕刻選擇率。由此，在該熱蝕刻步驟中，由SiO2制成的掩膜層17可能將不被充分地蝕刻。在熱蝕刻步驟中出現(xiàn)在溝槽16的側(cè)壁表面16a中的每ー個(gè)上的結(jié)晶面例如是{03-3-8}。也就是說，在熱蝕刻步驟中，作為具有最低蝕刻速度的結(jié)晶面的{03-3-8}面自形成為溝槽16的側(cè)壁表面16a中的每ー個(gè)。接下來，如在圖21所示移除掩膜層17之后，分別使p體區(qū)4、n+源極區(qū)5和p+源6經(jīng)歷熱處理，以活化p體區(qū)4、n+源極區(qū)5和p+源6中的雜質(zhì)。接下來，如圖22所示，形成絕緣膜91。然后，使其上已經(jīng)形成了絕緣膜91的p+型碳化娃襯底I在NO氣體氣氛中經(jīng)歷熱處理,并且隨后使P+型碳化娃襯底I在Ar氣體氣氛中經(jīng)歷熱處理。 接下來，執(zhí)行形成柵電極93、源電極92、層間絕緣膜94、源極線95和漏電極96的步驟。然后，通過蒸發(fā)在P+型碳化硅襯底I的背表面上形成鎳(Ni)膜，然后加熱并硅化該Ni膜以形成漏電極96。接下來，如圖23所示，執(zhí)行形成層間絕緣膜94以覆蓋柵電極93和絕緣膜91的步驟。在該步驟中，例如，可以通過利用等離子體CVD將ニ氧化硅(SiO2)膜形成為約I 的厚度，來形成層間絕緣膜94。接下來，如圖24所示，執(zhí)行形成源電極92的步驟。在該步驟中，例如，可以通過光刻和蝕刻在層間絕緣膜94中部分地設(shè)置開ロ，然后通過蒸發(fā)形成鎳(Ni)膜，并且然后加熱和硅化該Ni膜，來形成源電極92。接下來，執(zhí)行形成源極線95以覆蓋源電極92和層間絕緣膜94的步驟。在該步驟中，例如，可以通過形成Al膜以覆蓋源電極92和層間絕緣膜94，來形成源極線95。以這種方式可以制作第五實(shí)施例中的IGBT。本實(shí)施例在其它方面與第一至第四實(shí)施例類似，并且因此將不再對(duì)其重復(fù)描述?！吹诹鶎?shí)施例〉圖25是第六實(shí)施例中的IGBT的示意性橫截面圖，該IGBT是本發(fā)明的IGBT的另一個(gè)實(shí)例。第六實(shí)施例中的IGBT與第五實(shí)施例中的IGBT的不同在于,在p+型碳化娃襯底I的主表面上沒有設(shè)置n+型電場停止層2。在第六實(shí)施例的IGBT中，在溝槽16的側(cè)壁表面16a上的、用作溝道區(qū)的p體區(qū)4的表面也是相對(duì)于{0001}面具有50°或更大且65°或更小的偏離角的表面，并且P體區(qū)4中的p型雜質(zhì)濃度為5X IO16CnT3或更大。因此，可以增加在設(shè)定閾值電壓時(shí)的靈活性，同時(shí)可以抑制溝道遷移率的顯著降低。本實(shí)施例在其它方面與第一至第五實(shí)施例類似，并且因此將不再對(duì)其重復(fù)描述。第一實(shí)例進(jìn)行實(shí)驗(yàn)以確定p體區(qū)中p型雜質(zhì)濃度和閾值電壓之間的關(guān)系。具體地，首先，如在第一實(shí)施例中，通過包括NO退火部分和Ar退火步驟的エ藝，制作了其中溝槽的側(cè)壁表面每個(gè)都具有(03-3-8)的面取向的實(shí)驗(yàn)IGBT (樣品)。制作在p體區(qū)中p型雜質(zhì)濃度不同的多個(gè)樣品。然后，對(duì)每個(gè)樣品測量閾值電壓。圖26中示出了結(jié)果。在圖26中，水平軸表示P體區(qū)中的P型雜質(zhì)濃度Na (cm_3)，垂直軸表示閾值電壓Vth (V)。圖26中的圓圈表示根據(jù)實(shí)驗(yàn)獲得的數(shù)據(jù)點(diǎn)。圖26中的曲線是指示p體區(qū)中的p型雜質(zhì)濃度和閾值電壓之間關(guān)系的理論曲線。該理論曲線對(duì)應(yīng)于下面指示的表達(dá)式(I)。在表達(dá)式(I)中，ni表示本征載流子密度，Cm表示氧化膜電容，Cpm和％分別表示金屬和半導(dǎo)體的功函數(shù)，AVtteff表示由于有效固定電荷造成的電壓偏移量。另外，Q表示基本電荷(Q=L 6X IO19CX 根據(jù)實(shí)驗(yàn)結(jié)果，使用了 A VQeff=l. 9V。
IOsO
卜風(fēng)In」Vth(Na) = J--^ + -InW + (も,-も)+ AFgejr
…(I) 如圖26所示，根據(jù)實(shí)驗(yàn)獲得的數(shù)據(jù)點(diǎn)沿著理論曲線分布。從圖26中示出的實(shí)驗(yàn)結(jié)果可以認(rèn)為通過將P體區(qū)中的P型雜質(zhì)濃度設(shè)定為8 X IO16CnT3或更大，穩(wěn)定獲得了正閾值電壓，由此實(shí)現(xiàn)常關(guān)狀態(tài)。第二實(shí)例進(jìn)行實(shí)驗(yàn)以檢驗(yàn)p體區(qū)中的p型雜質(zhì)濃度和溝道遷移率之間的關(guān)系。實(shí)驗(yàn)過程如下。首先，如在第一實(shí)例中，通過包括NO退火步驟和Ar退火步驟的エ藝，制作了其中溝槽的側(cè)壁表面每個(gè)都具有(03-3-8)的面取向的實(shí)驗(yàn)IGBT (樣品)。制作p體區(qū)中的p型雜質(zhì)濃度在2X IO16CnT3至lX1017cm_3的范圍內(nèi)變化的多個(gè)樣品。通過在氧氣氛中加熱到1200至1300°C并將其保持約60分鐘來形成絕緣膜。然后，通過在NO氣氛中加熱到1100至1200°C并將其保持約60分鐘來執(zhí)行NO退火エ藝。之后，通過在Ar氣氛中加熱到1200至1300°C并將其保持約60分鐘來執(zhí)行Ar退火エ藝(實(shí)例的IGBT)。為了比較，制作了其中溝槽的側(cè)壁表面每個(gè)都具有(0001)面取向的IGBT (比較例的 IGBT)。然后，對(duì)于實(shí)例的IGBT中的每ー個(gè)和比較例的IGBT測量溝道遷移率。圖27示出了實(shí)例的IGBT中在p體區(qū)中的p型雜質(zhì)濃度和溝道遷移率之間的關(guān)系，并且圖28示出了比較例的IGBT中在p體區(qū)中的p型雜質(zhì)濃度和溝道遷移率之間的關(guān)系。在圖27和28中，水平軸表示P體區(qū)中的P型雜質(zhì)濃度Na (cm-3),并且垂直軸表示溝道遷移率(cm2/Vs)。如圖27所示，可以確定，在其中溝槽的側(cè)壁表面每個(gè)都具有(03-3-8)面取向的實(shí)例的IGBT中，隨著p體區(qū)中的p型雜質(zhì)濃度從2X IO16CnT3增加到I X 1017cm_3，溝道遷移率很難降低。另ー方面，如圖28所示，可以確定，在其中溝槽的側(cè)壁表面每個(gè)都具有(0001)面取向的比較例的IGBT中，隨著p體區(qū)中的p型雜質(zhì)濃度從2X IO16CnT3增加到IX 1017cm_3，溝道遷移率降低約25%。如圖27的垂直軸和圖28的垂直軸所指示的，還確認(rèn)了實(shí)例的IGBT中的溝道遷移率在絕對(duì)值上顯著高于比較例的IGBT中的溝道遷移率。因此可以意識(shí)到實(shí)例的IGBT具有的溝道遷移率高于比較例的IGBT的溝道遷移率，隨著p體區(qū)中p型雜質(zhì)濃度的増加，在實(shí)例的IGBT和比較例的IGBT之間的溝道遷移率的差異變得更大。
根據(jù)這些實(shí)驗(yàn)結(jié)果已經(jīng)確認(rèn)，根據(jù)實(shí)例的IGBT，閾值電壓可以正偏移，同時(shí)抑制了溝道遷移率降低。第三實(shí)例進(jìn)行實(shí)驗(yàn)以檢驗(yàn)實(shí)例的IGBT的閾值電壓。具體地，首先，如在第一實(shí)例中，制作其中溝槽的側(cè)壁表面每個(gè)都具有(03-3-8)面取向的實(shí)驗(yàn)IGBT (實(shí)例IGBT)。然后，對(duì)于實(shí)例的IGBT，測量隨著變化的柵電壓的漏極電流的量的值。對(duì)于相同的測量結(jié)果，通過在對(duì)數(shù)標(biāo)度和線性標(biāo)度中繪制漏極電流的量來確定閾值電壓。圖29中示出的是通過這種繪制建立的曲線。在圖29中，水平軸表示柵電壓(VG)，左邊的垂直軸表示對(duì)數(shù)標(biāo)度中的漏極電流的量(log Id)(A)，右邊的垂直軸表示線性標(biāo)度中的漏極電流的量(線性Id)(A)。在圖29中， 粗線表示對(duì)數(shù)標(biāo)度中漏極電流的量(log Id) (A),細(xì)線表示線性標(biāo)度中漏極電流的量(線性Id) (A)0如圖29所示，確認(rèn)了從在對(duì)數(shù)標(biāo)度中指示漏極電流的量的曲線獲得的閾值電壓(圖29中的點(diǎn)A)小于通過在線性標(biāo)度中指示漏極電流的量的曲線的直線部分延長而獲得的閾值電壓(圖29中的點(diǎn)B)。從在對(duì)數(shù)標(biāo)度中指示漏極電流的量的曲線獲得的閾值電壓表示隨著柵電壓的增加而在與絕緣膜接觸的P型體區(qū)中的區(qū)域中開始形成薄溝道區(qū)(弱反型層)時(shí)的電壓。在本說明書中，將形成弱反型層的電壓稱為閾值電壓。第四實(shí)例進(jìn)行實(shí)驗(yàn)以檢驗(yàn)實(shí)例的IGBT的閾值電壓的溫度依賴性。具體地，首先，如在第一實(shí)例中，制作了其中溝槽的側(cè)壁表面每個(gè)都具有(03-3-8)面取向的實(shí)驗(yàn)IGBT (實(shí)例IGBT)。制作了分別具有IX IO18CnT3 (實(shí)例A)和5X IO17CnT3 (實(shí)例B)的p體區(qū)中的p型雜質(zhì)(Al)濃度的兩種類型的IGBT。為了比較，除了溝槽的側(cè)壁表面每個(gè)都具有(0001)面取向之外，與實(shí)例的IGBT —樣地制作了實(shí)驗(yàn)IGBT (比較例A的IGBT)。將比較例A的IGBT中的p體區(qū)中的p型雜質(zhì)(Al)濃度設(shè)定為2X IO1W30然后，在室溫(250C )至200°C的溫度范圍內(nèi)，檢驗(yàn)實(shí)例A、B和比較例A的各個(gè)IGBT中在閾值電壓和溫度之間的關(guān)系。圖30中示出了結(jié)果。在圖30中，圓圈指示實(shí)例A的IGBT在每個(gè)溫度(°C )下的閾值電壓(V)，方塊指示實(shí)例B的IGBT在每個(gè)溫度(°C)下的閾值電壓(V)，并且三角形指示比較例A的IGBT在每個(gè)溫度(°C)下的閾值電壓(V)。如圖30所示，確認(rèn)了實(shí)例A和B的IGBT的閾值電壓高于比較例A的IGBT的閾值電壓，在室溫(25°C )至100°C的溫度范圍內(nèi)，實(shí)例A和B的IGBT的閾值電壓全部為2V或更大，使得可以穩(wěn)定地保持常關(guān)狀態(tài)。具體地，已經(jīng)確認(rèn)在100°C下實(shí)例A的IGBT的閾值電壓為3V或更大，并且在200°C下為IV或更大，使得可以在更高的溫度下穩(wěn)定地保持常關(guān)狀態(tài)。還確認(rèn)了在實(shí)例A的IGBT和實(shí)例B的IGBT中，閾值電壓的溫度依賴性(圖中近似直線的傾斜)分別是_7mV/°C和_6mV/°C，其兩者均為-10mV/°C或更大。為了從另ー個(gè)觀點(diǎn)說明，確認(rèn)了在實(shí)例A的IGBT和實(shí)例B的IGBT中，閾值電壓的溫度依賴性(圖中近似直線的傾斜)的絕對(duì)值分別是7mV/°C和6mV/°C，其兩者均為10mV/°C或更小，因此可以穩(wěn)定地保持常關(guān)狀態(tài)。第五實(shí)例進(jìn)行實(shí)驗(yàn)以檢查IGBT實(shí)例中的電子溝道遷移率的溫度依賴性。具體地，首先，如在第一實(shí)例中，制作其中溝槽的側(cè)壁表面每個(gè)都具有(03-3-8)面取向的實(shí)驗(yàn)IGBT (實(shí)例C的 IGBT)。為了比較，除了溝槽的側(cè)壁表面每個(gè)都具有(0001)面取向之外，與實(shí)例的IGBT實(shí)例ー樣地制作了實(shí)驗(yàn)IGBT (比較例B的IGBT )。然后，在室溫(25°C)至200°C的溫度范圍內(nèi)檢驗(yàn)實(shí)例C和比較例B的各個(gè)的IGBT中在電子溝道遷移率與溫度之間的關(guān)系。圖31中示出了結(jié)果。在圖31中，圓圈指示實(shí)例C的IGBT中在每個(gè)溫度(°C)下的電子溝道遷移率(cm2/Vs)，并且三角形指示比較例B的IGBT中在每個(gè)溫度(°C )下的電子溝道遷移率(cm2/Vs )。
如圖31所示，已經(jīng)確認(rèn)實(shí)例C的IGBT的溝道遷移率比比較例B的IGBT的遷移率高，其在室溫(25°C)下為30cm2/Vs或更大，在100°C下為50cm2/Vs或更大。另外，根據(jù)圖31所示的結(jié)果認(rèn)為，實(shí)例C的IGBT的溝道遷移率在150°C下為40cm2/Vs或更大。如圖31所示，還確認(rèn)了實(shí)例C的IGBT中的溝道遷移率的溫度依賴性為約-0. 14cm2/Vs°C，其為-0. 3cm2/Vs°C或更大。為了從另ー個(gè)觀點(diǎn)說明，還確認(rèn)了實(shí)例C的IGBT中的電子溝道遷移率的溫度依賴性的絕對(duì)值為0. 3cm2/Vs°C或更小，使得可以穩(wěn)定地抑制IGBT的導(dǎo)通電阻。第六實(shí)例進(jìn)行實(shí)驗(yàn)以檢驗(yàn)實(shí)例的IGBT中在p體區(qū)域的p型雜質(zhì)(Al)濃度(cm_3)和閾值電壓(V)之間的關(guān)系。具體地，首先，如在第一實(shí)例中，制作了其中溝槽的側(cè)壁表面每個(gè)都具有(03-3-8)面取向的實(shí)驗(yàn)IGBT (實(shí)例的IGBT)。這里，制作了 p體區(qū)中的p型雜質(zhì)(Al)濃度不同的五種樣品。然后，對(duì)這五個(gè)樣品中的每ー個(gè)檢驗(yàn)閾值電壓。圖32示出了結(jié)果。在圖32中，水平軸表示p體區(qū)中的p型雜質(zhì)(Al)濃度(cm_3)，并且垂直軸表示閾值電壓(V)。如圖32所示，確認(rèn)了隨著p體區(qū)中的p型雜質(zhì)濃度的増加，閾值電壓增加。根據(jù)圖32中示出的結(jié)果認(rèn)為，在p體區(qū)中的p型雜質(zhì)濃度為8 X IO16CnT3或更大且3 X 1018cm_3或更小的范圍內(nèi)，閾值電壓約為0至5V。此外，由于如上所述p體區(qū)中的p型雜質(zhì)濃度可以增加，同時(shí)在實(shí)例的IGBT中抑制了溝道遷移率的降低，可以認(rèn)為，當(dāng)P體區(qū)中的P型雜質(zhì)濃度約為8X IO16CnT3至3X IO16CnT3時(shí)，可以確保足夠的溝道遷移率。因此確認(rèn)了通過將p體區(qū)中的p型雜質(zhì)濃度設(shè)定為8X1016cm_3或更大且3X IO1W3或更小，可以使用實(shí)例的IGBT來代替包括硅作為半導(dǎo)體材料的常規(guī)IGBT，并且實(shí)例的IGBT可以穩(wěn)定地保持在常關(guān)型?？梢哉J(rèn)為，還可以避免由p體區(qū)中的p型雜質(zhì)濃度的増加造成的溝道遷移率顯著降低。應(yīng)該理解，這里公開的實(shí)施例和實(shí)例在每個(gè)方面都是說明性，而不是限制性的。本發(fā)明的范圍由權(quán)利要求項(xiàng)定義，而不是由上面的描述定義，并且g在包括在與權(quán)利要求等價(jià)的范圍和含義內(nèi)的任何修改。エ業(yè)適用性本發(fā)明可以用于IGBT。
附圖標(biāo)記列表Ip+型碳化娃襯底；2n+型電場停止層；3n_型漂移層；4p體區(qū)；5n+源極區(qū)域；6p+區(qū)；16溝槽；16a偵彳壁表面；16b底部表面；17掩膜層；17a傾斜表面；91絕緣膜；92源電極；93柵電極；94層間絕緣膜；95源極 線；96漏電極。
權(quán)利要求
1.ー種IGBT，包括 第一導(dǎo)電類型的碳化娃襯底(I); 第二導(dǎo)電類型的碳化硅半導(dǎo)體層(3)，所述碳化硅半導(dǎo)體層(3)設(shè)置在所述碳化硅襯底(I)的主表面上； 溝槽(16)，所述溝槽(16)設(shè)置在所述碳化硅半導(dǎo)體層(3)中； 第一導(dǎo)電類型的體區(qū)(4)，所述體區(qū)(4)設(shè)置在所述碳化硅半導(dǎo)體層(3)中；和 絕緣膜(91)，所述絕緣膜(91)覆蓋至少所述溝槽(16)的側(cè)壁表面(16a)， 所述溝槽(16)的所述側(cè)壁表面(16a)是相對(duì)于{0001}面具有50°或更大65°或更小的偏離角的表面， 所述溝槽(16)的側(cè)壁表面(16a)包括所述體區(qū)(4)的表面， 所述絕緣膜(91)與至少所述溝槽(16)的所述側(cè)壁表面(16a)處的所述體區(qū)(4)的所述表面接觸，并且 所述體區(qū)(4)中的第一導(dǎo)電類型雜質(zhì)濃度為5 X IO16CnT3或更大。
2.根據(jù)權(quán)利要求I所述的IGBT，進(jìn)ー步包括 第二導(dǎo)電類型的源極區(qū)(5)，所述源極區(qū)(5)設(shè)置在所述體區(qū)(4)中的與其上形成有所述碳化硅襯底(I)的ー側(cè)相反的區(qū)域中； 源電極(92 )，所述源電極(92 )設(shè)置在所述源極區(qū)(5 )上； 柵電極(93)，所述柵電極(93)設(shè)置在所述絕緣膜(91)上，和 漏電極(96)，所述漏電極(96)與所述主表面相反地設(shè)置在所述碳化硅襯底(I)上，其中 所述溝槽(16)的所述側(cè)壁表面(16a)達(dá)到所述碳化硅半導(dǎo)體層(3)， 所述溝槽(16)的所述側(cè)壁表面(16a)包括所述源極區(qū)(5)、所述體區(qū)(4)和所述碳化硅半導(dǎo)體層(3)，并且 至少一部分所述柵電極(93)面對(duì)所述溝槽(16)的所述側(cè)壁表面(16a)處的所述體區(qū)(4)的所述表面，所述絕緣膜(91)插在所述至少一部分所述柵電極(93)和所述體區(qū)(4)的所述表面之間。
3.根據(jù)權(quán)利要求2所述的IGBT，其中 所述源電極(92)的表面的平面形狀是條紋形狀或蜂巣形狀。
4.根據(jù)權(quán)利要求2所述的IGBT，其中 所述柵電極(93)由第一導(dǎo)電類型或第二導(dǎo)電類型的多晶硅形成。
5.根據(jù)權(quán)利要求I所述的IGBT，其中 所述溝槽(16)的所述側(cè)壁表面(16a)在〈01-10〉方向上相對(duì)于{03-38}面具有-3°或更大且5°或更小的偏離角。
6.根據(jù)權(quán)利要求I所述的IGBT，其中 形成在〈01-10〉方向和所述主表面的偏離取向之間的角為5°或更小。
7.根據(jù)權(quán)利要求I所述的IGBT，其中 形成在ぐ2110〉方向和所述主表面的偏離取向之間的角為5°或更小。
8.根據(jù)權(quán)利要求I所述的IGBT，其中 所述主表面是在形成所述碳化硅襯底(I)的碳化硅的碳面?zhèn)壬系闹鞅砻妗?br> 9.根據(jù)權(quán)利要求I所述的IGBT，其中 所述體區(qū)(4)中的所述第一導(dǎo)電類型雜質(zhì)濃度為lX102°cnT3或更小。
10.根據(jù)權(quán)利要求I所述的IGBT，其中 所述體區(qū)(4)中的所述第一導(dǎo)電類型雜質(zhì)濃度為8 X IO16CnT3或更大且3 X IO18CnT3或更小。
11.根據(jù)權(quán)利要求I所述的IGBT，其中 所述絕緣膜(91)的厚度為25nm或更大且70nm或更小。
12.根據(jù)權(quán)利要求I所述的IGBT，其中 所述第一導(dǎo)電類型是P型，并且所述第二導(dǎo)電類型是η型。
13.根據(jù)權(quán)利要求I所述的IGBT，其中 所述IGBT是常關(guān)型。
14.根據(jù)權(quán)利要求I所述的IGBT，其中 在27°C或更大且100°C或更小的溫度范圍內(nèi)，在與所述絕緣膜(91)接觸的所述體區(qū)(4)的所述表面中形成反型層的閾值電壓為2V或更大。
15.根據(jù)權(quán)利要求14所述的IGBT，其中 在100°C下，所述閾值電壓為3V或更大。
16.根據(jù)權(quán)利要求14所述的IGBT，其中 在200°C下，所述閾值電壓為IV或更大。
17.根據(jù)權(quán)利要求14所述的IGBT，其中 所述閾值電壓的溫度依賴性為-10mV/°C或更大。
18.根據(jù)權(quán)利要求I所述的IGBT，其中 在25°C下，電子的溝道遷移率為30cm2/Vs或更大。
19.根據(jù)權(quán)利要求I所述的IGBT，其中 在100°C下，電子的溝道遷移率為50cm2/Vs或更大。
20.根據(jù)權(quán)利要求I所述的IGBT，其中 在150°C下，電子的溝道遷移率為40cm2/Vs或更大。
21.根據(jù)權(quán)利要求I所述的IGBT，其中 電子的溝道遷移率的溫度依賴性為-O. 3cm2/Vs°C或更大。
22.根據(jù)權(quán)利要求I所述的IGBT，其中 在所述體區(qū)(4)和所述絕緣膜(91)之間的界面處的勢壘高度為2. 2eV或更大且2. 6eV或更小。
23.根據(jù)權(quán)利要求I所述的IGBT，其中 在導(dǎo)通狀態(tài)下，溝道電阻小于漂移電阻，所述溝道電阻是形成在所述體區(qū)(4)中的溝道區(qū)的電阻值，所述漂移電阻是除了所述溝道區(qū)之外的所述碳化硅半導(dǎo)體層(3)的電阻值。
全文摘要
一種IGBT，包括設(shè)置在碳化硅半導(dǎo)體層(3)中的溝槽(16)，設(shè)置在碳化硅半導(dǎo)體層(3)中的第一導(dǎo)電類型的體區(qū)(4)；和至少覆蓋溝槽(16)的側(cè)壁表面(16a)的絕緣膜(91)，溝槽(16)的側(cè)壁表面(16a)是相對(duì)于{0001}面具有50°或更大65°或更小的偏離角的表面，溝槽(16)的側(cè)壁表面(16a)包括體區(qū)(4)的表面，絕緣膜(91)與至少溝槽(16)的側(cè)壁表面(16a)上的體區(qū)(4)的表面接觸，并且體區(qū)(4)中的第一導(dǎo)電類型雜質(zhì)濃度為5×1016cm-3或更大。
文檔編號(hào)H01L29/739GK102859698SQ201280001188
公開日2013年1月2日 申請日期2012年1月23日 優(yōu)先權(quán)日2011年3月30日
發(fā)明者和田圭司, 增田健良, 穗永美紗子, 日吉透 申請人:住友電氣工業(yè)株式會(huì)社