一種制造含有集成橫向電阻的半導體部件的方法
【專利摘要】本發(fā)明公開了一種制造含有至少一個集成橫向電阻（11）的半導體部件的方法包括以下步驟：準備一個具有互補于第一導電類型的第二導電類型（p）的摻雜基區(qū)（4）并由第一導電類型（n）的摻雜半導體材料構(gòu)成的半導體本體（1），所述基區(qū)（4）相鄰于半導體本體（1）的一個表面；涂覆半導體本體（1）的表面，其中，至少一個具有預定義寬度的隱窩（18）被引入掩膜（16），使得基區(qū)（4）的電阻區(qū)（10）至少部分暴露；用第一導電類型（n）的摻雜劑涂覆暴露的電阻區(qū)（10），其涂覆方法為在暴露的電阻區(qū)（10）的表面形成一個具有高摻雜濃度的第一導電類型（n）的薄涂層（20）；將涂覆的第一導電類型（n）的摻雜劑打入電阻區(qū)（10），其打入方法為在具有高摻雜濃度的薄涂層（20）上形成一個具有低摻雜濃度的較厚層（21,22）。
【專利說明】一種制造含有集成橫向電阻的半導體部件的方法
【技術(shù)領域】
[0001]本發(fā)明涉及一種制造含有至少一個集成橫向電阻的半導體部件的方法。
【背景技術(shù)】
[0002]橫向電阻通常在功率半導體部件中起主要作用，尤其是在高壓晶閘管中。例如，在含有一個所謂的放大門電路結(jié)構(gòu)的晶閘管結(jié)構(gòu)中，當導通晶閘管時，所述橫向電阻被實施用于限制電流上升率。特別是，晶閘管結(jié)構(gòu)中的集成橫向電阻用于限制電流通過一個或多個放大門極，從而防止極端轉(zhuǎn)換情況下對半導體部件的任何可能的傷害。
[0003]含有放大門電路結(jié)構(gòu)的晶閘管通常是徑向?qū)ΨQ的構(gòu)造。主發(fā)射區(qū)與一個或多個通過輔助發(fā)射極或所謂的放大門極相接觸的輔助發(fā)射區(qū)同心設置。在一個或多個這些放大門極中，可以設置集成橫向電阻來保護晶閘管，該集成電阻設置在特別為此提供的電阻區(qū)中。所述放大門極通常是環(huán)形的。正因為如此，所述集成橫向電阻最好為徑向?qū)ΨQ的形態(tài)。
[0004]已知專利DE19640311B4公開了一種制造半導體部件的方法，其中的電阻，例如位于第二和第三放大門電路段的P基電阻特別的通過使用高能粒子進行輻射的方式凝固在貯備處理的晶閘管芯塊上。輻射所帶來的缺陷使得半導體本體內(nèi)的自由載流子的移動性降低，如此使得電阻增加。然而，此方法的一個缺點是所涉及的費用可觀，因為所述輻射只能由專用的加速器來實施。
[0005]EP0472880B1同樣描述了一種制造含有定義的橫向電阻的半導體部件的方法。提供了一種含有橫向電阻的晶閘管，其電阻區(qū)含有比該電阻區(qū)周圍的層低的摻雜濃度。所述集成電阻通常通過摻雜原子，例如硼或鋁，以擴散或注入的方式形成于半導體內(nèi)部。在通過離子注入的方式引入摻雜原子的情況中，電阻值借助于選擇的劑量來控制。如果摻雜原子通過擴散的方式引入，摻雜層的結(jié)構(gòu)化蝕刻將用以調(diào)整電阻值。當然，所述方法使生產(chǎn)具有高度可復制性電阻值的橫向電阻成為可能，但是其缺點在于由半導體內(nèi)的結(jié)構(gòu)化蝕刻所產(chǎn)生的蝕刻步驟，因為蝕刻過程中的邊緣覆蓋對隨后的照相工藝(Phototechnical)步驟提出了特別高的要求。在離子注入過程中，注入原子相對較低的穿透深度是其弊端所在。

【發(fā)明內(nèi)容】

[0006]在這種背景下，本發(fā)明的目標是提供一種制造含有至少一個集成橫向電阻的半導體部件的方法，所述半導體部件中的橫向電阻可以由一種定義好的并且可靠的方式制造，電阻值具有高度可復制性，橫向電阻能夠以最小的生產(chǎn)工藝支出集成在半導體部件中。
[0007]此目標可由根據(jù)權(quán)利要求1所述的制造具有所述特征的半導體部件方法的發(fā)明解決。從屬權(quán)利要求進一步公開了本發(fā)明的具體優(yōu)選實施例。
[0008]應當指出的是，權(quán)利要求中單獨列出的所述特征可由技術(shù)上有意義的任何方式彼此結(jié)合并揭示本發(fā)明更多的實施例。
[0009]本發(fā)明基于特別的改變預定義導電類型的半導體區(qū)的電阻的構(gòu)想，所述構(gòu)想是通過局部引入含有互補于第一次提到的導電類型的不同導電類型的摻雜劑來實現(xiàn)的。[0010]根據(jù)本發(fā)明所述的制造含有至少一個集成橫向電阻的半導體部件的方法，首先要準備一個由第一導電類型的摻雜半導體材料構(gòu)成的半導體本體。將第二導電類型的摻雜劑從表面引入半導體本體內(nèi)以形成一個相鄰于半導體本體表面的第二導電類型的摻雜基區(qū)。摻雜劑的第二導電類型互補于半導體本體的第一導電類型。優(yōu)選的，例如，第二導電類型的摻雜劑通過擴散和/或注入的方式引入。
[0011]半導體本體的表面隨后被覆膜，至少一個具有預定義寬度的隱窩以這樣一種方式引入掩膜，即基區(qū)的電阻區(qū)至少部分暴露。基區(qū)的電阻區(qū)在此形成基區(qū)中產(chǎn)生集成橫向電阻的區(qū)域。優(yōu)選的，覆膜用掩膜氧化物來完成，尤其是熱生產(chǎn)的掩膜氧化物，但是同樣可以用合適的光刻膠來完成，其中應用于半導體本體的掩膜是結(jié)構(gòu)化的，例如根據(jù)提供的隱窩的照相工藝。
[0012]未被掩膜覆蓋的暴露的電阻區(qū)隨后從表面涂覆第一導電類型的摻雜劑，也就是說，所述摻雜劑的導電類型互補于基區(qū)的第二導電類型。在此步驟中，一個具有高摻雜濃度的第一導電類型的薄涂層形成于電阻區(qū)的自由表面。優(yōu)選的，摻雜劑的涂覆由掩蔽的擴散和/或掩蔽的注入工序來完成。
[0013]在用第一導電類型的摻雜劑涂覆暴露的電阻區(qū)之后，所述薄涂層在隨后的打入步驟中被打入電阻區(qū)，即被打入第二導電類型的基區(qū)。在這里一個具有較低摻雜濃度的較厚層形成于具有高摻雜濃度的薄摻雜層。通過將第一導電類型的摻雜劑打入互補于第一導電類型的第二導電類型的基區(qū)電阻區(qū)，電阻區(qū)的基區(qū)的導電性特別的發(fā)生變化，尤其是降低了，借此橫向電阻就形成了。優(yōu)選的，打入步驟是通過加熱半導體本體實施的，并且發(fā)生在，例如一個溫度高于或近似等于1200°C的氧化環(huán)境中幾個小時。
[0014]本發(fā)明能夠?qū)崿F(xiàn)的優(yōu)點尤其在于橫向電阻的電阻值可以更好的設置，即更精確和更可靠。此外，根據(jù)本發(fā)明所述的方法可以在現(xiàn)有的半導體部件制造過程中沒有巨大額外支出的情況下集成。因為根據(jù)本發(fā)明，集成橫向電阻的制造過程避免了蝕刻步驟，又可以在半導體部件的電阻區(qū)獲得明顯較小的結(jié)構(gòu)，例如，明顯小于30μπι，能夠使差動電阻實質(zhì)上設置得更加均勻。特別優(yōu)選的，電阻值的大小根據(jù)本發(fā)明所述的方法借助于掩膜隱窩的寬度和/或進入第二導電類型的電阻區(qū)的第一導電類型的摻雜劑的穿透深度來確定。
[0015]在根據(jù)本發(fā)明所述的方法的一個優(yōu)選實施例中，允許具有高摻雜濃度的第一導電類型的薄涂層從半導體本體表面擴散進入第二導電類型的基區(qū)的電阻區(qū)。如此，電阻值可以以簡單的方式設置，即通過摻雜劑的涂覆濃度和選擇的擴散參數(shù)，例如溫度和擴散時間設置。例如，涂覆在溫度大約接近1000°c進行數(shù)個小時。通過擴散的方式進行涂覆的根本優(yōu)點是易于集成到半導體部件的整個制造過程中。
[0016]在根據(jù)本發(fā)明所述的方法的另一個優(yōu)選實施例中，具有高摻雜濃度的第一導電類型的薄涂層從半導體本體的表面注入第二導電類型的基區(qū)的電阻區(qū)。相比于擴散的方式，注入的方式的根本優(yōu)勢在于對摻雜劑的涂覆濃度的更精確的控制。
[0017]在根據(jù)本發(fā)明所述的方法的另一個優(yōu)選實施例中，電阻區(qū)內(nèi)的第二導電類型的基區(qū)的摻雜由打入的第一導電類型的摻雜劑至少部分補償。特別的，電阻區(qū)內(nèi)的第二導電類型的基區(qū)的自由載流子由打入的第一導電類型的摻雜劑的自由載流子部分補償。即，由摻雜的基區(qū)提供的自由載流子的數(shù)量減少了，結(jié)果是基區(qū)的導電性也降低了。優(yōu)選的，由于所述部分補償，沒有pn結(jié)在被打入的第一導電類型的摻雜劑和第二導電類型的摻雜基區(qū)之間形成。本實施例中的橫向電阻的電阻值主要由第一導電類型的摻雜基區(qū)的未補償?shù)妮d流子以及每種情況下被引入掩膜的隱窩的寬度和隱窩的數(shù)量、被打入電阻區(qū)的第一導電類型的摻雜劑的深度決定。
[0018]在本發(fā)明所述的方法的另一個優(yōu)選實施例中，電阻區(qū)內(nèi)的第二導電類型的基區(qū)的摻雜由被打入的第一導電類型的摻雜劑過度補償。結(jié)果是，在被打入的第一導電類型的摻雜劑和第二導電類型的摻雜基區(qū)間形成pn結(jié)。可用于自由載流子的傳導的基區(qū)的有效橫截面隨之在電阻區(qū)減少，導致電阻的增加。因此，電阻的增加由仍然低于pn結(jié)的基區(qū)的方塊電阻決定。
[0019]根據(jù)本發(fā)明所述的方法的一個優(yōu)選實施例，每一個都具有預定義的寬度并彼此以預定義的距離相鄰的多個隱窩被引入掩膜。通過此方法橫向電阻可以特別設置，例如設置成徑向的，以使橫向電阻中功率損耗在整個電阻區(qū)呈現(xiàn)徑向上更均勻的分布。這樣可以防止電阻值空間依賴導致的在高電流和/或高電壓下的任何局部過載和橫向電阻的熱損害。設置這樣的橫向電阻的方法已有描述，例如在本 申請人:的專利申請DE10231199A1中，其整個內(nèi)容作為參考被包括在內(nèi)。
[0020]本發(fā)明的更多特性和優(yōu)點可以從剩下的權(quán)利要求和隨后的對本發(fā)明的示范性實施例的描述中獲得，這些示范性實施例不應理解為對本發(fā)明的限制，在下文中配合附圖詳細說明。
【專利附圖】

【附圖說明】
[0021]圖1示出了根據(jù)本發(fā)明的方法制造的具有電阻區(qū)和集成橫向電阻的晶閘管的放大門電路結(jié)構(gòu)的局部剖視圖。
[0022]圖2示出了圖1所示的晶閘管的電阻區(qū)的放大圖的局部剖視圖(A)到(D)用于解釋根據(jù)本發(fā)明所述的方法的兩個優(yōu)選的實施例，以及
[0023]圖3 (A)到(D)示出了對應于圖2中局部剖視圖(A)到(D)的濃度分布圖，用于解釋根據(jù)本發(fā)明所述的方法的兩個優(yōu)選的實施例。
[0024]在不同的附圖中相同的部分一直采用相同的標號，因此這些部件通常只描述一次。
[0025]附圖標記列表:
[0026]1-半導體本體；2-rT摻雜半導體材料；3_陽極側(cè)發(fā)射極區(qū)；4_陰極側(cè)P摻雜基區(qū)；5-隱窩；6_中心區(qū)，BOD區(qū)；7_陰極側(cè)發(fā)射極區(qū)，輔助發(fā)射極區(qū)；8_發(fā)射電極；9_光學門電路；10_電阻區(qū)；11-集成橫向電阻；12_表面,娃晶片上面；13_表面,娃晶片背面；14_軸；15-鋁擴散深度分布曲線；16_掩膜，掩膜氧化物；17_光刻膠；18_隱窩；19-pn結(jié)；20_n摻雜薄涂層；21_過度補償?shù)碾娮鑼樱?2_部分補償?shù)碾娮鑼樱?3_最初受主濃度；24_未補償?shù)氖┲鞣植记€。
[0027]a-距離；b_寬度；AG1?AG4-放大門極；KV1?KV2濃度分布曲線；N_摻雜劑原子數(shù)量半徑；t，tl，t2-在半導體本體I中的深度。
【具體實施方式】
[0028]圖1示出了光控晶閘管(LTT)的局部剖視圖。所述晶閘管包括半導體本體I,例如，由第一導電類型的半導體材料2構(gòu)成的硅晶片，在本例所描述的示范性實施例中是η-摻雜的半導體材料2。在陽極側(cè)，ρ+摻雜的發(fā)射極區(qū)3形成于半導體材料2上。與發(fā)射極區(qū)3的電接觸是通過一個沒有示出的陽極形成于晶片背面的一個巨大區(qū)域的?；パa于第一導電類型的第二導電類型的基區(qū)4與陰極側(cè)相鄰。在本示范性實施例中，基區(qū)4是ρ摻雜的。所述基區(qū)4包括一個緊縮節(jié)5，在此處晶閘管的中心區(qū)6的基區(qū)4借助于其構(gòu)型形成了一個擊穿電壓降低了的區(qū)域。這樣的擊穿電壓降低了的區(qū)域被本領域技術(shù)人員稱為BOD區(qū)。在陰極側(cè)，η+摻雜的發(fā)射極區(qū)7位于基區(qū)4，例如，可以成為輔助晶閘管的輔助發(fā)射極區(qū)。與發(fā)射極區(qū)7的接觸由發(fā)射電極8完成。另外，發(fā)射電極8同樣可以在外側(cè)與基區(qū)4接觸。
[0029]圖1示出的局部圖中的晶閘管具有一個典型的放大門電路結(jié)構(gòu)，所述放大門電路結(jié)構(gòu)包括放大門極AGl, AG2, AG3, AG4以及一個小型的光學門電路9和一個位于電阻區(qū)10的集成橫向電阻11。在所不的光控晶閘管實施例中，光學門電路9對應于放大門極AG1。圖1所示的晶閘管可以由門電路9光學觸發(fā)。自然地，本發(fā)明同樣適用于具有適配于電觸發(fā)的放大門極AGl的電控晶閘管。
[0030]由圖1可推斷出，電阻區(qū)10位于示出的晶閘管的ρ摻雜基區(qū)4，位于放大門電路結(jié)構(gòu)的兩個輔助發(fā)射極之間，特別的位于第二和第三放大門極AG2和AG3之間。電阻區(qū)10在圖1中用虛線矩形標出。位于電阻區(qū)10內(nèi)部的是橫向電阻11，在圖1中用相應的電阻符號表示。由于集成橫向電阻11以這樣的方式放置，電流上升率限制于適當值，即特別是限制在不會損害晶閘管的值。
[0031]自然地，圖1所示的電阻區(qū)10或橫向電阻11的布置不應當理解為一種限制，其僅僅是一種示范性的布置。例如，電阻區(qū)10和橫向電阻11也可以布置在光學門電路9和其次的放大門極之間，或者布置在光學門電路9和未在圖1中示出的主電極之間。此外，在圖1示出的橫向電阻11之外提供另外一個橫向電阻也是可行的，例如，在光學門電路9和第二放大門極AG2之間。這種將橫向電阻作為限流電阻的布置提供了重要的優(yōu)點，即觸發(fā)的均勻分散(dissemination)，并且能夠在電流迅速上升的情況下將小型光學門電路9中的電流密度限制在一個值，此值不至損害晶閘管。
[0032]優(yōu)選的，圖1所示的晶閘管相對于垂直位于半導體本體I的兩個表面12和13上的軸14旋轉(zhuǎn)對稱設置，其在半導體元件的中心區(qū)8運轉(zhuǎn)。陰極側(cè)的基區(qū)4和發(fā)射極區(qū)7以及對應的電極8和電阻區(qū)10或者橫向電阻11在半導體本體I的表面的平面上設置成圓形的或環(huán)形的。優(yōu)選的，晶閘管是環(huán)形的。然而，圖中所示的前述區(qū)域和層4至11的形狀并不是必須的。他們也可以不設置為圓形或環(huán)形，例如可以設置成多邊形。
[0033]下文將結(jié)合圖2和圖3說明根據(jù)本發(fā)明所述的方法的兩個優(yōu)選實施例。圖2示出了一系列的示意圖(A)到(D)，其用以說明根據(jù)本發(fā)明的兩個優(yōu)選的示范性實施例的制造方法的過程。圖3 (A)到(D)中示出了分別對應于圖2的半導體本體內(nèi)的摻雜劑的濃度分布曲線圖，通過該分布曲線圖，本發(fā)明所述的方法得以進一步闡釋。
[0034]圖2A示出了圖1中的晶閘管的電阻區(qū)10的放大的示意的局部剖視圖。由圖1可推斷出，圖2A中由虛的環(huán)狀線表示的電阻區(qū)10在半導體部件的示范性實施例中，描述為位于陰極側(cè)半導體本體I的P摻雜基區(qū)4中、第二和第三放大門極AG2和AG3之間，。ρ摻雜基區(qū)4向內(nèi)擴散進入半導體本體1，例如，通過在表面12使用鋁原子和一個或多個隨后的打入步驟的預覆蓋或摻雜的方式。打入基區(qū)4的鋁的擴散深度的分布圖在圖2Α中用點劃線15表示。特別的，鋁涂覆過程是在大約1000°C的涂覆溫度下完成的。打入步驟通常是在高于1200°C的氧化環(huán)境中經(jīng)過數(shù)個小時完成的，例如大約5到10個小時。
[0035]在表面12上，掩膜16覆于半導體本體I上。特別的，掩膜16包括熱的或熱生產(chǎn)的掩膜氧化物，例如Si02。從圖2A中可以推斷出，掩膜16已裝備有光刻膠17覆于掩膜16上，隨后將未覆蓋光刻膠17的掩膜16區(qū)域移除，從而將各自具有預定義的寬度和互相之間預定義的距離的三個隱窩18引入掩膜16。隱窩18使得電阻區(qū)10的一部分暴露于表面12上。圖2A所示的隱窩18的數(shù)量只是一個例子，不應當被理解為對此做的限制。自然地，可以提供更多的隱窩18于電阻區(qū)10的掩膜16，同樣的也可以是更少的，例如，只有一個隱窩18。引入掩膜16的隱窩18的數(shù)量和他們各自的寬度以及互相之間的距離根據(jù)所需的電阻區(qū)10的橫向電阻11進行適當?shù)倪x擇。
[0036]圖3A示出了在圖2A中用雙箭頭KVl表示的半導體本體I區(qū)域的摻雜劑的濃度分布曲線。水平軸給出了 P摻雜的基區(qū)4以及η-摻雜的半導體材料2的摻雜劑的數(shù)量N，隨縱軸表示的在半導體本體I中的深度t的變化曲線，深度t從表面12開始測量。特別的，圖3A中的曲線示出了位于半導體本體I的表面12和位于ρ摻雜的基區(qū)4和η-摻雜的半導體材料2間的pn結(jié)19間的基區(qū)4的受主濃度，而pn結(jié)19下方區(qū)域的曲線給出了半導體材料2的施主濃度。
[0037]從圖3A可以推斷出，ρ摻雜基區(qū)4的受主濃度從表面12到表示打入基區(qū)的鋁擴散深度分布曲線的虛線15逐漸減少，隨著深度t繼續(xù)增加，在從線15開始的一小段距離中幾乎沒有變化。在pn結(jié)19之前的一小段距離，ρ摻雜的基區(qū)4的受主濃度突然減少。從pn結(jié)19開始隨著深度t繼續(xù)增加，η-摻雜的半導體材料2內(nèi)的施主濃度在又一次近乎保持不變之前迅速增大。
[0038]圖2Β為移除光刻膠16之后，以電阻區(qū)10示出的半導體本體I。此外，電阻區(qū)10中借由隱窩18暴露的半導體本體I的表面12被涂覆第一導電類型的摻雜劑，即，η型摻雜物質(zhì)。根據(jù)本發(fā)明，具有高摻雜濃度的η摻雜薄涂層20便形成于電阻區(qū)10的表面。
[0039]舉例來說，所述薄涂層20可以由活性如施主的原子(掩蔽的)向內(nèi)擴散形成。例如，典型的η摻雜物質(zhì)磷，這些磷原子的向內(nèi)擴散可以相對簡單的集成在整個半導體部件的制造過程中。例如，所述向內(nèi)擴散可以通過P0C13涂覆或磷化氫涂覆以及一個或多個連續(xù)的打入步驟來實現(xiàn)。典型的，預涂覆是在高于1000°C的溫度中持續(xù)數(shù)個小時完成的。預涂覆步驟因此被稱為高溫步驟。
[0040]如果ρ摻雜的基區(qū)4的受主被涂層20的施主過度補償，就形成了 pn結(jié)。此種情況下電阻區(qū)10的電阻的增加由位于η摻雜涂層20之下的P摻雜的基區(qū)4的方塊電阻決定。這種情況在圖2C中示出，隨后還將詳細描述。
[0041]一種將涂層20向內(nèi)擴散進入基區(qū)4的電阻區(qū)10的替代方法是通過(掩蔽的)注入或離子注入的方法引入磷原子。因為對比于前述通過擴散的方式的預涂覆，離子注入不是一個高溫過程，所以不論是熱Si02還是相匹配的光刻膠都可以作為掩膜16。這簡化了預涂覆中掩膜16的常規(guī)結(jié)構(gòu)，所述預涂覆是通過在圖2A的描述中提到的將隱窩18引入到掩膜16的照相工藝方法實現(xiàn)的。
[0042]相比于已提到的預涂覆方法(P0C13涂覆或磷化氫涂覆)，注入的另一優(yōu)點在于對引入電阻區(qū)10的施主數(shù)量的更精確控制。通過注入的方式進行的施主數(shù)量的可控制的引入使基區(qū)4中只有一部分受主得到補償(部分補償)。在這種情況下，如圖2C至2D所示，施主摻雜的區(qū)域21或22中方塊電阻增加，而不必形成pn結(jié)。這種沒有pn結(jié)形成的情況在圖2D中示出并將在下面進一步描述。
[0043]圖3B示出了半導體本體I區(qū)域的摻雜劑的濃度分布曲線，其由圖2B中的雙箭頭KV2確定。圖2B示出的根據(jù)本發(fā)明的方法的第一個優(yōu)選實施例的涂層20是通過磷涂覆或磷擴散形成的，例如，通過前面所述的P0C13涂覆或磷化氫涂覆。在這一實施例中，活性如施主的磷原子過度補償基區(qū)4或電阻區(qū)10的受主，結(jié)果是在η摻雜涂層20和P摻雜基區(qū)4之間形成pn結(jié)。圖3B示出的濃度曲線分布中，深度tl處能夠清楚地辨認出該pn結(jié)。
[0044]特別的，圖3B標出的曲線示出了位于半導體本體I的表面12與η摻雜涂層20和P摻雜基區(qū)4間的位于深度tl的pn結(jié)之間的區(qū)域中涂層29的施主濃度。在圖3B中可以清楚的看到一個非常高的受主濃度，直到在深度tl的pn結(jié)處其迅速降低。在此區(qū)域由引入的施主過度補償P摻雜基區(qū)4的受主。在深度tl的pn結(jié)和pn結(jié)19之間的曲線示出了基區(qū)4的受主濃度，所述濃度起初在深度tl的pn結(jié)區(qū)域非常低，這是涂層20的施主的過度補償造成的，隨著深度t在較大的方向上距離增大受主濃度迅速增大，之后隨著深度t在pn結(jié)19的方向上繼續(xù)增大，受主濃度與圖3A中已經(jīng)描述過的變化過程相同。
[0045]圖2C示出了根據(jù)本發(fā)明的方法所述的第一個優(yōu)選實施例的打入步驟的結(jié)果。在此步驟中具有高摻雜濃度的薄涂層20形成了具有低摻雜濃度的較厚層21或者電阻層21。特別的，在打入步驟之后，層21具有相較于打入步驟之前的深度tl更深的深度t2。從圖3C中的濃度曲線可以推論出，在表面12和深度t2之間的區(qū)域，由引入層21的施主過度補償在層21或基區(qū)4的受主。在這種情況下電阻由位于深度t2的pn結(jié)之下的P摻雜基區(qū)4的方塊電阻決定。在圖3C中，此區(qū)域由以箭頭標注的位于點t2和19之間的濃度分布曲線KV3表示。
[0046]根據(jù)第一個實施例制造的半導體部件的整個橫向電阻10的電阻水平相應地由引入電阻區(qū)10的層21的數(shù)量、其各自的寬度b和相互之間的距離a，以及各自在電阻區(qū)10的深度t2決定。
[0047]特別優(yōu)選的，圖2C示出的根據(jù)本發(fā)明制造的層21具有不同的寬度，尤其是各個層21的寬度隨著半徑r的增大而增大。然而,寬度也可以隨著半徑r的增大而減小。此實施例使橫向電阻11以這樣的方式在徑向設置，例如，電阻中消散的功率損耗在整個徑向電阻區(qū)均勻分布。這使得觸發(fā)均勻分散，并且如前所述，在電流迅速增大的情況下將小型光學門電路9中的電流密度限制在一個不會損害晶閘管的值。
[0048]圖2D示出了根據(jù)本發(fā)明的方法制造的第二個優(yōu)選實施例的打入步驟的結(jié)果。第二個實施例不同于前面所述的第一個實施例之處在于，磷原子通過離子注入的方式引入暴露的電阻區(qū)10取代磷涂覆。涂覆暴露的電阻區(qū)10以通過注入的方式形成具有高摻雜濃度的薄涂層20沒有在圖中示出，但是發(fā)生過程實質(zhì)上類似于圖2B中描述的情況。然而，因為在注入方式的幫助下，引入大量的施主以在暴露的電阻區(qū)10形成薄涂層20的過程以一種實質(zhì)上可控的方式發(fā)生，并且電阻區(qū)10或基區(qū)4內(nèi)只有部分受主由引入的施主補償(部分補償)，在根據(jù)本發(fā)明的方法的第二個實施例中，沒有pn結(jié)在η摻雜的涂層20和ρ摻雜的基區(qū)4間形成。
[0049]因為具有高摻雜濃度的薄涂層20是通過注入的方式形成的，施主在隨后的打入步驟中被打入電阻區(qū)10并形成圖2D中所示的較厚層22或電阻層22。在圖3D中由點線23表示的基區(qū)4的最初的受主濃度23由向內(nèi)擴散的施主部分補償，其未補償?shù)氖苤鞯姆植记€24同樣在圖3D中由不同的曲線表示，如圖3D所示，從曲線23導致的曲線以及曲線23可以看出的那樣。
[0050]根據(jù)本第二實施例制造的半導體部件的整個橫向電阻10的電阻水平由引入電阻區(qū)10的電阻層22的數(shù)量、其各自的寬度b和相互的距離a，以及各自在電阻區(qū)10的深度和電阻層22中未補償?shù)氖苤鞯臄?shù)量決定。
[0051]特別優(yōu)選的，圖2D示出的層22根據(jù)本發(fā)明制造的具有不同的寬度，尤其是各個層22的寬度隨著半徑r的增大而增大。此實施例使橫向電阻11以這樣的方式在徑向設置，例如，電阻中消散的功率損耗在整個徑向電阻區(qū)均勻分布。這使得觸發(fā)均勻分散，并且如前所述，在電流迅速增大的情況下將小型光學門電路9中的電流密度限制在一個不會損害晶閘管的值。
[0052]磷具有相對較低的擴散常數(shù)。當使用磷作為施主時，尤其是希望獲得具有平穩(wěn)的濃度梯度的深擴散分布曲線時，應當考慮到這一點。在此種情況下，例如，使得在高溫工序的過程中盡早的實施磷擴散以制造半導體部件從而獲得足夠的穿透深度或者平穩(wěn)的濃度梯度，也因此獲得所需的在P摻雜基區(qū)或電阻區(qū)的漏電阻的增長達到一個足夠的程度，從而獲得所需的集成橫向電阻。根據(jù)本發(fā)明的方法的一種可能的變形是，例如，直接在預涂覆鋁原子的基區(qū)的第一步打入步驟前進行磷涂覆。同樣的，鋁原子的第一步打入步驟可以在一個合適的時間段后中斷然后在磷涂覆和一個額外的打入步驟之后再次繼續(xù)。
[0053]另一種避免磷原子的低擴散率的可行方法包括，例如，將硒原子而不是磷原子引入電阻區(qū)。硒本身具有比磷高得多的擴散常數(shù)，將硒原子引入電阻區(qū)可以通過氣相的掩蔽擴散和掩蔽的離子注入的方式來完成。正如前面所描述的，接下來是在足夠高的溫度溫下將由硒原子生產(chǎn)的涂層打入電阻區(qū)的打入過程。如同掩膜氧化物一樣，熱生產(chǎn)的Si02可以用作涂覆中的或電阻區(qū)的擴散中的以及同樣的硒原子的注入中的掩膜。
[0054]使用硒原子代替磷原子作為施主的另一個優(yōu)點是一方面硒原子的溶解度所在的范圍能夠輕松的使P摻雜基區(qū)中的鋁原子得到過度補償，另一方面，P摻雜的鋁原子的低過度補償僅發(fā)生在基于其雙施主這一特別性能的情況下，所謂雙施主是指在硒的能隙中具有兩個比較深的能級，一方面硒完全過度補償基區(qū)的P摻雜，但另一方面過量的硒原子只能激活到某一比例，這一比例取決于溫度。就非期望的寄生效應而言，例如表面溝道，后者使得半導體部件具有較高的穩(wěn)健性。此外，自然地，通過電阻區(qū)的硒原子也可以只進行部分補償而不是過度補償。同樣，可以將硒涂覆與磷涂覆相結(jié)合以將施主引入電阻區(qū)。
[0055]具有集成橫向電阻的半導體部件可以由本發(fā)明所述的方法制造，其中在制造橫向電阻時避免了任何蝕刻步驟或蝕刻邊緣。通過此方法，在電阻區(qū)可獲得更小的電阻結(jié)構(gòu)。例如，這些結(jié)構(gòu)明顯小于30 μ m?？傻玫妮^小的電阻結(jié)構(gòu)轉(zhuǎn)而使得能夠在徑向更精確的設置橫向電阻，從而能夠在徑向更均勻且精確地設置所需的差動電阻。
[0056]本發(fā)明并不限于圖1到圖3所示的示范性實施例。相反的，可以提供數(shù)個新的變形，例如，改變η型導電性為ρ型導電性或者相反的，以及改變摻雜濃度。前面所述的制造含有集成橫向電阻的半導體部件的方法同樣可以結(jié)合使用，并且對η型和ρ型導電電阻區(qū)均適用。例如，通過磷將施主引入電阻區(qū)的方式和通過硒將施主引入電阻區(qū)的方式可以互相結(jié)合。
[0057]此外，除了使用硅作為制造半導體本體的基材，任何其它的合適的半導體材料，例如碳化硅或砷化鎵，同樣可以作為基材。
[0058]同樣的，圖2C和2D示出的電阻層21或22的數(shù)量、其各自的寬度b、相互之間的距離a或者他們的深度并不限于從圖2C和2D可以推斷出的圖解。因此，電阻層21或22的寬度b可以選擇為相同的或不同的。電阻層21或22彼此之間的距離a同樣適用。因此，這些可以選擇為相同的或者不同的。電阻區(qū)10中的層21或22的深度同樣可以為每種情況下的所有層21或22選擇為相同的或者不同的。例如，后者可以通過引入或打入具有不同擴散常數(shù)的施主來實現(xiàn)。
[0059]原則上，本發(fā)明所述的方法可用于獲得任何類型的含有集成橫向電阻的半導體部件。在一個優(yōu)選的實施例中，本發(fā)明所述的方法用于制造晶閘管，特別的是光控晶閘管(LTT)。例如，在光控晶閘管中，特別優(yōu)選的，在光學門電路和隨后的放大門極或主陰極之間和/或第二和第三放大門極之間集成橫向的、徑向?qū)ΨQ的限流電阻，以確保觸發(fā)的均勻分散，并且在電流迅速增大的情況下，將小型光學門電路中的電流密度限制在不損害晶閘管的值。
【權(quán)利要求】
1.一種制造含有至少一個集成橫向電阻(11)的半導體部件的方法，包括以下步驟: -準備一個具有互補于第一導電類型的第二導電類型(P)的摻雜基區(qū)(4)并由第一導電類型(η)的摻雜半導體材料構(gòu)成的半導體本體(I )，所述基區(qū)(4)相鄰于半導體本體(I)的一個表面， -涂覆半導體本體(I)的表面，其中，至少一個具有預定義寬度的隱窩(18)被引入掩膜(16)，使得基區(qū)(4)的電阻區(qū)(10)至少部分暴露， -用第一導電類型(η)的摻雜劑涂覆暴露的電阻區(qū)(10)，其涂覆方法為在暴露的電阻區(qū)(10)的表面形成一個具有高摻雜濃度的第一導電類型(η)的薄涂層(20)， -將涂覆的第一導電類型(η)的摻雜劑打入電阻區(qū)(10)，其打入方法為在具有高摻雜濃度的薄涂層(20)上形成一個具有低摻雜濃度的較厚層(21，22)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述具有高摻雜濃度的第一導電類型(η)的薄涂層(20)是通過擴散進入第二導電類型(P)的基區(qū)(4)的電阻區(qū)(10)的方式形成的。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述具有高摻雜濃度的第一導電類型(η)的薄涂層(20)是通過注入第二導電類型(P)的基區(qū)(4)的電阻區(qū)(10)的方式形成的。
4.根據(jù)上述任意一項權(quán)利要求所述的方法，其特征在于，所述第一導電類型的薄涂層(20)的涂覆是用磷和/或硒完成的。
5.根據(jù)上述任意一項權(quán)利要求所述的方法，其特征在于，所述電阻區(qū)(10)中的第二導電類型(P)的基區(qū)(4)的摻雜至少部分由打入的第一導電類型(η)的摻雜劑補償。
6.根據(jù)上述任意一項權(quán)利要求所述的方法，其特征在于，所述電阻區(qū)(10)中的第二導電類型(P)的基區(qū)(4)的摻雜由打入的第一導電類型(η)的摻雜劑過度補償。
7.根據(jù)上述任意一項權(quán)利要求所述的方法，其特征在于，每個具有預定義的寬度并且相互之間具有預定義的距離的多個隱窩(18)被引入所述掩膜(16)。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述每個隱窩(18)的寬度隨著半徑(r)的增大而增大或減小。
9.根據(jù)上述任意一項權(quán)利要求所述的方法，其特征在于，所述半導體本體(I)的表面的涂覆通過掩膜氧化物和/或光刻膠的方式完成。
【文檔編號】H01L29/10GK103460356SQ201280011869
【公開日】2013年12月18日 申請日期:2012年1月4日 優(yōu)先權(quán)日:2011年1月5日
【發(fā)明者】漢斯-約阿希姆·舒爾策, 烏韋·凱爾納-沃爾德華森, 庫爾特·鮑爾 申請人:英飛凌科技雙極有限責任合伙公司