具有柵電極的碳化硅半導(dǎo)體器件的制作方法
【專利摘要】根據(jù)一個實(shí)施例，一種半導(dǎo)體器件，其具有包含碳化硅的半導(dǎo)體襯底，在第一表面上、在該襯底的一部分上附設(shè)柵電極，在該襯底的第二表面上附設(shè)漏電極。在柵電極上附設(shè)有介電層以及在介電層上面、之內(nèi)、或之下附設(shè)有矯正層，其中該矯正層配置成緩解負(fù)偏壓溫度不穩(wěn)定性，保持小于約1伏的閾值電壓的變化。在矯正層上附設(shè)源電極，其中源電極電耦合到半導(dǎo)體襯底的接觸區(qū)域。
【專利說明】具有柵電極的碳化硅半導(dǎo)體器件
[0001]相關(guān)申請的交叉引用
本專利申請要求如下美國臨時專利申請的權(quán)益和優(yōu)先權(quán):2011年3月28日提交的美國臨時專利申請序列號61/468294、2011年3月28日提交的美國臨時專利申請序列號61/468327、2011年3月28日提交的美國臨時專利申請序列號61/468348、2011年3月28日提交的美國臨時專利申請序列號61/468367，所有這些專利申請通過引用并入本文。
【背景技術(shù)】
[0002]偏壓溫度不穩(wěn)定性(BTI)是指有關(guān)于某些半導(dǎo)體器件出現(xiàn)的現(xiàn)象并且被視為穩(wěn)定性的最關(guān)鍵要素之一。此情況在負(fù)偏壓、上升的溫度和長期操作的狀況下尤其顯著。在硅
(Si)半導(dǎo)體領(lǐng)域中，此長期存在的BTI問題已顯露多年，并已有大量研究和多種設(shè)計(jì)來緩解Si器件中的此問題。在快速增長的碳化硅(SiC)領(lǐng)域中，偏壓溫度不穩(wěn)定性正在產(chǎn)生穩(wěn)定性、性能限制和產(chǎn)品鑒定的主要問題。例如，以在SiC器件中觀察到強(qiáng)負(fù)偏壓溫度不穩(wěn)定性(NBTI)，這導(dǎo)致絕對閾值電壓中的顯著下降，以致于常態(tài)關(guān)斷的器件變成常態(tài)導(dǎo)通(在0伏的柵源電壓時導(dǎo)通)。NBTI問題已經(jīng)記錄，但是仍需要一個業(yè)界解決方案。
[0003]雖然在Si器件市場中，許多實(shí)例已緩解BTI問題，或?qū)τ赟i影響很小，但是Si器件與SiC器件之間仍存在顯著的行為差異，使得用于緩解Si中的問題的機(jī)制不容易轉(zhuǎn)移到SiC。
[0004]雖然SiC社區(qū)終將達(dá)成有關(guān)NBTI問題的根本原因的共識，但是這一般歸因于介面捕獲或氧化物電荷的存在，并且可能由在高溫下以及長期在偏壓狀況下操作器件而引起。無論BTI的起因，其效應(yīng)顯然是可論證的。例如，對于通過在柵極至源極上施加的負(fù)偏壓操作的金屬氧化物半導(dǎo)體(MOS)器件，閾值電壓下降使得NBTI的效應(yīng)突顯。當(dāng)裝置在負(fù)偏壓下且遇到上升的溫度時，閾值電壓不穩(wěn)定性更為明顯。又如，包括碳化硅金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的MOSFET在遇到組合的電壓和溫度應(yīng)力施加時存在閾值電壓中的移位。因此，閾值電壓的移位和NBTI使得可靠性問題加劇，阻礙產(chǎn)品采用，尤其阻礙將SiC器件引入SiC器件具有獨(dú)特操作特征、能夠在更高溫度下操作以及能夠?qū)崿F(xiàn)創(chuàng)新應(yīng)用的新市場應(yīng)用并尤其阻礙SiC器件在該新市場應(yīng)用中進(jìn)行利用。

【發(fā)明內(nèi)容】

[0005]一個實(shí)施例是半導(dǎo)體器件，其具有帶第一表面和第二表面的包含碳化硅的半導(dǎo)體襯底。在襯底的第一表面的一部分上附設(shè)有柵電極，以及在襯底的第二表面上附設(shè)有漏電極，其中柵電極上附設(shè)介電層，從而覆蓋柵電極。圍繞介電層附設(shè)有矯正層(remediallayer)，其中該矯正層配置成減輕負(fù)偏壓溫度不穩(wěn)定性，使得閾值電壓中的變化小于約I伏。在一個示例中，閾值電壓中的變化發(fā)生在柵極至源極電壓偏壓下以及漏電流約為10微安，其中VDS = 0.1 V。在矯正層上附設(shè)源電極，其中該源電極(如鋁、銅及其混合物)電耦合到半導(dǎo)體襯底的接觸區(qū)域?？梢詫⒃撈骷骷O(shè)計(jì)為金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET )、絕緣柵雙極晶體管(IGBT )、MOS控制的晶閘管和柵控晶閘管。[0006]在一個示例中，矯正層包括鈦。在另一個示例中，矯正層包含銦(In)、鎳(Ni)、鑰(Mo)、鎢(W)、金(Au)、銅(Cu)、鉭(Ta)、鉬(Pt)及其混合物的至少其中之一。再有，可以在矯正層與介電層之間使用粘合層。矯正層典型地配置成提供介電層的連續(xù)共形覆蓋。
[0007]在某些應(yīng)用中，矯正層包括導(dǎo)電金屬并提供介電層的連續(xù)共形覆蓋以及用作接觸區(qū)域和源電極之間的導(dǎo)體。該器件還可以在覆蓋接觸區(qū)域的一部分的襯底的第一表面上包括接觸層，其中矯正層延伸以覆蓋接觸層的至少一部分并用作接觸層與源電極之間的導(dǎo)體。
[0008]在不期望矯正層用作接觸區(qū)域的導(dǎo)體的另一個示例中，矯正層包括二氧化硅(Si02)、氮化硅(SiNx)和多晶硅的至少其中之一。
[0009]矯正層可以具有小于約300 nm的厚度，以及在一些情況中小于約20 nm的厚度。
[0010]雖然該器件在正常溫度范圍下操作，但是該器件還配置成在更高溫度下操作并保持VTH。例如，該器件在高于125攝氏度、高于175攝氏度的溫度下操作，以及甚至在高于300攝氏度的溫度下操作。
[0011]柵電極可以包括多晶硅層和低電阻層。在柵電極與襯底的第一表面之間，還可以有絕緣層，也稱為柵極氧化層，其中該絕緣層可以是二氧化硅。在一個示例中，低電阻層包含金屬和硅化物的至少其中之一。
[0012]根據(jù)一個實(shí)施例，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件包括柵電極，該柵電極具有襯底，該襯底包括碳化硅且具有支承柵電極且定義表面法線方向的表面。該襯底具有漂移區(qū)域和阱區(qū)域，該漂移區(qū)域包括第一摻雜物類型，以便具有第一導(dǎo)電率類型，該阱區(qū)域與漂移區(qū)域相鄰且最接近表面，其中該阱區(qū)域包含第二摻雜物類型，以便具有第二導(dǎo)電率類型，以及其中該阱區(qū)域包括最接近柵電極附設(shè)的溝道區(qū)域。有與阱區(qū)域相鄰的源極接觸區(qū)域，以及該源極接觸區(qū)域具有第一導(dǎo)電率類型。圍繞柵電極及在襯底表面的一部分上附設(shè)層間電介質(zhì)，該襯底表面的一部分具有覆蓋源極接觸區(qū)域的一部分的接觸層。矯正層附設(shè)在層間電介質(zhì)上方且與襯底表面的一部分接觸，其中該矯正層提供層間電介質(zhì)的連續(xù)共形覆蓋。在矯正層上方附設(shè)有源電極且源電極與源極接觸區(qū)域電接觸。
[0013]在一個示例中，該器件還在襯底內(nèi)包括與源極接觸區(qū)域相鄰的第二導(dǎo)電率類型的體接觸區(qū)域，其中接觸層基本覆蓋體接觸區(qū)域和源極接觸區(qū)域的一部分，以及其中源電極與體接觸區(qū)域電接觸。
[0014]又一個實(shí)施例是一種半導(dǎo)體器件，其具有柵電極，該柵電極具有襯底，該襯底包括碳化硅且定義支承柵電極且定義表面法線方向的主表面。在襯底主表面的一部分上、襯底與柵電極之間附設(shè)柵極絕緣層，以及介電層附設(shè)在柵電極上方并附設(shè)到襯底的主表面的相鄰部分上。襯底的主表面的一部分上方附設(shè)有接觸層。矯正層附設(shè)在介電層上方并附設(shè)到襯底的主表面的一部分上。第二電極在矯正層上方延伸，其中第二電極與接觸層電接觸。在一個示例中，矯正層的至少一部分附設(shè)在第二電極與接觸層之間。
[0015]在一個示例中，該半導(dǎo)體器件選自如下組成的組:垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)、側(cè)向M0SFET、絕緣柵雙極晶體管(IGBT)、MOS控制的晶閘管和柵控晶閘管。
[0016]結(jié)合附圖從下文對本公開多種方面的詳細(xì)描述中將顯見到本公開的這些和其他方面、特征及優(yōu)點(diǎn)?！緦＠綀D】

【附圖說明】
[0017]當(dāng)參考附圖閱讀下文詳細(xì)描述時，將更好地理解本文描述的實(shí)施例，在所有附圖中，相似的符號表不相似部件，其中:
圖1是根據(jù)示例實(shí)施例配置的MOSFET的示意剖面圖；
圖2a是圖1的MOSFET的標(biāo)記為“2”的區(qū)域的示意剖面圖，其圖示經(jīng)由MOSFET的電流路徑；
圖2b是圖1的MOSFET的標(biāo)記為“2”的區(qū)域的示意剖面圖，其圖示MOSFET的另一個實(shí)施例；
圖3是常規(guī)MOSFET的示意剖面圖；
圖4是電壓和溫度應(yīng)力施加之前和之后如圖3中的常規(guī)MOSFET的漏電流作為柵電壓的函數(shù)的曲線圖；
圖5是電壓和溫度應(yīng)力施加之前和之后包括矯正層的圖1中的MOSFET的漏電流作為柵電壓的函數(shù)的曲線圖；
圖6是電壓和溫度應(yīng)力施加之前和之后包括矯正層的圖1中的MOSFET的漏電流作為柵電壓的函數(shù)的曲線圖；
圖7是NBIT問題背后的原理的示意圖說明；
圖8是實(shí)際MOSFET器件的剖面圖透視，其圖示根據(jù)一個實(shí)施例的構(gòu)成元件；以及圖9是圖示根據(jù)一個實(shí)施例的、用于形成具有降低的負(fù)偏壓溫度不穩(wěn)定性的半導(dǎo)體器件的過程步驟的流程圖。
【具體實(shí)施方式】
[0018]下文參考附圖詳細(xì)地描述示例實(shí)施例，其中所有附圖中相同的引用數(shù)字表示相同的部件。這些實(shí)施例的其中一些可以解決上文和其他需求。雖然許多實(shí)驗(yàn)是使用SiCMOSFET進(jìn)行的，但是本文詳細(xì)描述用于緩解NBTI的解決方案和技術(shù)可具有對如絕緣柵雙極晶體管(IGBT)、MOS控制的晶閘管和柵控晶閘管的其他半導(dǎo)體器件的可應(yīng)用性。作為解釋的目的，MOS控制的晶閘管(MCT)具有內(nèi)建到結(jié)構(gòu)中的兩個M0SFET，并且對于閾值電壓(VTH)敏感，如本文進(jìn)一步定義的。還可設(shè)想本文詳細(xì)描述的技術(shù)還將緩解與正偏壓閾值不穩(wěn)定性(PBTI)相關(guān)的效果，與正偏壓閾值不穩(wěn)定性(PBTI)相關(guān)的效果是指正偏壓下出現(xiàn)的VTH效果。
[0019]參考圖1，其中圖示根據(jù)示例實(shí)施例配置的器件，如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)IOO。MOSFET 100可以包括襯底102，襯底包括半導(dǎo)體材料，如碳化硅(SiC)。襯底102可以是定義主表面104以及表面法線方向或“厚度方向I以及橫切厚度方向的方向(與局部表面平行)的半導(dǎo)體晶?；蚓A，該表面法線方向t從表面沿法向延伸到襯底中。
[0020]表面104可以支承柵電極106。例如，柵電極106可以附設(shè)在與表面104直接接觸的絕緣層108上，使得絕緣層108附設(shè)在柵電極與襯底102之間。在一個示例中，絕緣層108沿著表面104延伸，并可以延伸到直至接觸層126的任何點(diǎn)。柵電極106可以包括多晶娃層107,并且還可以包括低電阻層109,低電阻層109由例如導(dǎo)電材料(例如,金屬和/或硅化物)形成。在一個示例中，硅化物被用作柵電極層。柵電極106可以配置成接收柵電壓VGo絕緣層108有時還稱為柵氧化物或柵電介質(zhì)，其可以包括電絕緣材料，如二氧化硅(SiO2)0
[0021 ] 襯底102還能夠定義與漏電極112接觸的第二表面110，漏電極可以配置成接收漏電壓防。注意圖1是單個MOSFET單元的示意剖面圖。完整的MOSFET器件典型地由大量單元組成，這些單元彼此鄰接地定位并共用公共柵電極106和漏電極112。
[0022]襯底102可以包括漂移區(qū)域114，以及包括與之相鄰并最接近表面104的阱區(qū)域116。漂移區(qū)域114可以摻雜以第一摻雜物類型以便具有帶第一多數(shù)電荷載子的第一導(dǎo)電率類型，以及阱區(qū)域116可以摻雜以第二摻雜物類型以便具有帶第二多數(shù)電荷載子的第二導(dǎo)電率類型。例如，第一和第二多數(shù)電荷載子可以分別是電子和空穴，使得相應(yīng)的第一和第二導(dǎo)電率類型是n型和p型，如圖1所示；其中襯底由SiC形成，第一摻雜物類型可以是例如氮和磷的其中一種或多種(“n型摻雜物”)，以及第二摻雜物類型可以是例如鋁、硼、鎵和鈹?shù)钠渲幸环N或多種(“P型摻雜物”)。
[0023]襯底102還可以包括源極接觸區(qū)域122，源極接觸區(qū)域具有第一導(dǎo)電率類型(在該附圖中為n型)。阱區(qū)域116可以附設(shè)為最接近接觸區(qū)域122，以使阱區(qū)域116可以在其中包括附設(shè)為最接近柵電極106的溝道區(qū)域118。例如，溝道區(qū)域118可以沿著表面104在柵電極106下方延伸(其中“下方”意味著進(jìn)一步沿著厚度方向t\在一個實(shí)施例中，源極接觸區(qū)域第一導(dǎo)電率類型122附設(shè)為鄰近表面104，以及阱區(qū)域116包圍接觸區(qū)域。在一個示例中，襯底102還包括體接觸區(qū)域125，體接觸區(qū)域125具有第二導(dǎo)電率類型(圖1中示出為P型)。在本實(shí)施例中，體接觸區(qū)域125附設(shè)為鄰近阱區(qū)域116以及鄰近表面104。
[0024]介電層120 (有時稱為層間電介質(zhì)(ILD))覆蓋柵電極106和絕緣層108。在一個示例中，介電層是包括磷化硅玻璃(PSG)的材料。在本實(shí)施例中，矯正層123覆蓋介電層120。如本不例中說明的,矯正層123附設(shè)在襯底表面的一部分上,并在接觸層126的一部分或全部上方延伸。源電極可以配置成接收電壓源(VS)。
[0025]源電極124 (例如，由如鋁的金屬形成)可以附設(shè)在矯正層123上方并(例如，通過可以由如鎳形成的接觸層 126)與源極接觸區(qū)域122和體接觸區(qū)域125兩者接觸，并且源電極可以配置成接收源電壓VS。在一些實(shí)施例中，矯正層123是導(dǎo)電的(例如，由導(dǎo)電金屬形成)并與接觸區(qū)域122的至少一部分接觸，以便電連接到源電極124和接觸區(qū)域。
[0026]參考圖2a，矯正層123接觸襯底表面的一部分，并覆蓋第一導(dǎo)電率的接觸區(qū)域122的至少一些部分，而在另一個示例中，矯正層123覆蓋第一導(dǎo)電率類型的接觸區(qū)域122的至少一部分直至接觸層126。而在另一個實(shí)施例中，矯正層覆蓋接觸區(qū)域的至少一部分以及接觸區(qū)域126的至少一部分。
[0027]在操作中，在一個實(shí)施例中，MOSFET 100用作開關(guān)。當(dāng)將電壓差KiA? = VD - VS施加在漏電極112和源電極124之間時，可以由施加到柵電極106的輸入電壓VGS來調(diào)制或另行控制這些相同電極之間的輸出電流(IDS)，其中KM 二呢-VS0對于柵電壓m小于MOSFET 100的“閾值電壓”(W)，電流IDS保持標(biāo)稱在約0 (甚至對于柵電壓低于閾值電壓，可能存在相對較小的泄漏電流)。閾值電壓W尤其是MOSFET 100中的尺寸、材料和摻雜水平的函數(shù)，以及MOSFET典型地設(shè)計(jì)成呈現(xiàn)預(yù)定的閾值電壓。包含MOSFET 100的電路則可以設(shè)計(jì)為期望(預(yù)定)的閾值電壓。
[0028]已發(fā)現(xiàn)包含硅或SiC的常規(guī)MOSFET在柵電極106與源電極124之間承受電位差且尤其在上升的溫度下以及持續(xù)延長的時間段時存在閾值電壓中的移位。具體來說，負(fù)偏壓溫度不穩(wěn)定性(NBTI)已經(jīng)是一個大問題。
[0029]在圖2b中，該器件與圖2a的結(jié)構(gòu)相似，所例外的是矯正層123未延伸以覆蓋接觸層126。相反，矯正層123配置成提供層間電介質(zhì)(ILD) 120的連續(xù)共形覆蓋并與襯底的一部分接觸。因?yàn)槌C正層123未覆蓋接觸層126，所以矯正層無需是導(dǎo)電材料。
[0030]參考圖3，其中示出常規(guī)MOSFET 200。常規(guī)MOSFET 200在源電極224與介電層220之間不包含等效的矯正層。MOSFET 200可以包括襯底202，襯底202包含半導(dǎo)體材料(例如，SiC)且定義主表面204和表面法線方向或“厚度方向”匕表面204可以支承絕緣層208 (例如，SiO2),其中包含多晶硅層207和可能地包含低電阻層209的柵電極206附設(shè)在該絕緣層上。
[0031]襯底202可以包括漂移區(qū)域214，以及包括與之相鄰并最接近表面204的阱區(qū)域216。漂移區(qū)域214可以被摻雜成具有第一導(dǎo)電率類型(例如，n型)，以及阱區(qū)域216可以摻雜成具有第二導(dǎo)電率類型(例如，P型)。襯底202還可以包括接觸區(qū)域222，接觸區(qū)域222具有第一導(dǎo)電率類型(在該附圖中為n型)。阱區(qū)域216可以附設(shè)為鄰近接觸區(qū)域222，以使阱區(qū)域216可以在其中包括附設(shè)在柵電極206下方的溝道區(qū)域218。襯底202還可以包括體接觸區(qū)域225，體接觸區(qū)域225具有第二導(dǎo)電率類型(在附圖中為p型)，該體接觸區(qū)域附設(shè)為鄰近阱區(qū)域216和鄰近表面204。介電層220 (例如，PSG)可以覆蓋柵電極206和絕緣層208。源電極224可以附設(shè)為(即通過接觸層226)同時與體接觸區(qū)域225和接觸區(qū)域222接觸，以及可以對其施加源電壓VS。
[0032]根據(jù)器件特征化技術(shù)的通用參考(Semiconductor Material and DeviceCharacterization 2nd edition, Dieter K.Schroder, 1998, John Wiley & Sons),MOSFET的閾值電壓(VTH)是“非獨(dú)特定義的電壓”。至少有5種不同的技術(shù)用于測量VTH，以及作為特定示例，它們并不產(chǎn)生完全相同的結(jié)果。本文采用的方法稱為“閾值漏電流方法”，其中取指定漏電流下的柵電壓作為閾值電壓。
[0033]圖4是電壓和溫度應(yīng)力施加之前和之后如圖3中的常規(guī)MOSFET的漏電流作為柵電壓的函數(shù)曲線圖。本文使用來表征NBTI的閾值漏電流方法是“子閾值技術(shù)”的變體。測試條件使得在恒定應(yīng)力溫度下對MOSFET獲取轉(zhuǎn)移曲線測量。首先，將柵電壓保持在恒定的-20伏15分鐘，并將VDS保持在0伏。然后，在源極端和漏極端施加小的恒定電壓(例如，100毫伏)，并將柵電壓從-10伏掃描到+10伏，此范圍足夠大以捕獲MOSFET的最高到飽和電流(例如，約16毫安)的較低電流范圍(例如，在此特定情況中小于0.1納安)，從而定義圖4所示的“后負(fù)”轉(zhuǎn)移曲線420。然后對柵極施加+20伏的恒定電壓柵極正應(yīng)力偏壓持續(xù)另外15分鐘，且VDS=O V。最后，從+10伏至-10伏導(dǎo)出柵電壓的相似逆向掃描以捕獲VDS=0.1 V下的“后正”轉(zhuǎn)移曲線410。
[0034]圖4中的結(jié)果演示正和負(fù)柵極偏壓施加應(yīng)力之后的閾值電壓的移位(即，IDS顯著增加的情況下電壓的移位)。閾值電壓移位由此表示了偏壓溫度不穩(wěn)定性(BTI)的效應(yīng)。
[0035]如圖4所示，從不含矯正層的實(shí)際MOSFET獲取VTH漂移數(shù)據(jù)。將VTH漂移取為10微安的源極至漏極電流下VTH正電壓應(yīng)力值與VTH負(fù)電壓應(yīng)力值之間的電壓差。在本示例中，VTH漂移為約6.9伏。垂直刻度是漏電流(安培)，水平刻度是柵極至源極電壓(伏)。
[0036]使用10微安作為VTH確定的閾值漏電流選擇是出于可行性原因來進(jìn)行的。例如，它足夠小以駐留在半對數(shù)轉(zhuǎn)移曲線的線性子閾值部位上，以及足夠大以精確地測量該數(shù)據(jù)且易于從該數(shù)據(jù)提取。用于數(shù)據(jù)收集的MOSFET參數(shù)和測試條件如下:VDS = 0.1伏；溫度=175攝氏度；柵極氧化物厚度(Tox)= 500埃，器件有效面積=0.067 cm2 ;—個MOS單元的面積=1.6E-4 cm2 ;—個MOS單元的溝道寬度長度比(W/L) = 6900。將該閾值漏電流換算到較大或較小的器件具有與器件有效面積、一個MOS單元的面積和W/L的線性相關(guān)性。但是注意，該閾值電流與柵極氧化物厚度(Tox)成反比換算。有關(guān)背景，參見例如H.G.Lee, S.Y.0h和G.Fuller的“測量增強(qiáng)模式MOSFET的閾值電壓的簡單且精確的方法”(“A Simple and Accurate Method to Measure the Threshold Voltage ofan Enhancement-Mode MOSFET，，，IEEE Trans.Electron Dev.ED-29, 346-348，F(xiàn)eb,1982)。
[0037]已利用多種金屬進(jìn)行了實(shí)驗(yàn)，顯示矯正層對于阻止NBTI效應(yīng)以使電壓閾值的變化小于IV是有效的。在某些示例中，VTH變化甚至更低，并且某些材料呈現(xiàn)小于500毫伏的VTH變化，而一些其他示例顯示小于300毫伏的VTH變化。矯正層的材料類型和厚度貢獻(xiàn)了矯正層的行為和效果。
[0038]再次參考圖1和圖2a、圖2b， 申請人:發(fā)現(xiàn)包含矯正層或阻隔層(如MOSFET 100中的矯正層123)的MOSFET緩解或避免了 BTI的發(fā)生。確切地來說， 申請人:對與圖1和圖2a、圖2b的MOSFET 100相符的MOSFET重復(fù)了上述電壓和溫度應(yīng)力測試，其中這些MOSFET包含SiC襯底、介電層、鋁源電極和介于層間電介質(zhì)與鋁源極層之間的矯正層。結(jié)果指示適合的矯正層阻止了 BTI效應(yīng)，并能夠獲得無傳統(tǒng)器件的可靠性問題的獨(dú)特應(yīng)用。
[0039]使用其他金屬作為矯正層提供對源極金屬阻隔做進(jìn)一步實(shí)驗(yàn)?；谀承┨娲饘俚臏y試和根據(jù)該數(shù)據(jù)推斷，確信如下金屬適合作為足夠阻止NBTI效應(yīng)的矯正層:銦(In)、鎳(Ni)、鑰(Mo)、鎢(W)、鈦(Ti)、金(Au)、銅(Cu)、鉭(Ta)、鉬(Pt)。還可設(shè)想此類金屬和/或合金的金屬。測試了某些金屬的組合作為一些金屬，如Ni，其提供在利用其他金屬時有所助益的粘合層。在一個實(shí)驗(yàn)中，使用薄Ni層(10 nm)來增強(qiáng)與用作矯正層的其他金屬的粘合特性。組合金屬的示例包括Au-Mo和Au-Ni。
[0040]使用如下金屬的約0.2微米的矯正層厚度進(jìn)行了某些實(shí)驗(yàn):Au與IOnm Ni ；Ni ；Ta。該實(shí)驗(yàn)還包括Ti的多種厚度，如20 nm和100 nm。就矯正層而言，從Al源極層的層間電介質(zhì)的連續(xù)共形涂層有效地阻止了 NBTI。已顯示20 nm的厚度有效地阻止NBTI，而較小的厚度也應(yīng)該足夠，只要有層間電介質(zhì)的連續(xù)共形涂層以將其與Al源極層分開即可。根據(jù)用于矯正層的材料，在一個實(shí)施例中，可以使用10 nm厚度的矯正層。在另一個實(shí)施例中，可以采用5 nm厚度的矯正層。
[0041]除了用作矯正層的金屬材料外，一個實(shí)施例不使用金屬而是使用如二氧化硅(Si02)、氮化硅(SiNx或Si3N4)和多晶硅的材料。如圖2b中提到的，本示例中的矯正層無需覆蓋接觸層，因此不必須是導(dǎo)電材料。已確信這些材料也將足夠阻止NBTI效應(yīng)。
[0042]氮化硅或多晶硅作為矯正層123的存在疑似起到一些作用。多晶硅和氮化硅共同起相同作用。源電極124 (例如，鋁)將不與層間電介質(zhì)120接觸，因?yàn)槌C正層123介入鋁與ILD之間，由此ILD (例如，二氧化硅)與鋁之間的反應(yīng)將被抑制。氮化硅也是阻擋原子氫遷移的良好的擴(kuò)散阻隔，由此可能生成的任何原子氫將被氮化硅阻擋移動到有效溝道區(qū)域中。由此，在一個實(shí)施例中，將矯正層置于最接近ILD 120或其周圍，其中周圍是指ILD 120的上方、下方或內(nèi)部的任何位置。因此，即使氮化硅置于介電層120的下方，介電層120的上方或介電層120的內(nèi)部，可預(yù)期仍將產(chǎn)生阻止NBTI的有益效果。在多晶硅的情況中，此材料公知為包含大量晶界和硅懸掛空鍵，這些晶界和硅懸掛空鍵吸收原子氫，并因此不允許原子氫通過。所以，在多晶硅的情況中，可以將矯正層123置于介電層120的下方，介電層120的上方或介電層120的內(nèi)部，并且可推測仍將產(chǎn)生阻止NBTI的有益效果。圖2b示出矯正層123位于ILD 120的上方,但是將矯正層123置于源電極124與柵電極106之間的任何位置均在本系統(tǒng)的范圍內(nèi)。
[0043]圖5中呈現(xiàn)某些測試的柵電壓(VGS)對輸出電流(IDS)的結(jié)果。測試顯示施加應(yīng)力之前的器件特征510以及施加應(yīng)力之后的響應(yīng)510。兩個曲線510、520基本在彼此頂部映射，且不會呈現(xiàn)閾值移動或NBTI效應(yīng)(例如圖4中所示的那樣)。這些結(jié)果顯示包含例如具有本文詳細(xì)描述的特性和特征的矯正層123的MOSFET不會呈現(xiàn)如常規(guī)MOSFET中見到的NBTI效應(yīng)。
[0044]另外還使包含矯正層的MOSFET施加應(yīng)力持續(xù)114小時的時間，圖6中呈示這些測試的結(jié)果。初始特征曲線610圖示施加應(yīng)力之前的器件性能，而后特征曲線620示出持續(xù)114小時進(jìn)行的后-20V施加應(yīng)力之后的器件性能。這些結(jié)果確認(rèn)了包含矯正層的MOSFET不會呈現(xiàn)如常規(guī)MOSFET中見到的NBTI效應(yīng)，因?yàn)檫@些曲線基本在彼此頂部映射。
[0045]對于矯正層123 (圖1和圖2a、圖2b)阻止基于SiC的半導(dǎo)體器件中的NBTI的效率，有若干解釋。物理性質(zhì)/化學(xué)性質(zhì)是復(fù)雜的，并且雖然可能未完全理解確切的機(jī)制，但是 申請人:已發(fā)現(xiàn)必要的關(guān)系和揭示了解決NBTI困境的解決方案。
[0046]可以參考圖7解釋SiC器件的NBTI問題的一些解釋，其同樣圖示如圖3所示的排除矯正層的常規(guī)MOSFET的一部分。在圖示的實(shí)施例中，有SiC襯底710，其上沉積絕緣層720。在此絕緣層720上，形成柵電極745。在此示例中，柵電極745包括多晶硅層730，然后包括如硅化物的低電阻層740。在低電阻層740上附設(shè)低溫膜(LT0)750。如PSG的厚介電層760覆蓋柵電極745以及源電極770附設(shè)在介電層760上。
[0047]在典型環(huán)境條件下，水(H2O)分子可能被捕獲在MOSFET中(例如，介電層760中或不同層之間的介面處)。根據(jù)一個原理，確信被捕獲的水分子在源電極770與介電層760之間的介面處反應(yīng)形成H+和0H_離子，并且還可以形成其他含H的物質(zhì)(例如，H2、H_)。氫的擴(kuò)散使得它能夠在低溫下穿透到MOSFET結(jié)構(gòu)的溝道區(qū)域并與存在于介面處或附近介面柵極氧化物本身中的缺陷相互作用。氫能夠與這些缺陷反應(yīng)以改變它們的電屬性(例如，使它們鈍化)。在高溫和強(qiáng)吸引場(VGS負(fù))下，這些氫鍵可能被破壞，氫將從介面區(qū)域漂移，留下缺陷，這些缺陷是能夠在此偏壓條件中從溝道中的累積的空穴群體獲取凈正電荷的有效空穴陷阱。因此，VTH可能按負(fù)方向移位，因?yàn)樵诮槊嫣幱袃粽姾伞?br> [0048]疑似當(dāng)源電極770由鋁(Al)形成時，可以促進(jìn)此反應(yīng)，其中與介電層760的介面處同時存在Al和Al氧化物(Al2O3X —旦生成，MOSFET的操作生成且在集中點(diǎn)處(例如，在MOSFET中的帶電結(jié)構(gòu)的角部和邊緣處)增強(qiáng)的電場可以發(fā)生作用以將含H物質(zhì)(H\0H_、H2、H_)電離/進(jìn)一步電離。至少一些含H物質(zhì)然后可能擴(kuò)散到絕緣層720 (例如，SiO2)與SiC襯底710之間的介面和/或柵電極745，從而產(chǎn)生能夠捕獲正電荷的缺陷。一些含H物質(zhì)以及氧分子和水分子還可能通過源電極770擴(kuò)散到周圍大氣中。在任何情況中，過量的正電荷可能保留在介面和/或柵電極745處，即使在從柵電極移除大負(fù)電壓之后，其中這些電荷導(dǎo)致MOSFET的閾值電壓中的變化。持續(xù)且重復(fù)地施加大偏壓可能進(jìn)一步提供正電荷在絕緣層720與SiC襯底710之間的介面處和/或柵電極745處的沉陷(sink)。
[0049]考慮圖1的MOSFET 100，根據(jù)涉及NBTI的原理之一，水分子可能被捕獲在其中，并且可能在溫度和電壓應(yīng)力施加下離解以形成多種帶電的含H物質(zhì)。但是，矯正層阻止了NBTI問題。在一個假設(shè)中，根據(jù)器件結(jié)構(gòu)，適合組分(如，Ti)的矯正層可以發(fā)生作用以消除從離解水分子生成的含H物質(zhì)。消除含H物質(zhì)可以用于防止含H物質(zhì)在絕緣層720與襯底710的介面處和/或柵電極734處累積，從而限制對MOSFET的閾值電壓的任何效果。這在局部集中的電場進(jìn)一步電離的H+離子的情況中尤其重要，根據(jù) 申請人:的實(shí)驗(yàn)結(jié)果，預(yù)期這些離子極大地貢獻(xiàn)SiC器件中的NBTI。在另一個假設(shè)中，具體根據(jù)器件結(jié)構(gòu)，矯正層用于將如Al的源極金屬與層間電介質(zhì)分隔。雖然可能未完全理解NBTI底層的原理，但是本發(fā)明申請?zhí)峁┳柚筃BTI效應(yīng)的詳細(xì)技術(shù)和結(jié)構(gòu)。
[0050]圖8示出如圖1的MOSFET的一個MOSFET實(shí)施例的剖面圖。該器件包括SiC襯底810，SiC襯底810具有其上沉積柵電極的二氧化硅層820。柵電極包括多晶硅層830和硅化物層840。有層間電介質(zhì)(ILD)層850，如PSG，和覆蓋ILD的矯正層860，如Ti。如Al的源電極870覆蓋矯正層860，并延伸到n+源極接觸區(qū)域890。在此剖面透視圖中還可見到P-基極(也稱為P-阱)區(qū)域880。正如所提到的，源極層870顯著地比矯正層860厚。
[0051 ] 可以使用標(biāo)準(zhǔn)微電子制造工藝來制造包含矯正層的MOSFET。這些工藝可以包括例如，光刻、膜沉積/生長法(例如，物理和化學(xué)氣相沉積、電鍍、氧化等)、晶體生長法和濕法及干法蝕刻法。
[0052]參考圖9,制造如圖1所示的MOSFET,以及在一個示例中對其進(jìn)行處理:通過提供SiC襯底并根據(jù)典型處理步驟來處理，典型處理步驟包括在SiC襯底上形成柵電極910。在一個示例中，利用多晶硅層和如硅化物的低電阻層形成柵電極。在柵電極上沉積介電層920。然后在介電層上沉積矯正層930，以使矯正層提供電介質(zhì)間層的連續(xù)共形覆蓋。如圖2a所示，如果采用導(dǎo)電材料，則該矯正層可以在接觸層上方延伸。在如圖2b所示的另一個示例中，矯正層可以利用連續(xù)共形層覆蓋電介質(zhì)間層，但是無需延伸到接觸層。在此后一種示例中，矯正層可以是金屬或另一種材料，如多晶硅、二氧化硅或氮化硅。在矯正層上方形成如Al的源電極，并延伸到接觸區(qū)域940。使用矯正層將源電極與介電層分隔，這實(shí)現(xiàn)了阻止負(fù)偏壓溫度不穩(wěn)定性950。在一個示例中，阻止NBTI，使電壓閾值(VTH)小于I伏。
[0053]具有矯正層的器件針對可重復(fù)性以及在多種操作條件下進(jìn)行了測試。某些NBTI特征化實(shí)驗(yàn)針對可重復(fù)性和應(yīng)力施加、對具有矯正層的MOSFET器件進(jìn)行操作。這些實(shí)驗(yàn)之一根據(jù)累尼烏斯活化能檢驗(yàn)溫度特征。具有矯正層的MOSFET器件從約50到300攝氏度進(jìn)行測試并呈現(xiàn)高穩(wěn)定性。此操作溫度范圍遠(yuǎn)比其他器件高，并且當(dāng)考慮阻止NBTI效應(yīng)時遠(yuǎn)遠(yuǎn)更高。而且，確信更高的溫度范圍還可達(dá)到300攝氏度以上。
[0054]使用本發(fā)明器件設(shè)計(jì)的這種高溫度操作在半導(dǎo)體業(yè)界中是非典型的。在一種常規(guī)方法中，有仔細(xì)地考慮相對接近半導(dǎo)體的熱膨脹系數(shù)(CTE)的材料。但是，本發(fā)明的一個實(shí)施例包括金屬半導(dǎo)體設(shè)計(jì)中的大CTE失配，并且器件仍在300攝氏度下可靠地操作。選擇Al作為源極金屬也允許優(yōu)良的互連特性。
[0055]要理解上文描述應(yīng)旨在說明，而非限制。例如，上述實(shí)施例(和/或其多個方面)可以彼此組合來使用。此外，在不背離本發(fā)明范圍的前提下可以進(jìn)行許多修改以調(diào)整特定情況或材料來適應(yīng)這些多種實(shí)施例的原理陳述。雖然本文描述的材料的尺寸和類型旨在限定這些多種實(shí)施例的參數(shù)，但是它們絕對不是限制而僅是示范。本領(lǐng)域技術(shù)人員在看了以上描述后，許多其它實(shí)施例對他們將是顯然的。因此，多種實(shí)施例的范圍應(yīng)當(dāng)參照所附權(quán)利要求連同這類權(quán)利要求涵蓋的完整等效范圍共同確定。在所附權(quán)利要求中，術(shù)語“包括”和“在其中”用作相應(yīng)術(shù)語“包含”和“其中”的易懂英語對等詞。此外，在所附權(quán)利要求中，術(shù)語“第一”、“第二”和“第三”等只用作標(biāo)記，而不是意在對它們的對象施加數(shù)字要求。此外，所附權(quán)利要求的限制并不是按照部件加功能格式編寫的，并且不是意在根據(jù)美國專利法第112條第六款來解釋，除非并直到這類要求權(quán)益的限制明確使用詞語“用于…的部件”并跟隨沒有進(jìn)一步結(jié)構(gòu)的功能陳述。要理解，不一定所有上文描述的此類目標(biāo)或優(yōu)點(diǎn)均可以根據(jù)任何特定實(shí)施例來實(shí)現(xiàn)。因此，例如，本領(lǐng)域技術(shù)人員將認(rèn)識到本文描述的系統(tǒng)和技術(shù)可以采用實(shí)現(xiàn)或優(yōu)化本文解釋的一個或一組優(yōu)點(diǎn)的方式來實(shí)施或?qū)崿F(xiàn)，而不一定實(shí)現(xiàn)本文可能教導(dǎo)或建議的其他目的或優(yōu)點(diǎn)。
[0056]雖然本發(fā)明是僅結(jié)合數(shù)量有限的實(shí)施例來詳細(xì)描述的，但是應(yīng)該容易地理解，本發(fā)明并不限于此類公開的實(shí)施例。相反，本發(fā)明能夠修改為并入前文未描述的任何數(shù)量的變化、替換、替代或等效布置，但是它們與本發(fā)明的精神和范圍匹配。此外，雖然描述了本發(fā)明的多種實(shí)施例，但是要理解，本發(fā)明披露的多個方面可以包括描述的實(shí)施例的僅其中一些。因此，本發(fā)明不應(yīng)視為由前文描述限定，而是僅由所附權(quán)利要求的范圍來限定。
[0057]本書面描述使用示例來公開包括最佳模式的本發(fā)明，并還使本領(lǐng)域技術(shù)人員能實(shí)踐本發(fā)明，包括制作和使用任何裝置或系統(tǒng)及執(zhí)行任何結(jié)合的方法。本發(fā)明可取得專利的范圍由權(quán)利要求定義，且可包括本領(lǐng)域技術(shù)人員想到的其它示例。如果此類其它示例具有與權(quán)利要求字面語言無不同的結(jié)構(gòu)要素，或者如果它們包括與權(quán)利要求字面語言無實(shí)質(zhì)不同的等效結(jié)構(gòu)要素，則它們 規(guī)定為在權(quán)利要求的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件,包括: 包含碳化娃的半導(dǎo)體襯底，所述襯底具有第一表面和第二表面； 柵電極，所述柵電極附設(shè)在所述襯底的所述第一表面的一部分上； 漏電極，所述漏電極附設(shè)在所述襯底的所述第二表面上； 介電層，所述介電層附設(shè)在所述柵電極上； 矯正層，所述矯正層圍繞所述介電層附設(shè)，其中所述矯正層配置成緩解負(fù)偏壓溫度不穩(wěn)定性，以使閾值電壓的變化小于約I伏；以及 源電極，所述源電極附設(shè)在所述矯正層上，其中所述源電極電耦合到所述半導(dǎo)體襯底的接觸區(qū)域。
2.如權(quán)利要求1所述的器件，其中所述矯正層附設(shè)在所述介電層上，以及所述矯正層包含鈦(Ti)。
3.如權(quán)利要求1所述的器件，其中所述矯正層附設(shè)在所述介電層上，以及所述矯正層包含銦(In)、鎳(Ni)、鑰(Mo)、鎢(W)、金(Au)、銅(Cu)、鉭(Ta) JS(Pt)及其混合物的至少其中之一。
4.如權(quán)利要求3所述的器件，其中所述矯正層還包括所述矯正層和所述介電層之間的粘合層。
5.如權(quán)利要求1所述的器件，其中所述矯正層包括二氧化硅(Si02)、氮化硅(SiNx)和多晶硅的至少其中之一。
6.如權(quán)利要求5所述的器件，其中所述矯正層附設(shè)在所述介電層上、所述介電層內(nèi)或所述介電層下。
7.如權(quán)利要求1所述的器件，其中所述源電極包含鋁(Al)、銅(Cu)及其混合物的至少其中之一。
8.如權(quán)利要求1所述的器件，其中所述矯正層具有小于約300nm的厚度。
9.如權(quán)利要求1所述的器件，其中所述矯正層具有小于約20nm的厚度。
10.如權(quán)利要求1所述的器件，其中所述矯正層配置成提供所述介電層的連續(xù)共形覆至Jhl o
11.如權(quán)利要求1所述的器件，還包括所述襯底的所述第一表面上的接觸層，所述接觸層覆蓋所述接觸區(qū)域的一部分，其中所述矯正層延伸以覆蓋所述接觸層的至少一部分并用作所述接觸層與所述源電極之間的導(dǎo)體。
12.如權(quán)利要求1所述的器件，其中所述閾值電壓的所述變化發(fā)生在柵極至源極電壓偏壓下以及在VDS = 0.1 V下漏電流為約10暈安時。
13.如權(quán)利要求1所述的器件，其中所述器件在高于125攝氏度的溫度下操作。
14.如權(quán)利要求1所述的器件，其中所述器件在高于175攝氏度的溫度下操作。
15.如權(quán)利要求1所述的器件，其中所述器件在高于300攝氏度的溫度下操作。
16.如權(quán)利要求1所述的器件，其中所述源電極的一部分附設(shè)在所述襯底的所述第一表面的一部分上。
17.如權(quán)利要求1所述的器件，其中所述柵電極包含多晶硅層和低電阻層。
18.如權(quán)利要求1所述的器件，還包括所述柵電極與所述襯底的所述第一表面之間的絕緣層，其中所述絕緣層是二氧化硅(Si02)。
19.如權(quán)利要求18所述的器件，其中所述低電阻層包含金屬和硅化物的至少其中之
o
20.如權(quán)利要求1所述的器件，其中所述器件包括金屬氧化物場效應(yīng)晶體管(MOSFET)、絕緣柵雙極晶體管(IGBT )、MOS控制的晶閘管和柵控晶閘管。
21.一種金屬氧化物場效應(yīng)晶體管(MOSFET)器件，包括: 柵電極； 襯底，所述襯底包含碳化硅且具有支承所述柵電極和定義表面法線方向的表面，所述襯底包括: 漂移區(qū)域，所述漂移區(qū)域包含第一摻雜物類型以便具有第一導(dǎo)電率類型； 鄰近所述漂移區(qū)域且最接近所述表面的阱區(qū)域，所述阱區(qū)域包含第二摻雜物類型以便具有第二導(dǎo)電率類型，所述阱區(qū)域包括最接近所述柵電極附設(shè)的溝道區(qū)域；以及鄰近所述阱區(qū)域的源極接觸區(qū)域，所述源極接觸區(qū)域具有所述第一導(dǎo)電率類型； 層間電介質(zhì)，所述層間電介質(zhì)圍繞所述柵電極附設(shè)并附設(shè)在所述襯底的所述表面的一部分上； 附設(shè)在所述襯底的所述表面的一部分上的接觸層，所述接觸層覆蓋所述源極接觸區(qū)域的一部分； 矯正層，所述矯正層附設(shè)在所述層間電介質(zhì)上方且與所述襯底的所述表面的一部分接觸，所述矯正層提供所述層間電介質(zhì)的連續(xù)共形覆蓋；以及. 源電極，所述源電極附設(shè)在所述矯正層上方且與所述源極接觸區(qū)域電接觸。
22.如權(quán)利要求21所述的器件，其中所述矯正層配置成通過將電壓閾值的變化保持小于I伏來阻止負(fù)偏壓溫度不穩(wěn)定性。
23.如權(quán)利要求21所述的器件，還在所述襯底內(nèi)包括所述第二導(dǎo)電率類型的體接觸區(qū)域，所述體接觸區(qū)域與所述源極接觸區(qū)域相鄰，其中所述接觸層基本覆蓋所述體接觸區(qū)域和所述源極接觸區(qū)域的一部分，以及其中所述源電極與所述體接觸區(qū)域電接觸。
24.如權(quán)利要求21所述的器件，其中所述矯正層包含鈦(Ti)、銦(In)、鎳(Ni)、鑰(Mo)、鎢(W)、金(Au)、銅(Cu)、鉭(Ta)、鉬(Pt)及其混合物的至少其中之一。
25.—種半導(dǎo)體器件，包括: 柵電極； 襯底，所述襯底包含碳化硅且定義了支承所述柵電極和定義表面法線方向的主表面；柵極絕緣層，所述柵極絕緣層附設(shè)在所述襯底的所述主表面的一部分上以及所述襯底與所述柵電極之間； 介電層，所述介電層附設(shè)在所述柵電極上方以及附設(shè)到所述襯底的所述主表面的鄰近部分上； 接觸層，所述接觸層附設(shè)在所述襯底的所述主表面的一部分上方； 矯正層，所述矯正層附設(shè)在所述介電層上方以及附設(shè)到所述襯底的所述主表面的一部分上；以及 第二電極，所述第二電極在所述矯正層上方延伸，其中所述第二電極與所述接觸層電接觸。
26.如權(quán)利要求25所述的半導(dǎo)體器件，其中所述矯正層的至少一部分附設(shè)在所述第二電極與所述接觸層之間。
27.如權(quán)利要求25所述的半導(dǎo)體器件，其中所述第二電極是源電極。
28.如權(quán)利要求25所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET )。
29.如權(quán)利要求25所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件選自如下組成的集合:垂直金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、側(cè)向M0SFET、絕緣柵雙極晶體管(IGBT)、金屬氧化物半導(dǎo)體(MOS) 控制的晶閘管和柵控晶閘管。
【文檔編號】H01L29/49GK103443924SQ201280015829
【公開日】2013年12月11日 申請日期:2012年3月28日 優(yōu)先權(quán)日:2011年3月28日
【發(fā)明者】S.D.阿瑟, T.L.約翰遜, J.D.邁克爾, J.A.弗蘭黑澤, D.A.利利恩菲爾德, K.S.馬托查, W.G.豪金斯 申請人:通用電氣公司