半導(dǎo)體裝置的制造方法以及半導(dǎo)體裝置制造方法
【專(zhuān)利摘要】半導(dǎo)體裝置的制造方法，包括下述步驟：于鰭狀硅層(103)的周?chē)纬傻谝唤^緣膜(104)，于鰭狀硅層的上部形成柱狀硅層(106)；向柱狀硅層上部、鰭狀硅層上部與柱狀硅層下部注入雜質(zhì)而形成擴(kuò)散層；及形成柵極絕緣膜、多晶硅柵極電極(114a)、多晶硅柵極配線(114b)及多晶硅柵極焊墊(114c)。多晶硅柵極電極與多晶硅柵極焊墊的寬度寬于多晶硅柵極配線的寬度。半導(dǎo)體裝置的制造方法隨后包括下述步驟：堆積層間絕緣膜(120)，并且使多晶硅柵極電極及多晶硅柵極配線露出，對(duì)多晶硅柵極電極及多晶硅柵極配線進(jìn)行蝕刻后，堆積金屬層(121)，以形成金屬柵極電極(121a)與金屬柵極配線(121b)；及形成接觸部。
【專(zhuān)利說(shuō)明】半導(dǎo)體裝置的制造方法以及半導(dǎo)體裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體裝置的制造方法以及半導(dǎo)體裝置。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路、其中使用金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor,M0S)晶體管(transistor)的集成電路正趨于高積體化的方向。隨著該高積體化，其中所用的MOS晶體管已微細(xì)化至納米(nano)領(lǐng)域。當(dāng)MOS晶體管的微細(xì)化發(fā)展時(shí)，漏(leak)電流的抑制變得困難，因而必須確保必要的電流量，為此有時(shí)難以減小電路的占有面積。此種情況下，提出有環(huán)繞柵極晶體管(Surrounding Gate Transistor,以下簡(jiǎn)稱(chēng)作SGT),其采用下述結(jié)構(gòu)，即:相對(duì)于基板而沿垂直方向配置源極(source)、柵極(gate)、漏極(drain)，且柵極圍繞柱狀半導(dǎo)體層(例如參照專(zhuān)利文獻(xiàn)I?專(zhuān)利文獻(xiàn)3)。
[0003]如此,藉由對(duì)于柵極電極使用金屬(metal)而非多晶娃(poly si I icon),可抑制空乏化，且可實(shí)現(xiàn)柵極電極的低電阻化。然而，此種情況下，于形成金屬柵極之后的步驟中，必須采用始終將金屬柵極引起的金屬污染考慮在內(nèi)的制造步驟。
[0004]而且,于之前的MOS晶體管中，為了兼顧其制造時(shí)的金屬柵極工藝(metal gateprocess)與高溫工藝，于高溫工藝后制作金屬柵極的后金屬柵極工藝(metal gate lastprocess)已得到實(shí)用化(例如參照非專(zhuān)利文獻(xiàn)I)。
[0005]S卩，之前，MOS晶體管是藉由下述制造方法來(lái)制造，即:于以多晶硅來(lái)制作柵極之后，自多晶娃之上堆積層間絕緣膜，并藉由化學(xué)機(jī)械研磨(Chemical MechanicalPolishing, CMP)來(lái)使多晶娃柵極露出，然后,利用蝕刻(etching)來(lái)對(duì)該多晶娃柵極進(jìn)行加工之后，堆積金屬。因此，于SGT中，為了兼顧金屬柵極工藝與高溫工藝，亦必須使用于高溫工藝后制作金屬柵極的后金屬柵極工藝。于SGT中，柱狀硅層的上部是位于比柵極高的位置，因此于使用后金屬柵極工藝時(shí)，必須耗費(fèi)一些工夫。
[0006]而且，為了降低柵極配線與基板間的寄生電容，于之前的MOS晶體管中使用第I絕緣膜。例如，于鰭式場(chǎng)效晶體管(Fin Field-Effect Transistor, FINFET)(例如參照非專(zhuān)利文獻(xiàn)2)中，于I個(gè)鰭(fin)狀半導(dǎo)體層的周?chē)纬傻贗絕緣膜，繼而對(duì)該第I絕緣膜進(jìn)行回蝕(etch back)，使鰭狀半導(dǎo)體層露出，藉此降低柵極配線與基板間的寄生電容。因此，于SGT中，為了降低柵極配線與基板之間產(chǎn)生的寄生電容，亦必須使用第I絕緣膜。再者，SGT除了具備鰭狀半導(dǎo)體層以外，還具備柱狀半導(dǎo)體層，因此為了形成柱狀半導(dǎo)體層，必須耗費(fèi)一些工夫。
[0007]而且，于之前的SGT的制造步驟中，使用屏蔽(mask)并藉由蝕刻來(lái)形成柱狀硅層的接觸(contact)孔之后，使用屏蔽并藉由蝕刻來(lái)形成用于平面狀硅層與柵極配線的接觸孔(例如參照專(zhuān)利文獻(xiàn)4)。即，之前為了形成接觸部而使用2個(gè)屏蔽。
[0008]現(xiàn)有技術(shù)文獻(xiàn)
[0009]專(zhuān)利文獻(xiàn)
[0010]專(zhuān)利文獻(xiàn)1:日本專(zhuān)利特開(kāi)平2-71556號(hào)公報(bào)[0011]專(zhuān)利文獻(xiàn)2:日本專(zhuān)利特開(kāi)平2-188966號(hào)公報(bào)
[0012]專(zhuān)利文獻(xiàn)3:日本專(zhuān)利特開(kāi)平3-145761號(hào)公報(bào)
[0013]專(zhuān)利文獻(xiàn)4:日本專(zhuān)利特開(kāi)2011-258780號(hào)公報(bào)
[0014]非專(zhuān)利文獻(xiàn)
[0015]非專(zhuān)利文獻(xiàn)1:采用高介電層+金屬柵極晶體管、應(yīng)變娃、9Cu互聯(lián)層、193nm干式圖案化及100 %無(wú)鉛封裝的45nm邏輯技術(shù)(A 45nm Logic Technology withHigh—k+Metal Gate Transistors， Strained Silicon,9 Cu Interconnect Layers,193nmDry Patterning,and 100% Pb-free Packaging)，IEDM2007 K.Mistry et.al，pp 247-250
[0016]非專(zhuān)利文獻(xiàn)2:采用高級(jí)高介電層/金屬柵極方案的高性能22/20nm FinFET CMOS組件(High performance 22/20nm FinFET CMOS devices with advanced high-K/metalgate scheme), IEDM2010 CC.ffu, et.al, 27.1.1-27.1.4.
【發(fā)明內(nèi)容】
[0017]本發(fā)明是有鑒于上述情況而完成，其目的在于提供一種半導(dǎo)體裝置的制造方法以及藉由該制造方法獲得的半導(dǎo)體裝置，上述半導(dǎo)體裝置的制造方法降低柵極配線與基板之間產(chǎn)生的寄生電容，其為后柵極工藝且僅使用一片用于接觸部的屏蔽。
[0018]本發(fā)明的第I方面的半導(dǎo)體裝置的制造方法的特征在于包括:
[0019]第I步驟，于硅基板上形成鰭狀硅層，于上述鰭狀硅層的周?chē)纬傻谝唤^緣膜，于上述鰭狀硅層的上部，以柱狀硅層的直徑等于上述鰭狀硅層的寬度的方式而形成柱狀硅層；
[0020]第2步驟，繼上述第I步驟之后，向上述柱狀硅層上部、上述鰭狀硅層上部以及上述柱狀硅層下部分別注入雜質(zhì)而形成擴(kuò)散層；
[0021]第3步驟，繼上述第2步驟之后，制作柵極絕緣膜、多晶硅柵極電極、多晶硅柵極配線以及多晶硅柵極焊墊(pad)，并且上述柵極絕緣膜覆蓋上述柱狀硅層的周?chē)吧喜浚鲜龆嗑Ч钖艠O電極覆蓋上述柵極絕緣膜，將形成上述多晶硅柵極電極、上述多晶硅柵極配線及上述多晶硅柵極焊墊之后的多晶硅的上表面，設(shè)為比位于上述柱狀硅層上部的上述擴(kuò)散層上的上述柵極絕緣膜高的位置，上述多晶硅柵極電極與上述多晶硅柵極焊墊的寬度寬于上述多晶硅柵極配線的寬度；
[0022]第4步驟，繼上述第3步驟之后，于上述鰭狀硅層上部的上述擴(kuò)散層上部形成硅化物；
[0023]第5步驟，繼上述第4步驟之后，堆積層間絕緣膜，而使上述多晶硅柵極電極、上述多晶硅柵極配線與上述多晶硅柵極焊墊露出，對(duì)上述多晶硅柵極電極、上述多晶硅柵極配線與上述多晶硅柵極焊墊進(jìn)行蝕刻，隨后，堆積金屬層，形成金屬柵極電極、金屬柵極配線以及金屬柵極焊墊，并且，上述金屬柵極配線是以沿與上述鰭狀硅層正交的方向延伸的方式而形成，上述鰭狀硅層連接于上述金屬柵極電極；以及
[0024]第6步驟，繼上述第5步驟之后，形成接觸部，上述接觸部直接連接上述柱狀硅層上部的上述擴(kuò)散層。
[0025]較佳的是:在上述硅基板上形成用于形成鰭狀硅層的第I抗蝕劑(resist)，使用上述第I抗蝕劑來(lái)對(duì)上述硅基板進(jìn)行蝕刻，以形成上述鰭狀硅層，隨后去除上述第I抗蝕劑，
[0026]在上述鰭狀硅層的周?chē)逊e第I絕緣膜，對(duì)上述第I絕緣膜進(jìn)行回蝕，使上述鰭狀娃層的上部露出，
[0027]以與上述鰭狀硅層正交的方式形成第2抗蝕劑，使用上述第2抗蝕劑來(lái)對(duì)上述鰭狀硅層進(jìn)行蝕刻，并且，去除上述第2抗蝕劑，藉此，以上述鰭狀硅層與上述第2抗蝕劑正交的部分成為上述柱狀硅層的方式而形成上述柱狀硅層。
[0028]較佳的是:自具有鰭狀硅層、第I絕緣膜及柱狀硅層的結(jié)構(gòu)之上，堆積第2氧化膜，于上述第2氧化膜上形成第I氮化膜，并對(duì)上述第I氮化膜進(jìn)行蝕刻，藉此來(lái)使該第I氮化膜殘存為側(cè)墻(side wall)狀，上述鰭狀硅層形成于上述硅基板上，上述第I絕緣膜形成于上述鰭狀硅層的周?chē)?，上述柱狀硅層形成于上述鰭狀硅層的上部?br>
[0029]隨后，藉由注入雜質(zhì)，從而于上述柱狀硅層上部與上述鰭狀硅層上部形成擴(kuò)散層，并且去除上述第I氮化膜與上述第2氧化膜，然后進(jìn)行熱處理。
[0030]而且，較佳的是:于具有形成于上述硅基板上的鰭狀硅層、形成于上述鰭狀硅層的周?chē)牡贗絕緣膜、形成于上述鰭狀硅層的上部的柱狀硅層、形成于上述鰭狀硅層的上部與上述柱狀娃層的下部的擴(kuò)散層、及形成于上述柱狀娃層的上部的擴(kuò)散層的結(jié)構(gòu)中，
[0031]形成柵極絕緣膜，并堆積多晶硅，并且，對(duì)上述多晶硅進(jìn)行平坦化，以使平坦化后的多晶硅的上表面處于比擴(kuò)散層上的上述柵極絕緣膜高的位置，上述擴(kuò)散層位于上述柱狀娃層上部，
[0032]堆積第2氮化膜，并形成第3抗蝕劑，上述第3抗蝕劑用于形成上述多晶硅柵極電極、上述多晶硅柵極配線以及上述多晶硅柵極焊墊，對(duì)上述第2氮化膜進(jìn)行蝕刻，并對(duì)上述多晶硅進(jìn)行蝕刻，以形成上述多晶硅柵極電極、上述多晶硅柵極配線以及上述多晶硅柵極焊墊，并且對(duì)上述柵極絕緣膜進(jìn)行蝕刻，然后去除第3抗蝕劑。
[0033]較佳的是:堆積第3氮化膜，并對(duì)上述第3氮化膜進(jìn)行蝕刻，從而使上述第3氮化膜殘存為側(cè)墻狀之后，堆積金屬層，并于擴(kuò)散層的上部形成硅化物(silicide)，上述擴(kuò)散層位于上述鰭狀娃層的上部。
[0034]較佳的是:堆積第4氮化膜，并堆積層間絕緣膜并且進(jìn)行平坦化，使上述多晶硅柵極電極、上述多晶硅柵極配線以及上述多晶硅柵極焊墊露出，并去除上述多晶硅柵極電極、上述多晶硅柵極配線以及上述多晶硅柵極焊墊，向上述多晶硅柵極電極以及上述多晶硅柵極配線與上述多晶硅柵極焊墊存在過(guò)的部分埋入金屬，并對(duì)上述金屬進(jìn)行蝕刻，藉此，使上述柱狀硅層上部的上述擴(kuò)散層上的柵極絕緣膜露出，以形成上述金屬柵極電極、上述金屬柵極配線以及上述金屬柵極焊墊。
[0035]較佳的是:藉由堆積第5氮化膜，從而于上述柱狀硅層上與上述金屬柵極焊墊上形成接觸孔，上述第5氮化膜比上述多晶硅柵極配線的寬度的一半厚，且比上述多晶硅柵極電極的寬度的一半及上述多晶硅柵極焊墊的寬度的一半薄。
[0036]本發(fā)明的第2方面的半導(dǎo)體裝置的特征在于包括:
[0037]鰭狀硅層，形成于硅基板上；
[0038]第I絕緣膜，形成于上述鰭狀硅層的周?chē)?br>
[0039]柱狀硅層，形成于上述鰭狀硅層上；
[0040]擴(kuò)散層，上述柱狀硅層的直徑與上述鰭狀硅層的寬度相同，且上述擴(kuò)散層形成于上述鰭狀硅層的上部與上述柱狀硅層的下部；
[0041]擴(kuò)散層，形成于上述柱狀硅層的上部；
[0042]硅化物，形成于位于上述鰭狀硅層上部的擴(kuò)散層的上部；
[0043]柵極絕緣膜，形成于上述柱狀硅層的周?chē)?br>
[0044]金屬柵極電極，形成于上述柵極絕緣膜的周?chē)?br>
[0045]金屬柵極配線，沿與上述鰭狀硅層正交的方向延伸，上述鰭狀硅層連接于上述金屬柵極電極；以及
[0046]金屬柵極焊墊，連接于上述金屬柵極配線，
[0047]上述金屬柵極電極的寬度與上述金屬柵極焊墊的寬度寬于上述金屬柵極配線的寬度，
[0048]上述半導(dǎo)體裝置還包括接觸部，該接觸部形成于在上述柱狀硅層上部形成的上述擴(kuò)散層上，
[0049]形成于上述柱狀硅層上部的上述擴(kuò)散層與上述接觸部是直接連接。
[0050](發(fā)明的效果)
[0051]根據(jù)本發(fā)明，可提供一種半導(dǎo)體裝置的制造方法以及藉由該制造方法獲得的半導(dǎo)體裝置，上述半導(dǎo)體裝置的制造方法可降低柵極配線與基板之間產(chǎn)生的寄生電容且為后柵極工藝。
【專(zhuān)利附圖】
【附圖說(shuō)明】
[0052]圖1的(a)是本發(fā)明的半導(dǎo)體裝置的平面圖，(b)是(a)的X_X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0053]圖2的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0054]圖3的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0055]圖4的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0056]圖5的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0057]圖6的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0058]圖7的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0059]圖8的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0060]圖9的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0061]圖10的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。[0062]圖11的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0063]圖12的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0064]圖13的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0065]圖14的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0066]圖15的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0067]圖16的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0068]圖17的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0069]圖18的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0070]圖19的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0071]圖20的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0072]圖21的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0073]圖22的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0074]圖23的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0075]圖24的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0076]圖25的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0077]圖26的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0078]圖27的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0079]圖28的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0080]圖29的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0081]圖30的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0082]圖31的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0083]圖32的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0084]圖33的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0085]圖34的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0086]圖35的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0087]圖36的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0088]圖37的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0089]圖38的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
[0090]圖39的(a)是用于說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的平面圖，(b)是(a)的X-X'線上的剖面圖，(C)是(a)的Y-Y'線上的剖面圖。
【具體實(shí)施方式】
[0091]參照附圖，來(lái)對(duì)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法以及藉由該制造方法而獲得的半導(dǎo)體裝置進(jìn)行說(shuō)明。
[0092]以下，對(duì)制造方法進(jìn)行說(shuō)明，上述制造方法是于硅基板上形成鰭狀硅層，于鰭狀硅層的周?chē)纬傻贗絕緣膜，且于鰭狀硅層的上部形成柱狀硅層。
[0093]首先，如圖2的(a)、(b)、(c)所示，于硅基板101上形成用于形成鰭狀硅層的第I抗蝕劑102。
[0094]繼而，如圖3的(a)、(b)、(c)所示，藉由對(duì)硅基板101進(jìn)行蝕刻而形成鰭狀硅層103。此處，將抗蝕劑作為屏蔽來(lái)形成鰭狀硅層，但亦可取代抗蝕劑而使用氧化膜或氮化膜等的硬式屏蔽(hard mask)。
[0095]繼而，如圖4的(a)、(b)、(c)所示，去除第I抗蝕劑102。
[0096]繼而，如圖5的(a)、(b)、(C)所示，于鰭狀硅層103的周?chē)逵啥逊e而形成包含氧化物的第I絕緣膜104。作為第I絕緣膜，亦可取代此種堆積法，而使用藉由高密度等離子體(plasma)的氧化膜或藉由低壓化學(xué)氣相堆積的氧化膜。
[0097]繼而，如圖6的(a)、(b)、(c)所示，對(duì)第I絕緣膜104進(jìn)行回蝕，使鰭狀硅層103的上部露出。至此為止，與專(zhuān)利文獻(xiàn)2的鰭狀硅層的制法相同。
[0098]繼而，如圖7的(a)、(b)、(c)所示，以與鰭狀硅層103正交的方式形成第2抗蝕劑
105。鰭狀硅層103與抗蝕劑105正交的部分成為柱狀硅層。如此，可使用線(line)狀的抗蝕劑，因此抗蝕劑于圖案(pattern)形成后倒下的可能性低，從而成為穩(wěn)定的工藝。[0099]繼而，如圖8的(a)、(b)、(c)所示，藉由蝕刻來(lái)使鰭狀硅層103成形。藉此，鰭狀硅層103與第2抗蝕劑105正交的部分成為柱狀硅層106。因此，柱狀硅層106的直徑是與鰭狀硅層103的寬度相等。并且，結(jié)果成為如下結(jié)構(gòu)，即:于鰭狀硅層103的上部形成柱狀硅層106，且于鰭狀硅層103的周?chē)纬傻贗絕緣膜104。
[0100]繼而，如圖9的(a)、(b)、(c)所示，去除第2抗蝕劑105。
[0101]以下，對(duì)下述方法進(jìn)行說(shuō)明，即:向柱狀硅層上部、鰭狀硅層的上部與柱狀硅層下部注入雜質(zhì)，以形成擴(kuò)散層。
[0102]S卩，首先，如圖10的(a)、(b)、(c)所示，堆積第2氧化膜107，并形成第I氮化膜108。此處，只要可防止向柱狀硅層的側(cè)壁注入雜質(zhì)即可，因此第I氮化膜108只要呈側(cè)墻狀地形成于柱狀硅層側(cè)壁即可。隨后，柱狀硅層的上部由柵極絕緣膜以及多晶硅柵極電極予以覆蓋，因此可于如此般覆蓋之前，于柱狀硅層的上部形成擴(kuò)散層。
[0103]繼而，如圖11的(a)、(b)、(c)所示，對(duì)第I氮化膜108進(jìn)行蝕刻，以使該第I氮化膜108殘存為側(cè)墻狀。
[0104]繼而，如圖12的(a)、(b)、(c)所示，注入砷、磷、硼等的雜質(zhì)，于柱狀硅層上部形成擴(kuò)散層110,且于鰭狀娃層103的上部形成擴(kuò)散層109、111。
[0105]繼而，如圖13的(a)、(b)、(c)所示，去除第I氮化膜108與第2氧化膜107。
[0106]繼而，參照?qǐng)D14的(a)、(b)、(c)來(lái)進(jìn)行熱處理。鰭狀硅層103上部的擴(kuò)散層109、111彼此接觸，從而形成擴(kuò)散層112。藉由經(jīng)過(guò)以上的步驟，向柱狀硅層106的上部、鰭狀硅層103的上部與柱狀硅層106的下部注入雜質(zhì)，從而形成擴(kuò)散層110、112。
[0107]以下，對(duì)利用多晶硅來(lái)制作多晶硅柵極電極、多晶硅柵極配線以及多晶硅柵極焊墊的方法進(jìn)行說(shuō)明。該方法中，堆積層間絕緣膜之后，藉由CMP (化學(xué)機(jī)械研磨)來(lái)使多晶硅柵極電極、多晶硅柵極配線以及多晶硅柵極焊墊露出，因此必須避免柱狀硅層的上部因CMP而露出。
[0108]即，首先，如圖15的(a)、(b)、(c)所示，形成柵極絕緣膜113，并堆積多晶硅114，并且對(duì)該多晶硅114的表面進(jìn)行平坦化。平坦化后的多晶硅114的上表面處于比擴(kuò)散層110上的柵極絕緣膜113高的位置，所述擴(kuò)散層110位于柱狀硅層106上部。藉此，當(dāng)在堆積層間絕緣膜后，藉由CMP來(lái)使多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c露出時(shí)，柱狀硅層的上部不會(huì)因CMP而露出。
[0109]繼而，堆積第2氮化膜115。該第2氮化膜115是用于在鰭狀硅層103的上部形成硅化物時(shí)，防止于多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c的上部形成硅化物。
[0110]繼而，如圖16的(a)、(b)、(c)所示，形成第3抗蝕劑116，該第3抗蝕劑116是用于形成多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c。較為理想的是，多晶硅柵極焊墊114c的成為柵極配線的部分相對(duì)于鰭狀硅層103而正交，以降低柵極配線與基板之間產(chǎn)生的寄生電容。而且，較佳的是，多晶硅柵極電極114a的寬度與多晶硅柵極焊墊114c的寬度寬于多晶硅柵極配線114b的寬度。
[0111]繼而，如圖17的(a)、(b)、(c)所示，藉由蝕刻而形成第2氮化膜115。
[0112]繼而，如圖18的(a)、(b)、(c)所示，藉由對(duì)多晶硅114進(jìn)行蝕刻，從而形成多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c。[0113]繼而，如圖19的(a)、(b)、(c)所示，藉由對(duì)柵極絕緣膜113進(jìn)行蝕刻而去除該柵極絕緣膜113的底部。
[0114]繼而，如圖20的(a)、(b)、(c)所示，去除第3抗蝕劑116。
[0115]藉由經(jīng)過(guò)以上的步驟，從而利用多晶硅形成多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c。
[0116]此處，形成有多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c之后的多晶硅的上表面，處于比柱狀硅層106上部的擴(kuò)散層110上的柵極絕緣膜113
高的位置。
[0117]以下，對(duì)在鰭狀硅層上部形成硅化物的方法進(jìn)行說(shuō)明。該方法的特征在于:于多晶硅柵極電極114a、多晶硅柵極配線114b、多晶硅柵極焊墊114c的上部以及柱狀硅層106的上部的擴(kuò)散層Iio上,不形成娃化物。再者,于在柱狀娃層106上部的擴(kuò)散層110上形成娃化物的情況下，會(huì)導(dǎo)致制造步驟數(shù)增加，因而不佳。
[0118]首先，如圖21的(a)、(b)、(c)所示，堆積第3氮化膜117。
[0119]繼而，如圖22的(a)、(b)、(c)所示，對(duì)第3氮化膜117進(jìn)行蝕刻，藉此使該第3氮化膜117殘存為側(cè)墻狀。
[0120]繼而，如圖23的(a)、(b)、(c)所示，藉由堆積鎳、鈷等的金屬，而于鰭狀硅層103上部的擴(kuò)散層112的上部形成硅化物118。此時(shí)，多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c是由第3氮化膜117、第2氮化膜115予以覆蓋，柱狀硅層106上的擴(kuò)散層110是由柵極絕緣膜113、多晶硅柵極電極114a以及多晶硅柵極配線114b予以覆蓋，因此不會(huì)形成硅化物。
[0121]藉由經(jīng)過(guò)以上的步驟，從而于鰭狀硅層103的上部形成硅化物。
[0122]以下表示后柵極的制造方法，即:于藉由上述步驟而獲得的結(jié)構(gòu)物上堆積層間絕緣膜之后，藉由CMP來(lái)使多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c露出，并藉由蝕刻來(lái)去除多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c之后，堆積金屬。
[0123]即，首先，如圖24的(a)、(b)、(c)所示，為了保護(hù)硅化物118而堆積第4氮化膜119。
[0124]繼而，如圖25的(a)、(b)、(c)所示，堆積層間絕緣膜120，并且藉由CMP來(lái)對(duì)該層間絕緣膜120的表面進(jìn)行平坦化。
[0125]繼而，如圖26的(a)、(b)、(c)所示，藉由CMP來(lái)使多晶硅柵極電極114a、多晶娃柵極配線114b以及多晶硅柵極焊墊114c露出。
[0126]繼而，如圖27的(a)、(b)、(c)所示，對(duì)多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c進(jìn)行蝕刻。此處，較為理想的是使用濕式(wet)蝕刻。
[0127]繼而，如圖28的(a)、(b)、(c)所示，堆積金屬121，并且對(duì)該金屬121的表面進(jìn)行平坦化，以向多晶硅柵極電極114a、多晶硅柵極配線114b以及多晶硅柵極焊墊114c存在過(guò)的部分埋入金屬121。對(duì)于此處的埋入，較佳的是使用原子層堆積。
[0128]繼而，如圖29的(a)、(b)、(c)所示，藉由對(duì)金屬121進(jìn)行蝕刻，而使柱狀硅層106上部的擴(kuò)散層110上的柵極絕緣膜113露出。藉此，形成金屬柵極電極121a、金屬柵極配線121b以及金屬柵極焊墊121c。[0129]以上的步驟便是藉由后柵極的半導(dǎo)體裝置的制造方法，即:堆積層間絕緣膜之后，藉由CMP來(lái)使多晶硅柵極露出，并在對(duì)多晶硅柵極進(jìn)行蝕刻之后堆積金屬層。
[0130]以下，對(duì)形成接觸部的方法進(jìn)行說(shuō)明。此處，于柱狀硅層106上部的擴(kuò)散層110上未形成硅化物，因此接觸部與柱狀硅層106上部的擴(kuò)散層110將直接連接。
[0131]S卩，首先，如圖30的(a)、(b)、(c)所示，以下述方式堆積第5氮化膜122，即，使該第5氮化膜122比多晶硅柵極配線114b的寬度的一半厚，且比多晶硅柵極電極114a的寬度的一半及多晶硅柵極焊墊114c的寬度的一半薄。藉此，于柱狀硅層106上與金屬柵極焊墊121c上形成接觸孔123、124。藉由于隨后的步驟中實(shí)施的氮化膜蝕刻，接觸孔123、124底部的第5氮化膜122與柵極絕緣膜113將被去除。因此，用于柱狀硅層上部的接觸孔123與金屬柵極焊墊121c上部的接觸孔124的屏蔽變得不再需要。
[0132]繼而，如圖31的(a)、(b)、(c)所示，于鰭狀硅層103上形成第4抗蝕劑125，該第4抗蝕劑125用于形成接觸孔126。
[0133]繼而，如圖32的(a)、(b)、(c)所示，藉由對(duì)第5氮化膜122與層間絕緣膜120進(jìn)行蝕刻，從而形成接觸孔126。
[0134]繼而，如圖33的(a)、(b)、(c)所示，去除第4抗蝕劑125。
[0135]繼而，如圖34的(a)、(b)、(c)所示，藉由對(duì)第5氮化膜122、第4氮化膜119與柵極絕緣膜113進(jìn)行蝕刻，從而使硅化物118與擴(kuò)散層110露出。
[0136]繼而，如圖35的(a)、(b)、(c)所示，堆積金屬，以形成接觸部127、128、129。
[0137]藉由經(jīng)過(guò)以上的步驟，可于半導(dǎo)體裝置上形成接觸部127、128、129。根據(jù)該制造方法，于柱狀娃層106上部的擴(kuò)散層110上未形成娃化物，因此接觸部128與柱狀娃層106上部的擴(kuò)散層110將直接連接。
[0138]以下，對(duì)形成金屬配線層的方法進(jìn)行說(shuō)明。
[0139]即，首先，如圖36的(a)、(b)、(c)所示，堆積金屬130。
[0140]繼而，如圖37的(a)、(b)、(c)所示，形成用于形成金屬配線的第5抗蝕劑131、132,133ο
[0141]繼而，如圖38的(a)、(b)、(c)所示，對(duì)金屬130進(jìn)行蝕刻，以形成金屬配線134、135,136ο
[0142]繼而，如圖39的(a)、(b)、(c)所示，去除第5抗蝕劑131、132、133。
[0143]藉由經(jīng)過(guò)以上的步驟，從而形成金屬配線層即金屬配線134、135、136。
[0144]圖1的(a)、(b)、(C)中，將藉由上述制造方法而制造的半導(dǎo)體裝置示于圖1 (a)、(b) 、 (c)。
[0145]圖1的(a)、(b)、(c)所示的半導(dǎo)體裝置具備:鰭狀硅層103，形成于基板101上；第I絕緣膜104,形成于鰭狀娃層103的周?chē)?；柱狀娃?06,形成于鰭狀娃層103上；以及擴(kuò)散層112,柱狀娃層106的直徑等于鰭狀娃層103的寬度,且該擴(kuò)散層112形成于鰭狀娃層103的上部與柱狀娃層106的下部。
[0146]圖1的(a)、(b)、(c)所示的半導(dǎo)體裝置還具備:擴(kuò)散層110，形成于柱狀硅層106的上部；硅化物118，形成于鰭狀硅層103上部的擴(kuò)散層112的上部；柵極絕緣膜113，形成于柱狀硅層106的周?chē)?；金屬柵極電極121a，形成于柵極絕緣膜的周?chē)?；金屬柵極配線121b連接于金屬柵極電極121a且沿與鰭狀硅層103正交的方向延伸；以及金屬柵極焊墊121c，連接于金屬柵極配線121b。此處，金屬柵極電極121a與金屬柵極焊墊121c的寬度寬于金屬柵極配線121b的寬度。
[0147]圖1的(a)、(b)、(c)所示的半導(dǎo)體裝置具有形成于擴(kuò)散層110上的接觸部128，并且具備擴(kuò)散層110與接觸部128直接連接的結(jié)構(gòu)。
[0148]如以上所說(shuō)明的，根據(jù)本發(fā)明的實(shí)施方式，可提供一種SGT的制造方法以及藉由該制造方法而獲得的SGT的結(jié)構(gòu)，上述SGT的制造方法可降低柵極配線與基板之間產(chǎn)生的寄生電容，為后柵極工藝且僅使用一片用于接觸部的屏蔽。
[0149]而且，根據(jù)上述實(shí)施方式中的半導(dǎo)體裝置的制造方法，由于是以之前的FINFET的制造方法作為基礎(chǔ)(base)，因此可容易地形成鰭狀硅層103、第I絕緣膜104、柱狀硅層
106。
[0150]而且，之前的方法中，于柱狀硅層上部形成有硅化物，于該方法中，多晶硅的堆積溫度比用于形成硅化物的溫度高，因此硅化物必須于多晶硅柵極形成后形成。因此，于硅柱上部形成硅化物的情況下，將要經(jīng)過(guò)如下步驟，即，形成多晶硅柵極之后，于多晶硅柵極電極的上部開(kāi)孔，于該孔的側(cè)壁形成絕緣膜的側(cè)墻之后，進(jìn)而形成硅化物，并將絕緣膜埋入所開(kāi)的孔內(nèi)，因而存在導(dǎo)致制造步驟數(shù)增加的缺點(diǎn)。
[0151]與此相對(duì)，根據(jù)上述實(shí)施方式，可使用后金屬柵極的制造方法，即:于形成多晶硅柵極電極114a與多晶硅柵極配線114b之前形成擴(kuò)散層，利用多晶硅柵極電極114a來(lái)覆蓋柱狀硅層106，僅于鰭狀硅層103的上部形成硅化物，然后，利用多晶硅來(lái)制作柵極，進(jìn)而堆積層間絕緣膜120之后，藉由CMP(化學(xué)機(jī)械研磨)來(lái)使多晶硅柵極露出，并對(duì)多晶硅柵極進(jìn)行蝕刻，然后堆積金屬。因此，根據(jù)該半導(dǎo)體裝置的制造方法，可容易地制造具有金屬柵極的SGT。
[0152]而且，多晶硅柵極電極114a與多晶硅柵極焊墊114c的寬度寬于多晶硅柵極配線114b的寬度，于形成金屬柵極之后，向藉由對(duì)多晶硅柵極進(jìn)行蝕刻而形成的孔內(nèi)堆積第5氮化膜122，該第5氮化膜122比多晶硅柵極配線114b的寬度的一半厚，且比多晶硅柵極電極114a的寬度的一半及多晶硅柵極焊墊114c的寬度的一半薄。藉此，可于柱狀硅層106上與金屬柵極焊墊121c上形成接觸孔123、124，因此不需要在之前的SGT的制造方法中所需的、使用屏蔽來(lái)對(duì)柱狀硅層的接觸孔進(jìn)行蝕刻的步驟。即，可將用于接觸部形成的屏蔽僅設(shè)為I個(gè)。
[0153]再者，本發(fā)明并不脫離其廣義的精神與范圍，可采用各種實(shí)施方式以及變形。而且，上述實(shí)施方式是用于說(shuō)明本發(fā)明的一實(shí)施例，并不限定本發(fā)明的范圍。
[0154]符號(hào)說(shuō)明
[0155]101:娃基板
[0156]102:第I抗蝕劑
[0157]103:鰭狀硅層
[0158]104:第I絕緣膜
[0159]105:第2抗蝕劑
[0160]106:柱狀硅層
[0161]107:第2氧化膜
[0162]108:第I氮化膜[0163]109、110、111、112:擴(kuò)散層
[0164]113:柵極絕緣膜
[0165]114:多晶硅
[0166]114a:多晶硅柵極電極
[0167]114b:多晶硅柵極配線
[0168]114c:多晶硅柵極焊墊
[0169]115:第2氮化膜
[0170]116:第3抗蝕劑
[0171]117:第3氮化膜
[0172]118:硅化物
[0173]119:第4氮化膜
[0174]120:層間絕緣膜
[0175]121:金屬層(金屬)
[0176]121a:金屬柵極電極
[0177]121b:金屬柵極配線
[0178]121c:金屬柵極焊墊
[0179]122:第5氮化膜
[0180]123、124、126:接觸孔
[0181]125:第4抗蝕劑
[0182]127、128、129:接觸部
[0183]130:金屬
[0184]131、132、133:第 5 抗蝕劑
[0185]134、135、136:金屬配線
【權(quán)利要求】
1.一種半導(dǎo)體裝置的制造方法，其特征在于，包括: 第I步驟，于硅基板上形成鰭狀硅層，于上述鰭狀硅層的周?chē)纬傻谝唤^緣膜，于上述鰭狀硅層的上部，以柱狀硅層的直徑等于上述鰭狀硅層的寬度的方式而形成柱狀硅層； 第2步驟，繼上述第I步驟之后，向上述柱狀硅層上部、上述鰭狀硅層上部以及上述柱狀硅層下部分別注入雜質(zhì)而形成擴(kuò)散層； 第3步驟，繼上述第2步驟之后，制作柵極絕緣膜、多晶硅柵極電極、多晶硅柵極配線以及多晶硅柵極焊墊，并且上述柵極絕緣膜覆蓋上述柱狀硅層的周?chē)吧喜浚鲜龆嗑Ч钖艠O電極覆蓋上述柵極絕緣膜，將形成上述多晶硅柵極電極、上述多晶硅柵極配線及上述多晶硅柵極焊墊之后的多晶硅的上表面，設(shè)為比位于上述柱狀硅層上部的上述擴(kuò)散層上的上述柵極絕緣膜高的位置，上述多晶硅柵極電極與上述多晶硅柵極焊墊的寬度寬于上述多晶硅柵極配線的寬度； 第4步驟，繼上述第3步驟之后，于上述鰭狀硅層上部的上述擴(kuò)散層上部形成硅化物；第5步驟，繼上述第4步驟之后，堆積層間絕緣膜，而使上述多晶硅柵極電極、上述多晶硅柵極配線與上述多晶硅柵極焊墊露出，對(duì)上述多晶硅柵極電極、上述多晶硅柵極配線與上述多晶硅柵極焊墊進(jìn)行蝕刻，隨后，堆積金屬層，形成金屬柵極電極、金屬柵極配線以及金屬柵極焊墊，并且，上述金屬柵極配線是以沿與上述鰭狀硅層正交的方向延伸的方式而形成，上述鰭狀硅層連接于上述金屬柵極電極；以及 第6步驟，繼上述第5步驟之后，形成接觸部，上述接觸部直接連接上述柱狀硅層上部的上述擴(kuò)散層。
2.根據(jù)權(quán)利要求1所 述的半導(dǎo)體裝置的制造方法，其中 在上述硅基板上形成用于形成鰭狀硅層的第I抗蝕劑，使用上述第I抗蝕劑來(lái)對(duì)上述硅基板進(jìn)行蝕刻，以形成上述鰭狀硅層，隨后去除上述第I抗蝕劑， 在上述鰭狀硅層的周?chē)逊e第I絕緣膜，對(duì)上述第I絕緣膜進(jìn)行回蝕，使上述鰭狀硅層的上部露出， 以與上述鰭狀硅層正交的方式形成第2抗蝕劑，使用上述第2抗蝕劑來(lái)對(duì)上述鰭狀硅層進(jìn)行蝕刻，并且，去除上述第2抗蝕劑，藉此，以上述鰭狀硅層與上述第2抗蝕劑正交的部分成為上述柱狀硅層的方式而形成上述柱狀硅層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中 自具有鰭狀硅層、第I絕緣膜及柱狀硅層的結(jié)構(gòu)之上，堆積第2氧化膜，于上述第2氧化膜上形成第I氮化膜，并對(duì)上述第I氮化膜進(jìn)行蝕刻，藉此來(lái)使該第I氮化膜殘存為側(cè)墻狀，上述鰭狀硅層形成于上述硅基板上，上述第I絕緣膜形成于上述鰭狀硅層的周?chē)?，上述柱狀硅層形成于上述鰭狀硅層的上部? 隨后，藉由注入雜質(zhì)，從而于上述柱狀硅層上部與上述鰭狀硅層上部形成擴(kuò)散層，并且去除上述第I氮化膜與上述第2氧化膜，然后進(jìn)行熱處理。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中 于具有形成于上述硅基板上的鰭狀硅層、形成于上述鰭狀硅層的周?chē)牡贗絕緣膜、形成于上述鰭狀硅層的上部的柱狀硅層、形成于上述鰭狀硅層的上部與上述柱狀硅層的下部的擴(kuò)散層、及形成于上述柱狀硅層的上部的擴(kuò)散層的結(jié)構(gòu)中， 形成柵極絕緣膜，并堆積多晶硅，并且，對(duì)上述多晶硅進(jìn)行平坦化，以使平坦化后的多晶硅的上表面處于比位于上述柱狀硅層上部的擴(kuò)散層上的上述柵極絕緣膜高的位置， 堆積第2氮化膜，并形成第3抗蝕劑，上述第3抗蝕劑用于形成上述多晶硅柵極電極、上述多晶硅柵極配線以及上述多晶硅柵極焊墊，使用上述第3抗蝕劑來(lái)對(duì)上述第2氮化膜與上述多晶硅進(jìn)行蝕刻，以形成上述多晶硅柵極電極、上述多晶硅柵極配線以及上述多晶硅柵極焊墊，并且對(duì)上述柵極絕緣膜進(jìn)行蝕刻，然后去除第3抗蝕劑。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中 堆積第3氮化膜，并對(duì)上述第3氮化膜進(jìn)行蝕刻，從而使上述第3氮化膜殘存為側(cè)墻狀之后，堆積金屬層，并于位于上述鰭狀硅層上部的擴(kuò)散層的上部形成硅化物。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中 堆積第4氮化膜，并堆積層間絕緣膜并且進(jìn)行平坦化，使上述多晶硅柵極電極、上述多晶硅柵極配線以及上述多晶硅柵極焊墊露出，并去除上述多晶硅柵極電極、上述多晶硅柵極配線以及上述多晶硅柵極焊墊，向上述多晶硅柵極電極以及上述多晶硅柵極配線與上述多晶硅柵極焊墊存在過(guò)的部分埋入金屬，并對(duì)上述金屬進(jìn)行蝕刻，藉此，使上述柱狀硅層上部的上述擴(kuò)散層上的柵極絕緣膜露出，以形成上述金屬柵極電極、上述金屬柵極配線以及上述金屬柵極焊墊。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其中 藉由堆積第5氮化膜，從而于上述柱狀硅層上與上述金屬柵極焊墊上形成接觸孔，上述第5氮化膜比上述多晶硅柵極配線的寬度的一半厚，且比上述多晶硅柵極電極的寬度的一半及上述多晶硅柵極焊墊的寬度的一半薄。
8.一種半導(dǎo)體裝置，其特征在于包括: 鰭狀娃層，形成于娃基板上； 第I絕緣膜，形成于上述鰭狀硅層的周?chē)? 柱狀硅層，形成于上述鰭狀硅層上； 擴(kuò)散層，上述柱狀硅層的直徑與上述鰭狀硅層的寬度相同，且上述擴(kuò)散層形成于上述鰭狀硅層的上部與上述柱狀硅層的下部； 擴(kuò)散層，形成于上述柱狀娃層的上部； 硅化物，形成于位于上述鰭狀硅層上部的擴(kuò)散層的上部； 柵極絕緣膜，形成于上述柱狀硅層的周?chē)? 金屬柵極電極，形成于上述柵極絕緣膜的周?chē)? 金屬柵極配線，沿與上述鰭狀硅層正交的方向延伸，上述鰭狀硅層連接于上述金屬柵極電極；以及 金屬柵極焊墊，連接于上述金屬柵極配線， 上述金屬柵極電極的寬度與上述金屬柵極焊墊的寬度寬于上述金屬柵極配線的寬度，上述半導(dǎo)體裝置還包括接觸部，該接觸部形成于在上述柱狀硅層上部形成的上述擴(kuò)散層上， 形成于上述柱狀硅層上部的上述擴(kuò)散層與上述接觸部是直接連接。
【文檔編號(hào)】H01L29/78GK103548125SQ201280024037
【公開(kāi)日】2014年1月29日 申請(qǐng)日期:2012年5月18日 優(yōu)先權(quán)日:2012年5月18日
【發(fā)明者】舛岡富士雄, 中村広記 申請(qǐng)人:新加坡優(yōu)尼山帝斯電子私人有限公司