凹陷終端結(jié)構(gòu)和帶有凹陷終端結(jié)構(gòu)的電子器件的制備方法【專利摘要】一種電子器件，包括漂移區(qū)，肖特基接觸，位于所述漂移區(qū)的表面上；以及邊緣終端結(jié)構(gòu)，位于所述漂移區(qū)內(nèi)與所述肖特基接觸相鄰。邊緣終端結(jié)構(gòu)包括凹陷區(qū)，所述凹陷區(qū)從所述漂移區(qū)的表面凹陷距離d，距離d可以為約0.5微米?！緦＠f明】凹陷終端結(jié)構(gòu)和帶有凹陷終端結(jié)構(gòu)的電子器件的制備方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明涉及微電子器件，更具體的，涉及微電子器件的邊緣終端?！?br>背景技術(shù)：
】[0002]高壓碳化硅(SiC)器件能夠處理高壓，并且可以處理盡高達(dá)約100安培或者更大的電流，這取決于有源面積的大小。高壓SiC器件有許多重要的應(yīng)用，尤其是在功率調(diào)節(jié)、分配和控制領(lǐng)域。[0003]傳統(tǒng)的功率器件結(jié)構(gòu)具有η型SiC襯底，在其上面形成有作為漂移區(qū)的η型外延層。這樣的器件典型地包括在η層上的P-N結(jié)和/或肖特基結(jié)，這種結(jié)作為主結(jié)用于阻擋反向偏壓方向的電壓以及在正向偏壓方向上提供電流。由離子注入典型地形成的P型結(jié)型終端擴展(JTE)區(qū)可以包圍在主結(jié)周圍。用于形成JTE的注入可以是鋁，硼或者其他的適當(dāng)?shù)腜型摻雜劑。JTE區(qū)的目的是減少或防止電場在邊緣的聚集，并且減少或防止耗盡區(qū)與器件表面的相互影響。表面效應(yīng)可以引起耗盡區(qū)擴展不均，這會對器件的擊穿電壓產(chǎn)生不利影響。其他的終端技術(shù)包括保護(hù)環(huán)和浮置場環(huán)，其可能更強烈地受到表面效應(yīng)的影響。也可以由η型摻雜劑(如氮或磷)的注入而形成溝道截斷區(qū)，以防止/減少耗盡區(qū)擴展到器件邊緣。[0004]除了結(jié)型終端擴展(JTE)，多浮置保護(hù)環(huán)(MFGR)和場電極(FP)是在高壓碳化硅器件中常用的終端方案。另一種傳統(tǒng)的邊緣終端技術(shù)是臺階邊緣終端。[0005]對于器件的邊緣終端來說，場電極技術(shù)也是傳統(tǒng)的技術(shù)，而且可以是成本效益好的。在傳統(tǒng)的場電極器件中，金屬場電極下面的氧化層支持高場強。這一技術(shù)在半導(dǎo)體中的最高場強相對較低的硅器件中表現(xiàn)良好。然而，在SiC器件里，阻擋狀態(tài)的電場可能是非常高的(~2MV/cm)，它乘以一個氧化物-半導(dǎo)體界面處的因子2.5。這導(dǎo)致了非常高的氧化物場，并且可能造成長期的可靠性問題。因此，場電極終端可能不適合用于SiC器件。[0006]為了減少JTE對注入劑量變化的敏感度，除了JTE，已經(jīng)提出利用多浮置保護(hù)環(huán)技術(shù)。Kinoshita等人在“GuardRingAssistedRESURF:ANewTerminationStructureProvidingStableandHighBreakdownVoltageforSiCPowerDevices，，,Tech.DigestofISPSD‘02，pp.253-256，Kinoshita等人中報道了這一降低對注入劑量變化敏感度的技術(shù)。然而，對于終端的利用面積卻增加到幾乎是單獨JTE面積的三倍，這是因為保護(hù)環(huán)被增加到JTE的內(nèi)部邊緣和JTE的外部。[0007]傳統(tǒng)的JTE終端肖特基二極管如圖1所示。如圖，肖特基二極管10包含η+襯底14上的η型漂移層12。圖1示出了肖特基二極管結(jié)構(gòu)的半邊，這一結(jié)構(gòu)可以包含鏡像位置(沒有示出)。陽極肖特基接觸23在漂移層12上，而陰極接觸25在η+襯底14上。在η型漂移層12內(nèi)與肖特基接觸23相鄰的位置提供有結(jié)型終端擴展(JTE)區(qū)20，它包括多個JTE區(qū)域20Α，20Β,20C。JTE區(qū)20Α，20Β,20C是ρ型區(qū)域，可以具有距離肖特基結(jié)向外逐步減少的電荷水平。盡管只示出三個1^區(qū)域2(^，2(?，20(:，但是可以提供更多或更少的1^區(qū)域。[0008]JTE區(qū)域20A，20B，20C可以由連續(xù)的離子注入η型漂移層12形成。然而，這樣的離子注入可能需要多個掩模和注入步驟，增加了產(chǎn)品的復(fù)雜性和成本。隨著JTE區(qū)域的增力口，這可能會進(jìn)一步加劇。再者，利用這一方法形成的逐步摻雜梯度可能不會得到理想的終端。[0009]Singh等人在“PlanarTerminationin4H_SiCSchottkyDiodesWithLowLeakageAndHighYields”，ISPSD，97,pp.157-160中描述了SiC肖特基二極管的其他傳統(tǒng)終端。對于SiC肖特基勢魚二極管，Ueno等在“TheGuard-RingTerminationforHigh-VoltageSiCSchottkyBarrierDiodes，，，IEEEElectronDeviceLetters,Vol.16,No,7,July,1995，pp.331-332中描述了p型外延保護(hù)環(huán)終端。此外，公開的PCT申請N0.W097/08754題為“SiCSemiconductorDeviceComprisingAPNJunctionWithAVoltageAbsorbingEdge”描述了其他的終端技術(shù)。[0010]美國專利N0.7，026，650公開了另一類型的結(jié)型終端，該專利被轉(zhuǎn)讓于本發(fā)明的受讓人，其公開內(nèi)容通過引用合并于此。[0011]帶有保護(hù)環(huán)終端的結(jié)型勢壘肖特基(JBS)二極管如圖2和3所示。圖2是帶有保護(hù)環(huán)邊緣終端的結(jié)型勢壘肖特基二極管30的橫截面示意圖，而圖3是沒有肖特基接觸的結(jié)型勢壘肖特基二極管30的平面圖。但應(yīng)理解，JBS二極管的結(jié)構(gòu)與合并的P-N結(jié)肖特基(MPS)二極管是相似的，盡管器件的運行在正向?qū)щ娔Ｊ较侣杂胁煌?。這里JBS二極管結(jié)構(gòu)的說明也考慮涉及相似的MPS結(jié)構(gòu)。[0012]器件30包含碳化娃襯底14。襯底可以由第一導(dǎo)電類型的摻雜劑摻雜,并且可以有多型2H,4H,6H,3C和/或15R。[0013]器件30包含第一導(dǎo)電類型的輕摻雜漂移層12。肖特基接觸34與漂移層12形成肖特基勢壘結(jié)。陰極接觸46在η型襯底14上。[0014]保護(hù)環(huán)位于肖特基接觸34和漂移層12之間與肖特基結(jié)相鄰，在漂移層12的表面處并且延伸到漂移層12表面以下。保護(hù)環(huán)結(jié)構(gòu)包括在器件的有源區(qū)域(例如包含肖特基結(jié)的區(qū)域)周圍形成同心環(huán)的具有第二導(dǎo)電類型的多個保護(hù)環(huán)38。例如，保護(hù)環(huán)38可以由離子注入形成。在2006年4月11日授予的美國專利N0.7，026，650題為“MultipleFloatingGuardRingEdgeTerminationforSiliconCarbideDevices”和在2006年6月8日公開的美國公開N0.2006/0118792題為“EdgeTerminationStructuresForSiliconCarbideDevicesAndMethodsOfFabricatingSiliconCarbideDevicesIncorporatingSame，，詳細(xì)描述了保護(hù)環(huán)的形成，這些均被轉(zhuǎn)讓于本發(fā)明的受讓人，其內(nèi)容通過引用合并于此。[0015]在漂移層12表面處的各保護(hù)環(huán)38之間，本結(jié)構(gòu)還包括具有第二導(dǎo)電類型的輕摻雜區(qū)域36。輕摻雜區(qū)域36可以擴展到最外圈保護(hù)環(huán)38的外面，并且在漂移層12中被形成到比保護(hù)環(huán)擴展深度要淺的深度。在一些實施例中，所述輕摻雜區(qū)域36可以提供所討論的表面電荷補償區(qū)域，例如前面引用的美國專利N0.7，026，650和美國公開N0.2006/0118792。在其他實施例中，輕摻雜區(qū)域可以在漂移區(qū)的表面處提供減小的表面場(RESURF)區(qū)域，例如在美國專利N0.7，026,650和美國公開N0.2006/0118792中所討論的。輕摻雜區(qū)域36可以在相鄰保護(hù)環(huán)38之間完全或不完全擴展。再者，輕摻雜區(qū)域36可以比保護(hù)環(huán)38擴展進(jìn)入漂移層12更深或更淺。[0016]器件30在漂移層12與襯底14相對的表面處進(jìn)一步包含具有第二導(dǎo)電類型的多個結(jié)勢壘區(qū)42。結(jié)勢壘區(qū)42也可以由離子注入形成。在一些實施例中，所述結(jié)勢壘區(qū)42可以具有如美國公開N0.2006/0255423中所示的結(jié)構(gòu)，該公開被轉(zhuǎn)讓于本發(fā)明的受讓人，其公開內(nèi)容通過引用合并于此。[0017]肖特基二極管也可以具有如美國公開N0.2009/0289262,美國公開N0.2008/0029838,美國專利N0.7，728，402和/或美國公開N0.2009/0289262所示的結(jié)構(gòu)，這些均被轉(zhuǎn)讓于本發(fā)明的受讓人，其公開內(nèi)容通過引用合并于此。[0018]肖特基接觸34與結(jié)勢壘區(qū)42接觸。當(dāng)對器件加反向偏壓時，在結(jié)勢壘區(qū)42和漂移層12之間的p-n結(jié)處產(chǎn)生耗盡區(qū)來承受反向偏壓，從而保護(hù)肖特基結(jié)。[0019]半導(dǎo)體功率器件設(shè)計成阻擋(在反向阻擋狀態(tài))或通過(在正向運行狀態(tài))大級別的電壓和/或電流。例如，在反向阻擋狀態(tài)，半導(dǎo)體功率器件可以設(shè)計成承受幾百到幾千伏的電勢。然而，在高反向電壓時，半導(dǎo)體功率器件可以開始讓一些電流流過器件。這些被稱為“漏電流”的電流可以是非常不期望的。如果反向電壓增加到超過器件的設(shè)計的電壓阻擋能力，則漏電流就可能開始流動，所述電壓阻擋能力典型地是漂移層摻雜和厚度的函數(shù)。然而，漏電流可能由于其他原因發(fā)生，例如器件的邊緣終端和/或主結(jié)發(fā)生故障。[0020]發(fā)明概述[0021]根據(jù)一些實施例，電子器件包括漂移區(qū)，肖特基接觸，位于所述漂移區(qū)的表面上，邊緣終端，位于所述漂移區(qū)內(nèi)與所述肖特基接觸相鄰。所述邊緣終端包括凹陷區(qū)和所述凹陷區(qū)內(nèi)的邊緣終端結(jié)構(gòu)，所述凹陷區(qū)從所述漂移區(qū)的表面凹陷距離d。[0022]所述電子器件可以進(jìn)一步包括多個摻雜區(qū)，所述摻雜區(qū)位于所述漂移區(qū)的表面處且與所述肖特基接觸相接觸，其中所述漂移區(qū)具有第一導(dǎo)電類型而所述多個摻雜區(qū)具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型。所述距離d可以為約0.2微米至約I微米。在一些實施例中，所述距離d可以為約0.4微米至約0.8微米，同時在一些實施例中，所述距離d可以為約0.5微米。[0023]所述邊緣終端結(jié)構(gòu)可以包括位于所述凹陷區(qū)的表面處的保護(hù)環(huán)。所述邊緣終端結(jié)構(gòu)可以進(jìn)一步包括所述凹陷區(qū)的表面處的輕摻雜區(qū)，其中所述輕摻雜區(qū)和所述保護(hù)環(huán)終端結(jié)構(gòu)具有與所述漂移區(qū)的第一導(dǎo)電類型相反的第二導(dǎo)電類型。[0024]所述電子器件可以進(jìn)一步包括側(cè)墻，所述側(cè)墻在所述漂移區(qū)內(nèi)位于所述有源區(qū)域和所述凹陷區(qū)之間，其中所述保護(hù)環(huán)可以位于所述側(cè)墻基底處與所述肖特基接觸相鄰。[0025]所述距離d可以大于所述結(jié)型勢壘肖特基區(qū)從所述漂移區(qū)表面進(jìn)入所述漂移區(qū)的深度。[0026]漂移區(qū)可以包括碳化硅。在特定實施例中，漂移區(qū)可以包括具有多型2H，4H,6H,3C和/或15R的碳化硅。[0027]根據(jù)一些實施例，具有超過780mJ/cm2的額定雪崩，其中額定雪崩被定義為VbkXIkXtpulsyS片面積，其中VBR是所述器件的擊穿電壓，Ik是所述器件的額定反向電流，tpulse是造成器件故障的電流脈沖的最小持續(xù)時間。在一些實施例中，額定雪崩可以大于1000mJ/cm2。在進(jìn)一步的實施例中,額定雪崩可以大于1200mJ/cm2。在又進(jìn)一步的實施例中，額定雪崩可以大于1500mJ/cm2。[0028]根據(jù)一些實施例，電子器件具有具有比理論雪崩擊穿電壓小小于100V的漏電壓，其中所述漏電壓被定義為造成至少ΙΟΟμΑ/cm2漏電流的所述器件上的反向電壓。在一些實施例中，電子器件可以具有比所述器件的理論雪崩擊穿電壓小小于25V的漏電壓。[0029]根據(jù)一些實施例，電子器件包括漂移區(qū)，具有第一導(dǎo)電類型；有源區(qū)域，包括在所述漂移區(qū)表面處的第一區(qū)域，所述第一區(qū)域具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型，其中當(dāng)所述電子器件被反向偏壓時，在所述有源區(qū)域與所述第一區(qū)域之間的P-n結(jié)被配置為承受電壓；以及邊緣終端，所述邊緣終端位于所述漂移區(qū)內(nèi)與所述有源區(qū)域相鄰，其中所述邊緣終端包括凹陷區(qū)和在所述凹陷區(qū)內(nèi)的邊緣終端結(jié)構(gòu)，所述凹陷區(qū)從所述漂移區(qū)表面凹陷距離d。所述邊緣終端結(jié)構(gòu)可以包括保護(hù)環(huán)。[0030]所述邊緣終端結(jié)構(gòu)可以包括所述凹陷區(qū)的表面處的輕摻雜區(qū)，其中所述輕摻雜區(qū)和所述保護(hù)環(huán)具有與所述漂移區(qū)的第一導(dǎo)電類型相反的第二導(dǎo)電類型。[0031]所述電子器件可以具有比所述器件的理論雪崩擊穿電壓小小于25V的漏電壓。[0032]所述電子器件可以包括MOSFET和多個摻雜區(qū)，摻雜區(qū)可以包括定義為器件單元的阱。[0033]所述電子器件可以包括肖特基二極管，并且其中多個摻雜區(qū)可以包括結(jié)型勢壘區(qū)域，所述結(jié)型勢壘區(qū)被配置為當(dāng)所述器件加有反向偏壓時承受電壓。[0034]根據(jù)一些實施例，肖特基二極管包括碳化硅漂移區(qū)；肖特基接觸，位于所述碳化硅漂移區(qū)上；以及邊緣終端結(jié)構(gòu)，位于所述碳化硅漂移區(qū)內(nèi)。其中所述邊緣終端結(jié)構(gòu)被配置為當(dāng)器件上加有反向偏壓時，在肖特基接觸的反向擊穿之前經(jīng)受雪崩擊穿。[0035]根據(jù)一些實施例，形成半導(dǎo)體器件的方法包括提供半導(dǎo)體層；提供位于所述半導(dǎo)體層內(nèi)的凹陷區(qū)，所述凹陷區(qū)在所述半導(dǎo)體層內(nèi)限定了臺階，所述臺階包括水平的臺階表面，所述臺階表面垂直偏離于所述凹陷區(qū)的基底；提供所述凹陷區(qū)內(nèi)的結(jié)型終端結(jié)構(gòu)；并且提供所述臺階表面上的金屬接觸。[0036]提供結(jié)型終端結(jié)構(gòu)包括向所述半導(dǎo)體層的凹陷區(qū)中注入摻雜劑離子以在所述半導(dǎo)體層的凹陷區(qū)的表面處形成輕摻雜區(qū)。[0037]提供結(jié)型終端結(jié)構(gòu)可以包括形成在所述半導(dǎo)體層的凹陷區(qū)內(nèi)的保護(hù)環(huán)，其中所述保護(hù)環(huán)具有比所述輕摻雜區(qū)的摻雜劑濃度高的摻雜劑濃度。[0038]所述方法可以進(jìn)一步包括在所述臺階表面上提供金屬接觸之前在所述漂移層內(nèi)與所述臺階表面相鄰處提供多個結(jié)型勢壘區(qū)。[0039]所述臺階基底與所述臺階表面垂直間隔約0.5微米的距離?！緦＠綀D】【附圖說明】[0040]圖1示出了帶有傳統(tǒng)的結(jié)型終端擴展(JTE)終端的SiC肖特基二極管。[0041]圖2是包括保護(hù)環(huán)邊緣終端的結(jié)型勢壘肖特基二極管的橫截面圖。[0042]圖3是沒有肖特基接觸的圖2的結(jié)型勢壘肖特基二極管的平面圖。[0043]圖4是典型的肖特基二極管的反向電流相對反向電壓的示例圖。[0044]圖5A和5B是依據(jù)一些實施例的包含凹陷保護(hù)環(huán)邊緣終端的結(jié)型勢壘肖特基二極管的橫截面圖。[0045]圖6是依據(jù)一些實施例的肖特基二極管的反向電流相對反向電壓的示例圖。[0046]圖7是傳統(tǒng)的結(jié)型勢壘肖特基二極管展示的在肖特基金屬邊緣周圍的反向擊穿的熱影像圖。[0047]圖8是根據(jù)一些實施例展示的大體均勻的反向泄漏的結(jié)型勢壘肖特基二極管的熱影像圖。[0048]圖9是根據(jù)一些實施例展示的大體均勻的雪崩擊穿的結(jié)型勢壘肖特基二極管的熱影像圖。[0049]圖10-12示出了根據(jù)一些實施例的結(jié)型勢壘肖特基二極管的形成。[0050]圖13是根據(jù)一些實施例的包含凹陷邊緣終端區(qū)的功率MOSFET的平面圖。[0051]圖14A是根據(jù)一些實施例的包含凹陷邊緣終端區(qū)的功率MOSFET的局部細(xì)節(jié)圖。[0052]圖14B是根據(jù)一些實施例的包含凹陷邊緣終端區(qū)的功率MOSFET的沿著圖14A的線A-A’截取的局部橫截面圖。[0053]圖15A是根據(jù)進(jìn)一步的實施例的包含凹陷邊緣終端區(qū)的功率MOSFET的局部細(xì)節(jié)圖。[0054]圖15B是根據(jù)進(jìn)一步的實施例的包含凹陷邊緣終端區(qū)的功率MOSFET的沿著圖15A的線B-B’截取的局部橫截面圖。[0055]具體說明[0056]下面將參照附圖更全面地描述本發(fā)明的實施例，在附圖中示出了本發(fā)明的實施例。然而，本發(fā)明可以在許多不同的方式中實施并且不應(yīng)被解釋為限于這里闡述的實施例。相反地，這些實施例被提供以使得本公開內(nèi)容將是詳盡的和完整的，并且將向本領(lǐng)域的技術(shù)人員全面地傳達(dá)本發(fā)明的范圍。相同的附圖標(biāo)記通篇表示相同的元件。[0057]下面更加詳盡的描述，本發(fā)明的實施例可以為半導(dǎo)體器件提供改進(jìn)的邊緣終端，例如肖特基二極管，結(jié)型勢壘肖特基(JBS)二極管，合并P-N肖特基(MPS)二極管，MOSFET，絕緣柵雙極型器件(IGBT)，M0S控制晶閘管，以及其他這樣的半導(dǎo)體器件。本發(fā)明的特定實施例為碳化硅(SiC)器件提供邊緣終端結(jié)構(gòu)。例如，對于SiC肖特基二極管，JBS二極管，MPS二極管，MPS二極管，MOSFET，IGBTjMOS控制晶閘管以及其他這樣的SiC器件，本發(fā)明的實施例可以用作邊緣終端。[0058]對于JBS肖特基二極管的示例性漏電流特性如圖4所示。具體的，圖4是對于典型的肖特基二極管反向漏電流丨^相對反向電壓(Vk)的示例性曲線52。在圖4中的曲線中，反向漏電流Ik隨著反向電壓的增加而增加。在反向漏電流達(dá)到預(yù)定值I。時的反向電壓被定義為器件的額定擊穿電壓。[0059]當(dāng)二極管上的反向電壓增加到臨界值即理論雪崩擊穿點(Vav)時，逐漸增加的電場開始在半導(dǎo)體器件自身內(nèi)部離子化原子，導(dǎo)致雪崩擊穿。當(dāng)雪崩擊穿發(fā)生時，反向電流急劇增加。在曲線54中示出的示例性曲線顯示了由于雪崩擊穿而造成的反向電流特性。[0060]在一些應(yīng)用中，在過量的反向電流或電壓加到器件上的情況下，對于器件期望的設(shè)計是幸免于雪崩擊穿。為了器件能夠幸免于雪崩擊穿，期望的是雪崩擊穿以均勻的方式發(fā)生，而不是在器件的局域區(qū)域。假如擊穿發(fā)生在局域區(qū)中，通過器件的電流可能變得高度不均勻，造成“熱點”的形成，“熱點”能使器件過熱而毀壞器件。[0061]雪崩擊穿特性是期望的，以使得器件能夠在接近它的最大電場時運行。對于器件還期望具有盡可能低的漏電流和盡可能高的額定擊穿電壓(Vbk)。一些實施例提供了具有低的漏電流和/或更均勻的雪崩擊穿特性的高功率器件。[0062]傳統(tǒng)功率半導(dǎo)體器件的有源區(qū)域可以在電壓小于器件的設(shè)計擊穿電壓時開始擊穿并且允許漏電流流動。在JBS器件中，漏電流也可以在器件的高場區(qū)域開始流動，例如圖3中的JBS區(qū)域42的末端42’附近，和/或最接近器件邊緣的肖特基接觸的外區(qū)域內(nèi)，這些地方可能經(jīng)受高電場。[0063]根據(jù)一些實施例的帶有凹陷保護(hù)環(huán)終端的結(jié)型勢壘肖特基(JBS)二極管如圖5A和5B所示，圖5A和5B分別是根據(jù)一些實施例的結(jié)型勢壘肖特基二極管100和結(jié)型勢壘肖特基二極管100’的橫截面示意圖。[0064]參照圖5A，器件100包括襯底114。所述襯底可以是由具有第一導(dǎo)電類型的摻雜劑摻雜的碳化娃，并且可以有多型2!1，銀6!1，3(:和/或151?。在一些實施例中，襯底114可以包括硅，III族氮化物，如氮化鎵和它的合成物，III族砷化物，如砷化鎵和它的合成物，金剛石，或任何其他類型的半導(dǎo)體材料。[0065]所述器件100包括具有第一導(dǎo)電類型的輕摻雜漂移層112。肖特基接觸132與漂移層112形成肖特基勢壘結(jié)。陰極接觸146在η型襯底114上。[0066]所述器件100進(jìn)一步包括在漂移層112表面在肖特基接觸132以下的具有第二導(dǎo)電類型的多個結(jié)型勢壘區(qū)142。所述結(jié)型勢壘區(qū)142也可以由離子注入形成。在一些實施例中，所述結(jié)型勢壘區(qū)142可以具有如美國公開N0.2006/0255423所示的結(jié)構(gòu)，其公開內(nèi)容通過引用合并于此。[0067]肖特基二極管也可以具有如美國公開N0.2009/0289262,美國公開N0.2008/0029838;和/或美國專利N0.7，728，402所示的結(jié)構(gòu)，其公開內(nèi)容通過引用合并于此。[0068]肖特基接觸132與結(jié)型勢壘區(qū)142接觸。當(dāng)在器件上加反向偏壓時，在所述結(jié)型勢壘區(qū)142和漂移層112之間的p-n結(jié)處產(chǎn)生的耗盡區(qū)承受偏壓，從而保護(hù)肖特基結(jié)。[0069]凹陷邊緣終端結(jié)構(gòu)150被`提供在漂移層112的表面上，與有源區(qū)155相鄰，所述有源區(qū)155包括在肖特基接觸132與漂移層112之間的肖特基結(jié)。所述邊緣終端150也可以包括凹陷保護(hù)環(huán)結(jié)構(gòu)，所述凹陷保護(hù)環(huán)結(jié)構(gòu)在漂移層112的凹陷區(qū)148內(nèi)形成，與肖特基結(jié)相鄰。例如，凹陷區(qū)148可以由選擇性刻蝕漂移層形成?？涛g碳化硅的技術(shù)在本領(lǐng)域中是眾所周知的。在一些實施例中，凹陷邊緣終端結(jié)構(gòu)可以包括其他類型的終端結(jié)構(gòu)，如結(jié)型終端擴展(JTE)邊緣終端結(jié)構(gòu)。相應(yīng)地，可以理解本發(fā)明的實施例并不限于保護(hù)環(huán)終端結(jié)構(gòu)。[0070]凹陷區(qū)148可以從漂移層112的頂表面112A凹陷距離d，d可以約為0.2微米至I微米。在一些實施例中，凹陷區(qū)148可以從頂表面112A凹陷可以約為0.3微米至I微米的距離d。在一些實施例中，所述凹陷區(qū)148可以從頂表面112A凹陷可以約為0.4微米至0.8微米的距離d。在一些實施例中，所述凹陷區(qū)148可以從頂部表面112A凹陷可以約為0.5微米的距離d。[0071]所述漂移層112的凹陷區(qū)148可以具有基于所用保護(hù)環(huán)數(shù)量的寬度W。在一些實施例中，所述漂移層112的凹陷部分150可以具有約15微米至約1000微米的寬度W。[0072]凹陷保護(hù)環(huán)結(jié)構(gòu)150包括在器件的有源區(qū)域155(例如包括肖特基結(jié)的區(qū)域)周圍形成同心環(huán)(這里不需要是圓形)的具有第二導(dǎo)電類型的多個保護(hù)環(huán)138。例如，所述保護(hù)環(huán)138可以由離子注入形成。在2006年4月11日授權(quán)的美國專利N0.7，026，650題為“MultipleFloatingGuardRingEdgeTerminationforSiliconCarbideDevices，，[0073]和在2006年6月8日公開的美國公開N0.2006/0118792題為“EdgeTerminationStructuresForSiliconCarbideDevicesAndMethodsOfFabricatingSiliconCarbideDevicesIncorporatingSame”詳細(xì)描述了保護(hù)環(huán)的形成,這些均被轉(zhuǎn)讓于本發(fā)明的受讓人，其內(nèi)容通過引用合并于此。[0074]在特定實施例中，所述保護(hù)環(huán)138可以形成至漂移層112的凹陷表面112B下約0.3微米的深度，并且可以具有高于IElO18CnT3的摻雜濃度。[0075]保護(hù)環(huán)可以包括在凹陷區(qū)的基底處與側(cè)墻145相鄰的第一保護(hù)環(huán)138a，所述側(cè)墻145將有源區(qū)155與凹陷區(qū)148分開。也就是說，所述第一保護(hù)環(huán)138a可以被形成為重疊與肖特基臺階140的側(cè)墻145相鄰的凹陷區(qū)148的內(nèi)部拐角，其中肖特基臺階140被凹陷區(qū)148限定。[0076]具有第二導(dǎo)電類型的輕摻雜區(qū)域136也包括在本結(jié)構(gòu)中，所述輕摻雜區(qū)域136被提供在漂移層112表面處的各保護(hù)環(huán)138之間。所述輕摻雜區(qū)域136可以擴展到最外圈保護(hù)環(huán)138的外面，且可以在漂移層112內(nèi)被形成到小于保護(hù)環(huán)擴展深度的深度。在一些實施例中，輕摻雜區(qū)域136可以提供所討論的表面電荷補償區(qū)域，例如，前面引用的美國專利N0.7，026,650和美國公開N0.2006/0118792。在一些實施例中，所述輕摻雜區(qū)域可以在漂移層的表面處提供降低表面電場(RESURF)區(qū)域，例如，正如在美國專利N0.N0.7，026，650和美國公開N0.2006/0118792中所討論的。所述輕摻雜區(qū)域136可以與保護(hù)環(huán)138相鄰在保護(hù)環(huán)138之間完全或不完全擴展。此外，所述輕摻雜區(qū)域136可以比保護(hù)環(huán)138擴展進(jìn)入漂移層112更深或更淺。[0077]在特定實施例中，所述輕摻雜區(qū)域136可以注入到漂移層112的凹陷表面112B以下約0.2微米的深度，并且可以具有約IElO17cnT3的摻雜濃度。[0078]圖5B示出了器件100’的實施例，其中肖特基臺階140的側(cè)墻是傾斜的，并且所述肖特基臺階140上的保護(hù)環(huán)144與在器件的凹陷區(qū)150內(nèi)第一保護(hù)環(huán)138a合并在一起。[0079]在漂移層的凹陷區(qū)148內(nèi)提供保護(hù)環(huán)結(jié)構(gòu)150可以減小反向漏電流，同時使得器件內(nèi)的雪崩擊穿更加均勻和/或一致，如所示出的，例如，下面在圖6-9中更加詳盡的討論。[0080]不希望被特定理論束縛，目前相信凹陷的保護(hù)環(huán)區(qū)域為JBS區(qū)域142附近的肖特基勢壘端部42’提供了額外的保護(hù)，從而降低了由那些端部附近的高電場引起的漏電流。[0081]此外，目前也相信凹陷保護(hù)環(huán)結(jié)構(gòu)提供了更加易受受控雪崩擊穿影響的結(jié)構(gòu)，特別在距離主結(jié)最近的兩個保護(hù)環(huán)138a，138b之間的空隙160附近。因此，當(dāng)器件達(dá)到其擊穿電壓時，雪崩擊穿可以以一種更可控的和/或均勻的方式發(fā)生。均勻的雪崩擊穿不太可能造成器件中熱點的形成，從而也不太可以導(dǎo)致器件的毀滅性故障。[0082]對于傳統(tǒng)的JBS肖特基二極管和根據(jù)一些實施例的JBS肖特基二極管的測量的漏電流特性如圖6所示。具體的，圖6顯示了對于典型的肖特基二極管的反向漏電流(Ik)相對反向電壓(Vk)的曲線152以及對于根據(jù)一些實施例的JBS肖特基二極管的反向漏電流(Ik)相對反向電壓(Vk)的曲線156。圖6所示的兩個肖特基二極管均有面積為0.31cmX0.31cm或0.0961cm2的有源區(qū)域。如圖6所示，根據(jù)本發(fā)明的實施例的JBS肖特基二極管的電流-電壓曲線156可以顯示出比傳統(tǒng)JBS肖特基二極管要少的漏電流，并且能夠具有更加接近低漏電流的理想特性的雪崩擊穿特性，直到在某一點上由于雪崩擊穿反向電流急劇增加。[0083]具體的，如圖6所示，根據(jù)一些實施例的器件具有比傳統(tǒng)JBS肖特基二極管的額定擊穿電壓(點162)高得多在預(yù)定的反向電流為2mA時的額定擊穿電壓(點166)。對于圖6中曲線156所示特性的器件，理論擊穿電壓約為2000V。如圖6所示，曲線156的器件在預(yù)定電流值為2mA時的反向電壓比曲線152所示的傳統(tǒng)器件更加接近器件的理論擊穿電壓。[0084]具體的，根據(jù)一些實施例的器件可以具有在預(yù)定反向電流為20mA/cm2時距器件的理論擊穿電壓小于約100V的電壓。在一些實施例中，根據(jù)一些實施例的器件可以具有在預(yù)定反向電流為20mA/cm2時距器件的理論擊穿電壓小于約25V的電壓。[0085]根據(jù)進(jìn)一步的實施例的器件可以具有在預(yù)定反向電流為lOOmA/cm2時距器件的理論擊穿電壓小于約100V的電壓。在更進(jìn)一步的實施例中，根據(jù)一些實施例的器件可以具有在預(yù)定反向電流為lOOmA/cm2時距器件的理論擊穿電壓小于約25V的電壓。[0086]根據(jù)一些實施例的肖特基器件可以經(jīng)受帶有擊穿開始前出現(xiàn)的相對低的反向漏電流的雪崩擊穿，這可能取決于討論中的器件的大小。例如，在一些實施例中，肖特基器件可以經(jīng)受在擊穿開始前小于100V的反向電壓時低至520μA/cm2的反向漏電流。在進(jìn)一步的實施例中，肖特基器件可以經(jīng)受在擊穿開始前小于100V的反向電壓時低于0.5mA/cm2的反向漏電流。在更進(jìn)一步的實施例中，肖特基器件可以經(jīng)受在擊穿開始前小于100V反向電壓時的低于lOmA/cm2的反向漏電流，并且在又進(jìn)一步的實施例中，肖特基器件可以經(jīng)受在擊穿開始前小于100V的反向電壓時低于20mA/cm2的反向漏電流。[0087]圖7是傳統(tǒng)結(jié)型勢壘肖特基二極管的熱影像，展示了肖特基金屬邊緣周圍的反向擊穿。具體的，圖7的熱影像對應(yīng)于在圖6點162處的額定反向擊穿電流處運行的傳統(tǒng)JBS肖特基二極管。圖7的熱影像顯示了大量的“熱點”172，這說明通過器件的電流值非均勻地增加。具體的，擊穿開始發(fā)生在如圖2所示的點50附近的肖特基金屬邊緣內(nèi)的點處，例如肖特基金屬34形成到漂移區(qū)12的肖特基結(jié)的最外面的點。對于發(fā)生在肖特基器件內(nèi)的擊穿，這個位置是不期望的，因為肖特基結(jié)可能對局域的發(fā)熱和/或高反向電流敏感。在這一位置的擊穿可能不可控并且可以毀壞器件。與此相反，擊穿發(fā)生在器件的邊緣終端區(qū)域內(nèi)是更期望的，這里包括更強的P-N結(jié)。[0088]此外，圖7的加熱模式說明器件的肖特基結(jié)在真實的雪崩擊穿條件達(dá)到前可以正在擊穿。相反，在根據(jù)一些實施例的器件中，當(dāng)器件上加有反向偏壓時，在肖特基結(jié)擊穿前可以發(fā)生雪崩擊穿。[0089]圖8是根據(jù)一些實施例展示了大體均勻的反向泄漏的結(jié)型勢壘肖特基二極管的熱影像。具體的，圖8的熱影像對應(yīng)于根據(jù)一些實施例在圖6點164處運行的JBS肖特基二極管。盡管所述器件在接近擊穿電壓處運行，但是圖8的熱影像顯示了器件周圍非常均勻的溫度。[0090]圖9是根據(jù)一些實施例展示了大體上均勻的雪崩擊穿的結(jié)型勢壘肖特基二極管的熱影像。具體的，圖9的熱影像對應(yīng)于根據(jù)一些實施例在圖6點166處在額定反向擊穿電流處運行的JBS肖特基二極管。圖9的熱影像顯示了器件邊緣周圍更加均勻的發(fā)熱，顯示了幾乎沒有器件的局域發(fā)熱，說明雪崩擊穿可以在根據(jù)一些實施例的器件中更加均勻的發(fā)生。此外，圖9的發(fā)熱模式說明雪崩擊穿可以期望地發(fā)生在邊緣終端區(qū)域中而不是肖特基結(jié)處。[0091]圖10-12示出了根據(jù)一些實施例的結(jié)型勢壘肖特基二極管的形成。參照圖10-12，在襯底114上提供半導(dǎo)體層112。半導(dǎo)體層112和襯底114可以包括硅，碳化硅，III族氮化物，如氮化鎵和它的混合物，III族砷化物，如砷化鎵和它的混合物，金剛石，或任何其他形式的半導(dǎo)體材料。[0092]在所述半導(dǎo)體層112上形成掩模202，并且對半導(dǎo)體層112進(jìn)行各向異性刻蝕，例如用反應(yīng)離子205在所述半導(dǎo)體層112中形成凹陷區(qū)230。凹陷區(qū)230包括基底230A，所述基底230A大體平行于在其上形成半導(dǎo)體層112的襯底114表面。所述凹陷區(qū)230也限定了半導(dǎo)體層112內(nèi)的臺階220，臺階220具有臺階表面220A，臺階表面220A大體平行于所述凹陷區(qū)的基底230A。[0093]所述凹陷區(qū)的基底230A從臺階表面220A垂直偏離的距離約為0.2微米或更多。在一些實施例中，凹陷區(qū)的基底230A從臺階表面220A垂直偏離的距離約為0.5微米。[0094]前面引用的美國專利N0.7，026，650描述了利用相同的掩模202或不同的掩模，將摻雜劑離子210選擇性地通過凹陷區(qū)的基底230A注入進(jìn)所述半導(dǎo)體層112內(nèi)來形成輕摻雜表面電荷補償區(qū)136。所述表面電荷補償區(qū)136可以具有與所述半導(dǎo)體層112的導(dǎo)電類型相反的導(dǎo)電類型。[0095]然后可以去除掩模202，并且可以用一個或多個掩模(沒有示出)形成所述臺階表面220A內(nèi)的結(jié)型勢壘區(qū)域142和/或保護(hù)環(huán)144以及凹陷區(qū)230內(nèi)的保護(hù)環(huán)138。所述結(jié)型勢壘區(qū)142和/或保護(hù)環(huán)144，138可以有與表面電荷補償區(qū)136相同的導(dǎo)電類型，且具有比表面電荷補償區(qū)136更大的摻雜濃度。[0096]金屬接觸如肖特基接觸132(圖5A)可以形成在臺階表面上，并且金屬接觸146(圖5A)可以形成在襯底114的相反側(cè)上。[0097]根據(jù)一些實施例的肖特基器件可以具有超過780mJ/cm2的額定雪崩。在一些實施例中，根據(jù)一些實施例的肖特基器件可以具有超過lOOOmJ/cm2的額定雪崩。在一些實施例中，根據(jù)一些實施例的肖特基器件可以具有超過1200mJ/cm2的額定雪崩，并且在進(jìn)一步的實施例中，根據(jù)一些實施例的肖特基器件可以具有至少1500mJ/cm2的額定雪崩。[0098]額定雪崩由下面定義:[0099]額定雪崩=VbkXIkXtpulse/芯片面積[0100]S卩，額定雪崩等于器件的擊穿電壓(Vbk)乘以器件的額定反向電流(Ik)乘以造成器件故障的電流脈沖的最小持續(xù)時間(tpulse)除以器件的有源區(qū)域的面積。[0101]盡管主要參考碳化硅肖特基二極管進(jìn)行了描述，但是應(yīng)當(dāng)理解，這里所述的凹陷保護(hù)環(huán)終端結(jié)構(gòu)能夠與許多不同種類的器件和許多不同種類的材料系統(tǒng)結(jié)合使用。如上所述，本發(fā)明的實施例可以提供半導(dǎo)體器件(如MOSFET和IGBT)的改進(jìn)的性能穩(wěn)定性。例如，本發(fā)明的實施例可以用于MOSFET上的高電場處單元端部保護(hù)。[0102]具體的，圖13是根據(jù)一些實施例的包括凹陷邊緣終端區(qū)330的功率M0SFET300的平面圖。功率M0SFET300包括柵接觸304和多個柵極總線306，所述柵極總線沿著器件有源區(qū)域315內(nèi)多個單位單元310的周圍。凹陷邊緣終端區(qū)域330圍繞在有源區(qū)315周圍。所述邊緣終端區(qū)330可以包括多個保護(hù)環(huán)338和表面電荷補償區(qū)336。在一些實施例中，所述邊緣終端區(qū)330可以包括結(jié)型終端擴展(JTE)終端。[0103]圖14A是根據(jù)一些實施例的包括凹陷邊緣終端區(qū)330的功率M0SFET300的局部320的細(xì)節(jié)圖，而圖14B是根據(jù)一些實施例的沿著圖14A的A-A’線截取的包括凹陷邊緣終端區(qū)330的功率M0SFET300的局部橫截面圖。[0104]參照圖14A和14B，所述M0SFET300的單位單元310包括在η型漂移層340內(nèi)形成的P型阱342。在P型阱342內(nèi)提供η+源接觸348和ρ+接觸區(qū)350。(導(dǎo)電類型如示例所示；根據(jù)一些實施例的器件，能夠具有與公開的導(dǎo)電類型相反的導(dǎo)電類型。)圖14Β顯示了所述功率MOSFET額外的細(xì)節(jié)，包括氧化層356，源接觸358，場氧化物352和襯底360。[0105]在凹陷邊緣終端區(qū)330內(nèi)與有源區(qū)域315相鄰處提供保護(hù)環(huán)338。[0106]參照圖14Α，當(dāng)器件上加有反向偏壓時，在所述P型阱區(qū)域342的末端358附近出現(xiàn)高電場。盡管不希望被特定的理論約束，目前相信在與單位單元310的末端相鄰處提供凹陷邊緣終端區(qū)330可以降低這些末端358處的場強，減少在這些末端358附近器件擊穿的可能性，并且增加在有源區(qū)域315內(nèi)發(fā)生擊穿前在邊緣終端區(qū)中發(fā)生雪崩擊穿的可能性。[0107]圖15Α是根據(jù)進(jìn)一步的實施例的包括凹陷邊緣終端區(qū)的功率MOSFET的局部細(xì)節(jié)圖，而圖15Β是根據(jù)進(jìn)一步的實施例的沿著圖15Α的Β-Β’線截取的包括凹陷邊緣終端區(qū)的功率MOSFET的局部橫截面圖。[0108]參照圖15Α和15Β，所述M0SFET300的單位單元310包括在η型漂移層340內(nèi)形成的P型阱342。在所述P型阱342內(nèi)提供η+源接觸348和P+接觸區(qū)350。(導(dǎo)電類型如示例所示；根據(jù)一些實施例的器件能夠具有與公開的導(dǎo)電類型相反的導(dǎo)電類型。)圖14Β顯示了所述功率MOSFET額外的細(xì)節(jié)，包括氧化層356，場氧化物352和襯底360。[0109]在凹陷邊緣終端區(qū)330內(nèi)與有源區(qū)域315相鄰處提供保護(hù)環(huán)338。[0110]將理解，盡管術(shù)語第一、第二等在這里可以用于描述各種元件，但是這些元件不應(yīng)受這些術(shù)語的限制。這些術(shù)語僅用于使一個元件區(qū)別于另一個元件。例如，第一個元件可以稱為第二個元件，并且類似地，第二個元件能被稱為第一個元件，并不背離本發(fā)明的范圍。如這里使用的，術(shù)語“和/或”包括一個或多個關(guān)聯(lián)的列出項的任何和所有組合。[0111]這里使用的術(shù)語僅用于描述特定實施例的目的并且不應(yīng)成為本發(fā)明的限制。如這里使用的，除非上下文清楚地另外指出，否則單數(shù)形式“一個”也應(yīng)包括復(fù)數(shù)形式。將進(jìn)一步理解，術(shù)語“包括”當(dāng)在本說明書中使用時，指明了所陳述的特征、整體、步驟、操作、元件和/或部件的存在，但是不應(yīng)排除一個或多個其他的特征、整體、步驟、操作、元件、步驟和/或其組的存在或添加。[0112]除非另外定義，否則這里使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員普遍理解的含義相同的含義。將進(jìn)一步理解，在這里使用的術(shù)語應(yīng)被解釋為具有與其在本說明書和相關(guān)技術(shù)的背景中的含義一致的含義，并且除非明確地如此定義，否則將不在理想化或過度正規(guī)的意義上進(jìn)行解釋。[0113]將理解，當(dāng)一個元件如層，區(qū)域或襯底被稱為本發(fā)明中“位于另一個元件上”或擴展的“到另一個元件之上”，其可以直接位于該另一元件上或者擴展到直接到該另一元件上或者可以存在中間元件。相反地，當(dāng)元件被稱為“直接位于另一元件上”或擴展的“直接到另一個元件之上”時，不存在中間元件。也將理解，當(dāng)元件被稱為“連接到”或者“耦合到”另一元件時，其可以直接連接到或者耦合到該另一元件或者可以存在中間元件。相反地，當(dāng)元件被稱為“直接連接到”或者“直接耦合到”另一元件時，不存在中間元件。[0114]諸如“以下”，“以上”“上”“下”“水平”，“側(cè)面”“垂直”“下方”“上方”等關(guān)系性術(shù)語在這里可以用于描述如附圖中所示的一個元件，層或區(qū)域與另一元件，層或區(qū)域的關(guān)系。將理解，這些術(shù)語應(yīng)涵蓋除了圖中示出的取向之外的不同的器件取向。[0115]這里通過參照作為本發(fā)明的理想化的實施例(和中間結(jié)構(gòu))的示意圖的剖視圖描述了本發(fā)明的實施例。附圖中的層和區(qū)域的厚度為了清晰可以放大。此外，可以預(yù)見到作為例如制造技術(shù)和/或公差的結(jié)果的圖示形狀的變化。因此，本發(fā)明的實施例不應(yīng)被解釋為限于這里圖示的區(qū)域的特定形狀，但是將包括因例如制造導(dǎo)致的形狀的偏差。例如，被圖示為矩形的注入?yún)^(qū)域?qū)⒌湫偷卦谄溥吘壧幘哂袌A形或彎曲的特征和/或注入濃度的梯度，而非從注入?yún)^(qū)域到非注入?yún)^(qū)域的驟變。同樣地，通過注入形成的隱埋區(qū)域可以導(dǎo)致隱埋區(qū)域和通過其進(jìn)行注入的表面之間的區(qū)域中的某種注入。因此，圖中所示的區(qū)域在本質(zhì)上是示意性的并且它們的形狀并非圖示器件區(qū)域的實際形狀并且并不限制本發(fā)明的范圍。[0116]本發(fā)明的一些實施例被描述成半導(dǎo)體層和/或區(qū)域，其具有η型或ρ型的導(dǎo)電類型的特征，這涉及到在層和/或區(qū)域內(nèi)的多數(shù)載流子濃度。因此，η型材料具有多數(shù)負(fù)電荷電子的平衡濃度，而P型材料具有多數(shù)正電荷空穴的平衡濃度。一些材料可以用“+”或者(像η+，η-,ρ+，ρ-,η++,η-,ρ++,ρ-,諸如此類)描述，來說明相比另一層或者區(qū)域更大或更小的多數(shù)載流子濃度。然而，這樣的符號并不意味著在層或區(qū)域中特別的多數(shù)或少數(shù)載流子濃度的存在。[0117]連同前面的說明和附圖，這里公開了許多不同的實施例。將理解，從字面上描述和說明這些實施例的每個組合和子組合是過分重復(fù)和混淆的。相應(yīng)地，所有實施例用任何方式和/或組合被組合，并且包括附圖，本說明書應(yīng)該被解釋構(gòu)成一個在這里描述的實施例的所有組合和子組合以及制造和使用它們的方式和過程的完全書面描述，并且應(yīng)該支持對于任何組合或者子組合的權(quán)利要求。[0118]在附圖和說明書中，已經(jīng)公開了本發(fā)明的典型的首選的實施例，并且盡管使用了特定的術(shù)語，但它們只用于通用的描述意義而不受限制，本發(fā)明的范圍被列在下面的權(quán)利要求中?！緳?quán)利要求】1.一種電子器件，包括:漂移區(qū)；肖特基接觸，位于所述漂移區(qū)的表面上；邊緣終端，位于所述漂移區(qū)內(nèi)與所述肖特基接觸相鄰，其中所述邊緣終端包括凹陷區(qū)和所述凹陷區(qū)內(nèi)的邊緣終端結(jié)構(gòu)，所述凹陷區(qū)從所述漂移區(qū)的表面凹陷距離d。2.如權(quán)利要求1所述的電子器件，進(jìn)一步包括多個摻雜區(qū)，所述摻雜區(qū)位于所述漂移區(qū)的表面處且與所述肖特基接觸相接觸，其中所述漂移區(qū)具有第一導(dǎo)電類型而所述多個摻雜區(qū)具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型。3.如權(quán)利要求1所述的電子器件，其中所述距離d為約0.2微米至約I微米。4.如權(quán)利要求1所述的電子器件，其中所述距離d為約0.4微米至約0.8微米。5.如權(quán)利要求1所述的電子器件，其中所述距離d為約0.5微米。6.如權(quán)利要求1所述的電子器件，其中所述邊緣終端結(jié)構(gòu)包括位于所述凹陷區(qū)的表面處的保護(hù)環(huán)。7.如權(quán)利要求6所述的電子器件，其中所述邊緣終端結(jié)構(gòu)進(jìn)一步包括所述凹陷區(qū)的表面處的輕摻雜區(qū)，其中所述輕摻雜區(qū)和所述保護(hù)環(huán)終端結(jié)構(gòu)具有與所述漂移區(qū)的第一導(dǎo)電類型相反的第二導(dǎo)電類型。8.如權(quán)利要求6所述的電子器件，進(jìn)一步包括側(cè)墻，所述側(cè)墻在所述漂移區(qū)內(nèi)位于所述有源區(qū)域和所述凹陷區(qū)之間，其中所述保護(hù)環(huán)位于所述側(cè)墻基底處與所述肖特基接觸相鄰。9.如權(quán)利要求1所述的電子器件，其中所述距離d大于所述結(jié)型勢壘肖特基區(qū)從所述漂移區(qū)表面進(jìn)入所述漂移區(qū)的深度。10.如權(quán)利要求1所述的電子器件，其中所述漂移區(qū)包括碳化硅。11.如權(quán)利要求10所述的電子器件，其中所述漂移區(qū)包括具有多型2H，4H,6H,3C和/或15R的碳化硅。12.—種電子器件，具有超過780mJ/cm2的額定雪崩，其中額定雪崩被定義為VbeXIeXtpulse/芯片面積，其中Vbk是所述器件的擊穿電壓，Ie是所述器件的額定反向電流，tpulse是造成器件故障的電流脈沖的最小持續(xù)時間。13.如權(quán)利要求12所述的電子器件，其中所述額定雪崩大于lOOOmJ/cm2。14.如權(quán)利要求12所述的電子器件，其中所述額定雪崩大于1200mJ/cm2。15.如權(quán)利要求12所述的電子器件，其中所述額定雪崩大于1500mJ/cm2。16.一種電子器件，具有比理論雪崩擊穿電壓小小于100V的漏電壓，其中所述漏電壓被定義為造成至少100μA/cm2漏電流的所述器件上的反向電壓。17.如權(quán)利要求16所述的電子器件，其中所述電子器件具有比所述器件的理論雪崩擊穿電壓小小于25V的漏電壓。18.一種電子器件，包括:漂移區(qū)，具有第一導(dǎo)電類型；有源區(qū)域，包括在所述漂移區(qū)表面處的第一區(qū)域，所述第一區(qū)域具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型，其中當(dāng)所述電子器件被反向偏壓時，在所述有源區(qū)域與所述第一區(qū)域之間的P-η結(jié)被配置為承受電壓；以及邊緣終端，所述邊緣終端位于所述漂移區(qū)內(nèi)與所述有源區(qū)域相鄰，其中所述邊緣終端包括凹陷區(qū)和在所述凹陷區(qū)內(nèi)的邊緣終端結(jié)構(gòu)，所述凹陷區(qū)從所述漂移區(qū)表面凹陷距離d。19.如權(quán)利要求18所述的電子器件，其中所述邊緣終端結(jié)構(gòu)包括保護(hù)環(huán)。20.如權(quán)利要求19所述的電子器件，其中所述邊緣終端結(jié)構(gòu)進(jìn)一步包括所述凹陷區(qū)的表面處的輕摻雜區(qū)，其中所述輕摻雜區(qū)和所述保護(hù)環(huán)具有與所述漂移區(qū)的第一導(dǎo)電類型相反的第二導(dǎo)電類型。21.如權(quán)利要求18所述的電子器件，其中所述器件具有比所述器件的理論雪崩擊穿電壓小小于25V的漏電壓，其中所述漏電壓被定義為造成至少100μA/cm2漏電流的所述器件上的反向電壓。22.如權(quán)利要求18所述的電子器件，其中所述電子器件包括MOSFET，并且其中所述多個摻雜區(qū)包括限定了所述器件的單位單元的阱。23.如權(quán)利要求18所述的電子器件，其中所述電子器件包括肖特基二極管，并且其中多個摻雜區(qū)包括結(jié)型勢壘區(qū)域，所述結(jié)型勢壘區(qū)被配置為當(dāng)所述器件加有反向偏壓時承受電壓。24.一種形成半導(dǎo)體器件的方法，包括:提供半導(dǎo)體層；提供位于所述半導(dǎo)體層內(nèi)的凹陷區(qū)，所述凹陷區(qū)在所述半導(dǎo)體層內(nèi)限定了臺階，所述臺階包括水平的臺階表面，所述臺階表面垂直偏離于所述凹陷區(qū)的基底；提供所述凹陷區(qū)內(nèi)的結(jié)型終端結(jié)構(gòu)；并且提供所述臺階表面上的金屬`接觸。25.如權(quán)利要求24所述的方法，其中提供結(jié)型終端結(jié)構(gòu)包括向所述半導(dǎo)體層的凹陷區(qū)中注入摻雜劑離子以在所述半導(dǎo)體層的凹陷區(qū)的表面處形成輕摻雜區(qū)。26.如權(quán)利要求25所述的方法，其中提供結(jié)型終端結(jié)構(gòu)進(jìn)一步包括形成在所述半導(dǎo)體層的凹陷區(qū)內(nèi)的保護(hù)環(huán)，其中所述保護(hù)環(huán)具有比所述輕摻雜區(qū)的摻雜劑濃度高的摻雜劑濃度。27.如權(quán)利要求24所述的方法，進(jìn)一步包括在所述臺階表面上提供金屬接觸之前在所述漂移層內(nèi)與所述臺階表面相鄰處提供多個結(jié)型勢壘區(qū)。28.如權(quán)利要求24所述的方法，其中所述臺階基底與所述臺階表面垂直間隔約0.5微米的距離。29.如權(quán)利要求24所述的方法，其中所述金屬接觸包括肖特基接觸。30.如權(quán)利要求24所述的方法，其中所述金屬接觸包括源接觸。31.如權(quán)利要求24所述的方法，其中所述半導(dǎo)體層包括碳化硅。32.如權(quán)利要求31所述的方法，其中所述半導(dǎo)體層包括具有多型2H，4H,6H,3C和/或15R的碳化硅。33.一種肖特基二極管，包括:碳化硅漂移區(qū)；肖特基接觸，位于所述碳化硅漂移區(qū)上；以及邊緣終端結(jié)構(gòu)，位于所述碳化硅漂移區(qū)內(nèi)；其中所述邊緣終端結(jié)構(gòu)被配置為當(dāng)器件上加有反向偏壓時，在肖特基接觸的反向擊穿之前經(jīng)受雪崩擊穿。34.如權(quán)利要求33所述的肖特基二極管，進(jìn)一步包括結(jié)型勢壘肖特基區(qū)，所述結(jié)型勢壘肖特基區(qū)在所述漂移區(qū)內(nèi)與所述肖特基接觸相鄰?！疚臋n編號】H01L29/812GK103563087SQ201280025170【公開日】2014年2月5日申請日期:2012年4月4日優(yōu)先權(quán)日:2011年4月5日【發(fā)明者】張清純,J·亨寧申請人:克里公司