包括具有垂直集成相控陣天線和低頻功率傳遞襯底的穿硅過孔管芯的芯片封裝的制作方法
【專利摘要】一種裝置，包括具有穿硅過孔和射頻集成電路性能的管芯，并且其與相控陣天線襯底垂直集成。穿硅過孔和射頻集成電路耦合到布置在相控陣天線襯底上的多個(gè)天線元件，其中多個(gè)天線元件中的每一個(gè)都通過多個(gè)穿硅過孔耦合到所述穿硅過孔和射頻集成電路。一種將穿硅過孔和射頻集成電路組裝到相控陣天線襯底的工藝，包括測(cè)試所述裝置。
【專利說(shuō)明】包括具有垂直集成相控陣天線和低頻功率傳遞襯底的穿硅 過孔管芯的芯片封裝
【技術(shù)領(lǐng)域】
[0001 ] 公開的實(shí)施例涉及封裝射頻集成電路及形成它們的方法。
【專利附圖】

【附圖說(shuō)明】
[0002]為了理解獲得實(shí)施例的方式，將參考附圖來(lái)呈現(xiàn)以上簡(jiǎn)要說(shuō)明的多個(gè)實(shí)施例的更 具體的說(shuō)明。這些附圖示出了實(shí)施例，它們不一定是按照比例繪制的，在范圍上不應(yīng)認(rèn)為構(gòu) 成限制。將通過使用附圖、借助額外的特征和細(xì)節(jié)來(lái)說(shuō)明并解釋一些實(shí)施例，在附圖中:
[0003]圖1是根據(jù)示例性實(shí)施例的垂直集成相控陣天線射頻集成電路芯片裝置的頂視 圖；
[0004]圖2是根據(jù)實(shí)施例的安裝在次級(jí)(secondary)低成本封裝上的相控陣天線射頻集 成電路芯片裝置的透視圖；
[0005]圖3是根據(jù)實(shí)施例的安裝在圖2所示的次級(jí)低成本封裝上并且沿剖面線2 — 2獲 得的相控陣天線射頻集成電路芯片裝置的截面圖；
[0006]圖4是根據(jù)實(shí)施例的安裝在圖3所示的次級(jí)低成本封裝上的相控陣天線射頻集成 電路芯片裝置的詳細(xì)截面圖；
[0007]圖5a是根據(jù)示例性實(shí)施例的安裝在次級(jí)低成本封裝上的垂直集成相控陣天線射 頻集成電路芯片裝置的截面圖；
[0008]圖5b是根據(jù)示例性實(shí)施例的安裝在次級(jí)低成本封裝上的垂直集成相控陣天線射 頻集成電路芯片裝置的截面圖；
[0009]圖6是根據(jù)示例性實(shí)施例的頂部低損耗相控陣天線封裝襯底的詳細(xì)截面圖；
[0010]圖7是根據(jù)示例性實(shí)施例的安裝在次級(jí)低成本封裝上的垂直集成相控陣天線射 頻集成電路芯片裝置的截面圖；
[0011]圖8是根據(jù)示例性實(shí)施例的安裝在次級(jí)低成本封裝上的垂直集成相控陣天線射 頻集成電路芯片裝置的截面圖；
[0012]圖9是根據(jù)示例性實(shí)施例的安裝在次級(jí)低成本封裝上的垂直集成相控陣天線射 頻集成電路芯片裝置的截面圖；
[0013]圖10是根據(jù)示例性實(shí)施例的安裝在次級(jí)低成本封裝上的包括穿硅過孔R(shí)FIC芯片 和TVS處理器芯片的垂直集成相控陣天線射頻集成電路芯片裝置的截面圖；
[0014]圖11是根據(jù)示例性實(shí)施例的安裝在具有嵌入式無(wú)源器件的次級(jí)低成本封裝上的 包括穿硅過孔R(shí)FIC芯片的相控陣天線射頻集成電路芯片裝置的分解線框透視圖；
[0015]圖12是根據(jù)示例性實(shí)施例的工藝和方法流程圖；以及
[0016]圖13是根據(jù)實(shí)施例的計(jì)算機(jī)系統(tǒng)的示意圖。
【具體實(shí)施方式】
[0017]公開了將穿硅過孔射頻集成電路(TSV RFIC)管芯組裝到相控陣天線襯底的工藝。[0018]現(xiàn)在將參考附圖，其中，可以為相似的結(jié)構(gòu)提供相似的后綴附圖標(biāo)記。為了更清楚 地示出多個(gè)實(shí)施例的結(jié)構(gòu)，包括在本文中的附圖是集成電路結(jié)構(gòu)的圖解表示。因此，例如在 顯微照片中的制備的集成電路結(jié)構(gòu)的實(shí)際外觀可以顯得不同，但仍包含所示實(shí)施例的所要 求保護(hù)的結(jié)構(gòu)。此外，附圖可以僅顯示對(duì)理解所示實(shí)施例有用的結(jié)構(gòu)?？梢圆话ū绢I(lǐng)域 中已知的額外結(jié)構(gòu)，以保持附圖清楚。
[0019]圖1是根據(jù)示例性實(shí)施例的相控陣天線射頻集成電路芯片裝置100的頂視圖。以 平面天線元件 111、112、113、114、115、116、117、118、119、120、121、123、124、125 和 126 的 4X4陣列的簡(jiǎn)化形式示出了相控陣天線(PAA)襯底110。以4一4一4一4的行配置PAA元 件。在這個(gè)實(shí)施例中，8個(gè)PAA元件是接收機(jī)元件,8個(gè)PAA元件是發(fā)送機(jī)元件。在一個(gè)實(shí) 施例中，PAA元件的數(shù)量在4到64的范圍中。在一個(gè)實(shí)施例中,PAA元件的數(shù)量是6X6陣列 中的36個(gè),其中，18個(gè)PAA元件是接收機(jī)元件,18個(gè)PAA元件是發(fā)送機(jī)元件。在一實(shí)施例 中,PAA元件的數(shù)量是8X8陣列中的64個(gè)，其中，32個(gè)PAA元件是接收機(jī)元件，32個(gè)PAA元 件是發(fā)送機(jī)元件。在一個(gè)實(shí)施例中，將64個(gè)元件分為許多陣列。例如，配置四個(gè)4X4陣列， 其每一個(gè)中，兩個(gè)天線元件被配置為用于接收，兩個(gè)被配置為用于發(fā)送。在一實(shí)施例中，將 32個(gè)元件的相控陣天線分為許多陣列。例如，配置兩個(gè)4X4陣列，其每一個(gè)中，兩個(gè)天線元 件被配置為用于接收，兩個(gè)被配置為用于發(fā)送。
[0020]在PAA襯底110之下以假想線示出了穿硅過孔(TSV)管芯128，TSV管芯128是與 PAA襯底110垂直集成(Z方向)的。在一個(gè)實(shí)施例中，TSV管芯128包括半導(dǎo)體材料的有源 和無(wú)源電路。例如，TSV 管芯 128 是由 IntelCorporation of Santa Clara, California 制 造的處理器的一部分。在一實(shí)施例中，TSV管芯128包含諸如雙處理器微電子器件的片上 系統(tǒng)(SoC) 128。在一實(shí)施例中，TSV管芯128包括數(shù)字處理器和射頻集成電路(DP-RFIC) 混合器件128。在一實(shí)施例中，TSV管芯128包括SoC128，其包括DP和圖形(DP-GIC)混合 結(jié)構(gòu)(hybrid)。
[0021]在一實(shí)施例中，TSV管芯128是射頻集成電路(RFIC)TSV管芯128?？梢砸姷剑琓SV RFIC管芯128具有小于PAA襯底110的覆蓋區(qū)(footprint)，并且PAA襯底110對(duì)稱地布置 在TSV RFIC管芯128上。如所示的，在PAA襯底110與TSV RFIC管芯128之間可以見到 四邊對(duì)稱。“四邊對(duì)稱”可以理解為在裝置100的X-Y中心開始，遇到的PAA元件可以由當(dāng) 沿著所取的相同的線反向移動(dòng)時(shí)遇到的類似PAA元件來(lái)平衡。盡管以四邊對(duì)稱方式示出了 平面天線元件，但可以以諸如徑向?qū)ΨQ的其它結(jié)構(gòu)配置它們。還可以在諸如3 — 5 — 5 — 3的行中配置平面天線元件，它是并非理想的幾何方形的16元件陣列，盡管16是理想的數(shù) 字方形。也可以在諸如4 一 6 — 6 — 6 — 6 — 4的行中配置平面天線元件，它是并非理想 的方形的32元件陣列。
[0022]借助能夠直接在PAA襯底110之下布置TSV RFIC管芯128，對(duì)于在其間實(shí)現(xiàn)更一 致的阻抗、信號(hào)衰減和相位延遲是有用的。一致的阻抗可以表示裝置100可以操作，以使得 當(dāng)在給定應(yīng)用中比較PAA襯底上的任意兩個(gè)天線元件的操作時(shí)，不會(huì)觀察到線路阻抗的顯 著差別。另外借助能夠直接在PAA襯底110之下布置TSV RFIC管芯128，獲得了有用的更 小的裝置，這有助于封裝小型化。
[0023]圖2是根據(jù)實(shí)施例的安裝在次級(jí)低成本封裝230 (也稱為板230)上的相控陣天線 射頻集成電路芯片裝置200的透視圖。在一實(shí)施例中，板230是直接芯片貼裝(DCA)板230。在使用次級(jí)低成本封裝230時(shí)，RF/mm波信號(hào)的去除允許板230上的低頻信號(hào)更寬的間距。 這使得可以將諸如可控塌陷芯片連接(C4)凸塊的管芯第一級(jí)互連直接貼裝到板230。
[0024]以局部線框示出了裝置200，以便舉例說(shuō)明布置在PAA襯底210之下(Z方向)的 TSV RFIC管芯228的定位。在PAA襯底210上布置了平面天線的4 X 4 PAA結(jié)構(gòu)，以附圖 標(biāo)記211指示了其中的一個(gè)。
[0025]以16個(gè)穿硅過孔示出了 TSV RFIC管芯228，將其分為四個(gè)一組，其中的四個(gè)以附 圖標(biāo)記232表示。16個(gè)TSV 232中的每一個(gè)都耦合到相應(yīng)的平面天線元件，例如平面天線 元件211。圖2中沒有示出的額外的TSV可以用于向16個(gè)信號(hào)TSV 232提供適當(dāng)?shù)碾娊?地參考。TSV RFIC管芯228是通過多個(gè)電凸塊234安裝到直接芯片貼裝(DCA)板230的倒 裝芯片，以附圖標(biāo)記234指示電凸塊中的一個(gè)。電凸塊234是第一級(jí)互連凸塊，例如C4凸 塊，其貼裝在管芯的有源側(cè)。如所示的，將電凸塊配置為12 X 12陣列，但在需要的情況下 也可以使用其他凸塊數(shù)。在PAA襯底210與次級(jí)低成本封裝230之間配置了額外的虛設(shè)凸 塊，以附圖標(biāo)記236指示其中的一個(gè)。虛設(shè)凸塊236橋接在PAA襯底210與次級(jí)低成本封 裝230之間的間隙，并為裝置200和次級(jí)低成本封裝230增加機(jī)械和熱應(yīng)力穩(wěn)定性。在一 實(shí)施例中，通過虛設(shè)凸塊236至少為PAA襯底210和TSV RFIC 228實(shí)現(xiàn)電接地性能。
[0026]圖3是根據(jù)實(shí)施例的安裝在圖2所示的直接芯片貼裝板230上的并且沿剖面線
3一 3獲得的相控陣天線射頻集成電路芯片裝置300的截面圖。裝置300包括PAA襯底210 和TSV RFIC 228。另外，次級(jí)低成本封裝230借助背側(cè)電凸塊238耦合到PAA襯底210。在 TSV RFIC 228中可以見到多個(gè)TSV，以附圖標(biāo)記232指示其中的兩個(gè)。在圖3中可以見到 其他結(jié)構(gòu)。在TSV RFIC 228是有源RF器件，具有通過TSV發(fā)送到相控陣天線的RF和毫米 波信號(hào)的情況下，從PAA襯底210分離出低頻功能，并包含在次級(jí)低成本封裝230中。這個(gè) 垂直集成系統(tǒng)減小了信號(hào)擁塞并有利于受到PAA襯底210的尺寸的限制的小形狀因數(shù)。在 一實(shí)施例中，PAA襯底210工作在60 GHz范圍中，而次級(jí)低成本封裝230工作在更低頻率。
[0027]在一實(shí)施例中，將包括平面天線元件211、212、213和214的60GHz或者毫米波相 控陣列或毫米波組裝到毫米波(mm波)TSV RFIC228，其在無(wú)線鏈路上需要Gb/s數(shù)據(jù)率。在 一實(shí)施例中，無(wú)線鏈路用于來(lái)自未壓縮高清(HD)視頻的無(wú)線傳輸?shù)臒o(wú)線顯示。
[0028]圖4是根據(jù)實(shí)施例的安裝在圖3所示的直接芯片貼裝板上的相控陣天線射頻集成 電路芯片裝置的截面圖細(xì)節(jié)。裝置400包括PAA襯底210和TSVRFIC228。裝置400安裝在 次級(jí)低成本封裝230上。
[0029]以兩個(gè)平面天線元件212和213的存在示出了 PAA襯底210，平面天線元件212和 213通過陣列掩模240露出。在一實(shí)施例中，將金屬層242布置在PAA襯底210中，用以增 強(qiáng)天線帶寬。通過至少一個(gè)跡線來(lái)實(shí)現(xiàn)在TSV RFIC228與天線元件之間的電接觸，所述跡 線通過背側(cè)凸塊238耦合到TSV232。天線元件212與213通過PAA襯底210的電耦合由 感應(yīng)或直接耦合來(lái)實(shí)現(xiàn)。在一實(shí)施例中，PAA襯底210包括第一介電層252和第二介電層 254。在一實(shí)施例中，第一介電層252具有低于第二介電層254的介電常數(shù)。
[0030]TSV RFIC228包括有源器件層250，其呈現(xiàn)有源表面227。以頂部接合焊盤251來(lái)指 不金屬化。有源表面227與管芯背側(cè)表面229相反。金屬化層251也可以稱為娃后端251。 在一實(shí)施例中，取決于對(duì)TSV RFIC228的給定需要，金屬化層251具有幾個(gè)金屬化層，例如 金屬-1 (Ml)到M12。在任何情況下TSV232都源自金屬化層251中，并穿透TSV RFIC228到達(dá)背側(cè)表面229，以便允許TSV RFIC228與PAA襯底210的天線元件通信。TSV232實(shí)現(xiàn) 到背側(cè)凸塊238的電接觸，并因此耦合到天線元件212和213。
[0031]次級(jí)低成本封裝230借助電凸塊234耦合到TSV RFIC228，并借助虛設(shè)凸塊236 (參見圖3)耦合到PAA襯底210。在一實(shí)施例中，次級(jí)低成本封裝230是第一級(jí)芯片貼裝襯 底，提供連接盤(land)表面231作為第二級(jí)芯片貼裝表面。在一實(shí)施例中，連接盤表面231 是連接盤網(wǎng)格陣列表面231。在一實(shí)施例中，連接盤表面231是針柵陣列表面231。
[0032]圖5a是根據(jù)示例性實(shí)施例的安裝在直接芯片貼裝板上的相控陣天線射頻集成電 路芯片裝置500的截面圖。裝置500包括PAA襯底510和TSV RFIC528。TSV RFIC528包 括有源表面527和背側(cè)表面529及有源器件層550。另外，次級(jí)低成本封裝530借助背側(cè)電 凸塊538耦合到TSV RFIC528,并借助虛設(shè)凸塊536耦合到PAA襯底510。在TSV RFIC528 中可以見到多個(gè)TSV，以附圖標(biāo)記532指示其中的兩個(gè)。
[0033]在圖5中可以見到其他結(jié)構(gòu)。以四個(gè)平面天線元件511、512、513和514的存在示 出了 PAA襯底510，平面天線元件511、512、513和514通過陣列掩模540露出。在一實(shí)施例 中，在PAA襯底510中布置具有孔的金屬層542，作為接地面，以增強(qiáng)天線帶寬。接地面542 通過PAA襯底510中的接地過孔543耦合到虛設(shè)凸塊536。
[0034]在TSV RFIC528與天線元件之間的電接觸通過至少一個(gè)跡線544來(lái)實(shí)現(xiàn)，跡線544 通過背側(cè)凸塊538耦合到TSV532。天線元件511、512、513和514通過PAA襯底510的電 耦合由感應(yīng)耦合來(lái)實(shí)現(xiàn)。在一實(shí)施例中，PAA襯底510包括第一介電層552和第二介電層 554。在一實(shí)施例中，第一介電層552具有低于第二介電層554的介電常數(shù)。
[0035]在TSV RFIC528是有源RF器件，具有發(fā)送到相控陣天線元件的TSV信號(hào)的情況下， 從PAA襯底510分離出低頻功能，并包含在次級(jí)低成本封裝530中。這個(gè)集成系統(tǒng)減小了 信號(hào)擁塞并有利于受到PAA襯底510的尺寸的限制的小形狀因數(shù)。在一實(shí)施例中，PAA襯 底510工作在60GHz范圍中，而次級(jí)低成本封裝530工作在更低頻率。
[0036]在一實(shí)施例中，將包括平面天線元件511、512、513和514的60GHz或者毫米波相 控陣列組裝到mm波TSV RFIC528，其在無(wú)線鏈路上需要Gb/s數(shù)據(jù)率。在一實(shí)施例中，無(wú)線 鏈路用于來(lái)自未壓縮HD視頻的無(wú)線傳輸?shù)臒o(wú)線顯示。在操作期間，將TSV RFIC528內(nèi)產(chǎn)生 的所有RF信號(hào)通過幾個(gè)TSV532引導(dǎo)到PAA襯底510中，以使得相控陣天線元件可以發(fā)出 范圍在0到30米中的有用信號(hào)，例如根據(jù)一實(shí)施例，范圍從I厘米到20米。
[0037]圖5b是根據(jù)示例性實(shí)施例的安裝在直接芯片貼裝板上的相控陣天線射頻集成電 路芯片裝置501的截面圖。裝置501包括PAA襯底510和TSV RFIC528。將TSV RFIC528 配置成與圖5a所示的相反，以使得管芯528的結(jié)構(gòu)由倒裝管芯528構(gòu)成，以便PAA510通過 C4凸塊534與芯片528通信，同時(shí)低頻板530通過TSV532接收其信號(hào)。TSV RFIC528包括 有源表面527和背側(cè)表面529及有源器件層550。另外，次級(jí)低成本封裝530借助背側(cè)電凸 塊538耦合到TSV RFIC528,并借助虛設(shè)凸塊536耦合到PAA襯底510。在TSV RFIC528中 可以見到多個(gè)TSV，以附圖標(biāo)記532指示其中的兩個(gè)。
[0038]在圖5b中可以見到其他結(jié)構(gòu)。以四個(gè)平面天線元件511、512、513和514的存在 示出了 PAA襯底510，平面天線元件511、512、513和514通過陣列掩模540露出。在一實(shí)施 例中，在PAA襯底510中布置具有孔的金屬層542，作為接地面，以增強(qiáng)天線帶寬。接地面 542通過PAA襯底510中的接地過孔543耦合到虛設(shè)凸塊536。[0039]在TSV RFIC528與天線元件之間的電接觸通過至少一個(gè)跡線544來(lái)實(shí)現(xiàn)，跡線544 耦合到有源表面C4凸塊534。天線元件511、512、513和514通過PAA襯底510的電耦合 由感應(yīng)耦合來(lái)實(shí)現(xiàn)。在一實(shí)施例中，PAA襯底510包括第一介電層552和第二介電層554。 在一實(shí)施例中，第一介電層552具有低于第二介電層554的介電常數(shù)。
[0040]在TSV RFIC528是有源RF器件，具有發(fā)送到相控陣天線元件的TSV信號(hào)的情況下， 從PAA襯底510分離出低頻功能，并包含在次級(jí)低成本封裝530中。這個(gè)集成系統(tǒng)減小了 信號(hào)擁塞并有利于受到PAA襯底510的尺寸的限制的小形狀因數(shù)。在一實(shí)施例中，PAA襯 底510工作在60GHz范圍中，而次級(jí)低成本封裝530工作在更低頻率。
[0041]在一實(shí)施例中，將包括平面天線元件511、512、513和514的60GHz或者毫米波相 控陣列組裝到mm波TSV RFIC528，其在無(wú)線鏈路上需要Gb/s數(shù)據(jù)率。在一實(shí)施例中，無(wú)線 鏈路用于來(lái)自未壓縮HD視頻的無(wú)線傳輸?shù)臒o(wú)線顯示。在操作期間，將TSV RFIC528內(nèi)產(chǎn)生 的所有RF信號(hào)通過幾個(gè)TSV532引導(dǎo)到PAA襯底510中，以使得相控陣天線元件可以發(fā)出 范圍在0到30米中的有用信號(hào)，例如根據(jù)一實(shí)施例，范圍從I厘米到20米。
[0042]圖6是根據(jù)示例性實(shí)施例的頂部低損耗相控陣天線600的詳細(xì)截面圖。天線600 是PAA襯底610的一部分。以一個(gè)平面天線元件611的存在示出了 PAA襯底610，平面天線 兀件611通過約20微米(u m)厚的陣列掩模640露出。在一實(shí)施例中，將金屬層642布置 在PAA襯底610中，以增強(qiáng)天線帶寬。在TSV RFIC與天線元件611之間的電接觸通過至少 一個(gè)跡線644來(lái)實(shí)現(xiàn)，跡線644通過背側(cè)凸塊耦合到TSV，背側(cè)凸塊布置在TSV RFIC與PAA 襯底610之間。跡線644受阻焊劑641的保護(hù)，其可以具有約20 iim的厚度。天線元件611 通過PAA襯底610的電耦合由感應(yīng)耦合來(lái)實(shí)現(xiàn)，在此情況下，發(fā)射器跡線645通過諸如玻璃 材料之類的高k電介質(zhì)652和也可以是玻璃材料的低k介電層654將EM波發(fā)射到天線元 件611上。在一實(shí)施例中，第一介電層652具有約5.5的Er，約0.001的損耗角正切(tan_ delta)，及約100微米(iim)的厚度，低k介電層654具有從約2.0到2.5的Er，約0.001 的損耗角正切，及從約250 u m到約400 u m的厚度。
[0043]圖7是根據(jù)示例性實(shí)施例的安裝在直接芯片貼裝板730上的相控陣天線射頻集成 電路芯片裝置700的截面圖。裝置700使用向PAA天線元件饋送(feed)的孔。信號(hào)借助 耦合到PAA天線元件的感應(yīng)耦合而通過TSV732并通過PAA襯底710傳播。裝置700包括 PAA襯底710和TSV RFIC728。TSV RFIC728包括有源表面727和背側(cè)表面729及有源器件 層750。另外，次級(jí)低成本封裝730借助背側(cè)電凸塊738耦合到TSV RFIC728，并借助虛設(shè) 凸塊736耦合到PAA襯底710。在TSV RFIC728中可以見到多個(gè)TSV，以附圖標(biāo)記732指示 其中的兩個(gè)。
[0044]以四個(gè)平面天線元件711、712、713和714的存在示出了 PAA襯底710，平面天線元 件711、712、713和714通過陣列掩模740露出。平面天線元件的數(shù)量可以是本公開內(nèi)容中 闡述的任何值和任何配置。在一實(shí)施例中，在PAA襯底710中布置具有孔的金屬層742，作 為接地面，以增強(qiáng)天線帶寬。接地面742通過PAA襯底710中的接地過孔743耦合到虛設(shè) 凸塊736。
[0045]在TSV RFIC728與天線元件之間的電接觸通過至少一個(gè)跡線744來(lái)實(shí)現(xiàn)，跡線744 通過背側(cè)凸塊738耦合到TSV732。天線元件711、712、713和714通過PAA襯底710的電耦 合由感應(yīng)耦合的孔饋送來(lái)實(shí)現(xiàn)。在一實(shí)施例中，PAA襯底710包括第一介電層752和第二介電層754。在一實(shí)施例中，第一介電層752是玻璃，并具有低于也可以是玻璃的第二介電 層754的介電常數(shù)。
[0046]在TSV RFIC728是有源RF器件，具有發(fā)送到相控陣天線元件的TSV信號(hào)的情況下， 從PAA襯底710分離出低頻功能，并包含在次級(jí)低成本封裝730中。這個(gè)集成系統(tǒng)減小了 信號(hào)擁塞并有利于受到PAA襯底710的尺寸的限制的小形狀因數(shù)。在一實(shí)施例中，PAA襯 底710工作在60GHz范圍中，而次級(jí)低成本封裝730工作在更低頻率。
[0047]在一實(shí)施例中，將包括平面天線元件711、712、713和714的60GHz或者毫米波相 控陣列組裝到mm波TSV RFIC728，其在無(wú)線鏈路上需要Gb/s數(shù)據(jù)率。在一實(shí)施例中，無(wú)線 鏈路用于來(lái)自未壓縮HD視頻的無(wú)線傳輸?shù)臒o(wú)線顯示。在操作期間，將TSV RFIC728內(nèi)產(chǎn)生 的所有RF信號(hào)通過幾個(gè)TSV738引導(dǎo)到PAA襯底710中，以使得相控陣天線元件可以發(fā)出 范圍在0到30米中的有用信號(hào)，例如根據(jù)一實(shí)施例，范圍從I厘米到20米。
[0048]圖8是根據(jù)示例性實(shí)施例的安裝在直接芯片貼裝板830上的相控陣天線射頻集成 電路芯片裝置800的截面圖。裝置800使用向PAA天線元件饋送的導(dǎo)電過孔。信號(hào)傳播通 過TSV732并借助導(dǎo)電過孔843通過PAA襯底710到達(dá)PAA天線元件811、812、813和814。 裝置800包括PAA襯底810和TSV RFIC828。TSV RFIC828包括有源表面827和背側(cè)表面 829及有源器件層850。另外，次級(jí)低成本封裝830借助背側(cè)電凸塊838耦合到TSVRFIC828， 并借助虛設(shè)凸塊836耦合到PAA襯底810。在TSV RFIC828中可以見到多個(gè)TSV，以附圖標(biāo) 記832指示其中的兩個(gè)。
[0049]以四個(gè)平面天線元件811、812、813和814的存在示出了 PAA襯底810，平面天線元 件811、812、813和814通過陣列掩模840露出。平面天線元件的數(shù)量可以是本公開內(nèi)容中 闡述的任何值和任何配置。接地面844耦合到虛設(shè)凸塊836。
[0050]在TSV RFIC828與天線元件之間的電接觸通過背側(cè)凸塊838來(lái)完成，背側(cè)凸塊838 與導(dǎo)電過孔843接觸或相耦合。在一實(shí)施例中，PAA襯底810包括是玻璃的介電層854。
[0051]在TSV RFIC828是有源RF器件，具有發(fā)送到相控陣天線元件的TSV信號(hào)的情況下， 從PAA襯底810分離出低頻功能，并包含在次級(jí)低成本封裝830中。這個(gè)集成系統(tǒng)減小了 信號(hào)擁塞并有利于受到PAA襯底810的尺寸的限制的小形狀因數(shù)。在一實(shí)施例中，PAA襯 底810工作在60GHz范圍中，而次級(jí)低成本封裝830工作在更低頻率。
[0052]在一實(shí)施例中，將包括平面天線元件811、812、813和814的60GHz或者毫米波相 控陣列組裝到mm波TSV RFIC828，其在無(wú)線鏈路上需要Gb/s數(shù)據(jù)率。在一實(shí)施例中，無(wú)線 鏈路用于來(lái)自未壓縮HD視頻的無(wú)線傳輸?shù)臒o(wú)線顯示。在操作期間，將TSV RFIC828內(nèi)產(chǎn)生 的所有RF信號(hào)通過幾個(gè)TSV832引導(dǎo)到PAA襯底810中，以使得相控陣天線元件可以發(fā)出 范圍在0到30米中的有用信號(hào)，例如根據(jù)一實(shí)施例，范圍從I厘米到20米。
[0053]圖9是根據(jù)示例性實(shí)施例的安裝在直接芯片貼裝板上的相控陣天線射頻集成電 路芯片裝置900的截面圖。裝置900使用向PAA天線元件饋送的導(dǎo)電過孔943，TSV RFIC928 嵌入在無(wú)焊內(nèi)建層(BBUL)結(jié)構(gòu)990中。信號(hào)傳播通過TSV932并借助導(dǎo)電過孔943通過PAA 襯底910到達(dá)PAA天線元件911、912、913和914。導(dǎo)電過孔943接觸TSV932的位置可以稱 為管芯背側(cè)接觸過孔943。
[0054]在一實(shí)施例中，信號(hào)是孔饋送的，例如針對(duì)PAA襯底510和710所示的，但PAA襯 底或者組裝到BBUL結(jié)構(gòu)990，或者與BBUL結(jié)構(gòu)990集成在一起。在一示例性實(shí)施例中，單獨(dú)制造BBUL結(jié)構(gòu)990，并稍后組裝到PAA襯底910。在一個(gè)示例性實(shí)施例中，以與PAA襯底 910相同的工藝制造BBUL結(jié)構(gòu)990。
[0055]裝置900包括PAA襯底910和TSV RFIC928, TSV RFIC928嵌入并集成到BBUL結(jié) 構(gòu)990。另外，次級(jí)低成本封裝930借助BBUL管芯側(cè)過孔938耦合到TSV RFIC928。在TSV RFIC928中可以見到多個(gè)TSV，以附圖標(biāo)記932指示其中的四個(gè)。
[0056]以四個(gè)平面天線元件911、912、913和914的存在示出了 PAA襯底910，平面天線元 件911、912、913和914通過陣列掩模940露出。平面天線元件的數(shù)量可以是本公開內(nèi)容中 闡述的任何值和任何配置。接地面942可以耦合到PAA襯底910和TSV RFIC928，以及次 級(jí)低成本封裝930。在TSVRFIC928與天線元件之間的電接觸通過BBUL管芯側(cè)過孔938來(lái) 完成，BBUL管芯側(cè)過孔938與背側(cè)導(dǎo)電過孔943接觸或耦合。在一實(shí)施例中，PAA襯底910 包括是玻璃的介電層954。
[0057]在TSV RFIC928是有源RF器件，具有發(fā)送到相控陣天線元件的TSV信號(hào)的情況下， 從PAA襯底910分離出低頻功能，并包含在次級(jí)低成本封裝930中。這個(gè)集成系統(tǒng)減小了 信號(hào)擁塞并有利于受到PAA襯底910的尺寸的限制的小形狀因數(shù)。在一實(shí)施例中，PAA襯 底910工作在60GHz范圍中，而次級(jí)低成本封裝930工作在更低頻率。
[0058]在一實(shí)施例中，將包括平面天線元件911、912、913和914的60GHz或者毫米波相 控陣列組裝到mm波TSV RFIC928，其在無(wú)線鏈路上需要Gb/s數(shù)據(jù)率。在一實(shí)施例中，無(wú)線 鏈路用于來(lái)自未壓縮HD視頻的無(wú)線傳輸?shù)臒o(wú)線顯示。在操作期間，將TSV RFIC928內(nèi)產(chǎn)生 的所有RF信號(hào)通過幾個(gè)TSV938引導(dǎo)到PAA襯底910中，以使得相控陣天線元件可以發(fā)出 范圍在0到30米中的有用信號(hào)，例如根據(jù)一實(shí)施例，范圍從I厘米到20米。
[0059]圖10是根據(jù)示例性實(shí)施例的安裝在直接芯片貼裝板1030上的包括穿硅過孔R(shí)FIC 芯片1028和TVS數(shù)字處理器芯片1092的垂直集成相控陣天線射頻集成電路芯片裝置1000 的截面圖。裝置1000包括PAA襯底1010、TSV RFIC1028和TSV數(shù)字處理器(TSV DP)1092。 如所示的，TSV DP1092具有與TSV RFIC1028不同的形狀因數(shù)(在X方向上所示的)。這個(gè) 實(shí)施例示出了當(dāng)結(jié)合與相控陣天線襯底的垂直集成可以使用垂直集成管芯的給定應(yīng)用時(shí)， 兩個(gè)TSV管芯1028和1092可以具有不同的形狀因數(shù)。在一實(shí)施例中，會(huì)理解，形狀因數(shù)的 差別使得TSV RFIC1028大于TSV DP1092。在一實(shí)施例中，會(huì)理解，兩個(gè)管芯的形狀因數(shù)基 本上相同。
[0060]在一實(shí)施例中，在TSV RFIC1028可以承受大多數(shù)(大于50%)或較多(小于50%，但 是最大量)的RF信號(hào)處理的負(fù)擔(dān)的情況下，TSV DP1092可以是諸如由Intel Corporation of Santa Clara, California制造的處理器。在一實(shí)施例中，TSV DP1092具有諸如雙核處 理器的雙處理器功能。在一實(shí)施例中，TSV DP1092具有諸如數(shù)字區(qū)和圖形區(qū)處理器的雙處 理器相異功能，例如由Intel Corporation制造的類型碼名為“Sandy Bridge”的處理器。
[0061]次級(jí)低成本封裝1030借助電凸塊1024耦合到TSV DP1092，并借助虛設(shè)凸塊1036 耦合到PAA襯底1010。在TSV RFIC1028中可以見到多個(gè)TSV，以附圖標(biāo)記1032指示了其 中的一個(gè)。類似地，在TSV DC1092中可以見到多個(gè)TSV，以附圖標(biāo)記1094指示了其中的一 個(gè)，兩個(gè)管芯1028和1092借助電凸塊1033耦合在各自的TSV。
[0062]在一實(shí)施例中，在PAA襯底1010中布置具有孔的金屬層1042，作為接地面，以增強(qiáng) 天線帶寬。接地面1042通過PAA襯底1010中的接地過孔1043耦合到虛設(shè)凸塊1036。在一實(shí)施例中，裝置1000可以使用導(dǎo)電過孔饋送，例如圖8和9中所示的。
[0063]以四個(gè)平面天線元件1011、1012、1013和1014的存在示出了 PAA襯底1010，平面 天線元件1011、1012、1013和1014通過陣列掩模1040露出。平面天線元件的數(shù)量可以是 本公開內(nèi)容中闡述的任何值和任何配置。在TSV RFIC1028與天線元件之間的電接觸通過 背側(cè)凸塊1038來(lái)實(shí)現(xiàn)。在一實(shí)施例中，PAA襯底1010包括第一介電層1052和第二介電層 1054。在一實(shí)施例中，第一介電層1052具有低于第二介電層1054的介電常數(shù)。
[0064]在TSV RFIC1028是有源RF器件，具有發(fā)送到相控陣天線元件PAA襯底1010的 TSV信號(hào)的情況下，從PAA襯底1010分離出低頻功能，并包含在次級(jí)低成本封裝1030中。 這個(gè)集成系統(tǒng)減小了信號(hào)擁塞并有利于兩個(gè)管芯1028和1092在PAA下的垂直集成以及受 到PAA襯底1030的尺寸的限制的小形狀因數(shù)。在一實(shí)施例中，PAA襯底1010工作在60GHz/ mm波范圍中，而次級(jí)低成本封裝1030工作在更低頻率。
[0065]在一實(shí)施例中，將包括平面天線元件1011、1012、1013和1014的60GHz或者毫米 波相控陣列組裝到mm波TSV RFIC1028，其在無(wú)線鏈路上需要Gb/s數(shù)據(jù)率。在一實(shí)施例中， 無(wú)線鏈路用于來(lái)自未壓縮HD視頻的無(wú)線傳輸?shù)臒o(wú)線顯示。在操作期間，將TSV RFIC1028 內(nèi)產(chǎn)生的所有RF信號(hào)通過幾個(gè)TSV1032引導(dǎo)到PAA襯底1010中，以使得相控陣天線元件 可以發(fā)出范圍在0到30米中的有用信號(hào)，例如根據(jù)一實(shí)施例，范圍從I厘米到20米。
[0066]現(xiàn)在可以意識(shí)到，包括TSV RFIC和TSV DC的垂直集成管芯可以組裝到BBUL結(jié)構(gòu) 成為整體，后者又可以組裝到或集成到PAA襯底。此外，包括BBUL集成的TSV RFIC和TSV DC的裝置可以組裝到次級(jí)低成本封裝。
[0067]圖11是根據(jù)示例性實(shí)施例的安裝在具有嵌入式無(wú)源器件1194的直接芯片貼裝 板1130上的包括穿硅過孔R(shí)FIC芯片1128的相控陣天線射頻集成電路芯片裝置1100的 分解線框透視圖。如所示的，裝置1100被配置為具有TSV RFIC1128和PAA襯底1110。以 3-5-5-3 (X方向上)結(jié)構(gòu)中的16個(gè)天線元件1111到1126示出PAA襯底1110。
[0068]將TSV RFICl 128布置在次級(jí)低成本封裝1130上，將無(wú)源器件1194 (在這個(gè)圖示 中是折疊式電感器1194)嵌入到次級(jí)低成本封裝1130中。在一實(shí)施例中，裝置包括PAA 襯底1110、TSV RFIC1128以及TSV DP1192。在一實(shí)施例中，僅存在PAA襯底1110和TSV RFIC1128。以簡(jiǎn)化形式示出裝置1100，其包括支撐TSV DP1192的TSV DP金屬化1998，和 支撐 TSVRFIC1128 的 RFIC 金屬化 1150。
[0069]在一實(shí)施例中，次級(jí)低成本封裝1130是無(wú)核心(coreless)襯底1130，其包括至少 一個(gè)嵌入其中的無(wú)源器件。根據(jù)任何公開的實(shí)施例或者根據(jù)已知的技術(shù)，在DP-RFIC1192 與次級(jí)低成本封裝1130之間的電通信通過電凸塊來(lái)完成。如所示的，DP-RFIC1192 (如果 存在的話)是倒裝芯片1192，根據(jù)任何公開的實(shí)施例或者根據(jù)已知的技術(shù)，通過使用電凸塊 使其與次級(jí)低成本封裝1130配合。根據(jù)在本公開內(nèi)容的兩個(gè)署名發(fā)明人于2010年12月 20日提交的PCT專利申請(qǐng)N0.PCT/US2010/061388 (其公開內(nèi)容通過參考整體并入本文中) 中公開的任何技術(shù)，其他無(wú)源器件也可以嵌入到次級(jí)低成本封裝中。
[0070]根據(jù)一實(shí)施例，可以將任何RF性質(zhì)電容器(RF-quality capacitor)配置在TSV RFICl 128的硅內(nèi)。作為前端模塊無(wú)源器件，將至少一個(gè)RF性質(zhì)電容器布置在TSV RFICl 128 內(nèi)，保留在TSV RFIC1128的硅內(nèi)，其中以高k介電材料來(lái)制造它，以獲得在TSV RFIC1128 與次級(jí)低成本封裝1130之間的有用電容以及與可以配置在次級(jí)低成本封裝1130內(nèi)的電感器相比的有用的小尺寸。
[0071]圖12是根據(jù)示例性實(shí)施例的工藝和方法流程圖1200。
[0072]在1210處，工藝包括組裝穿硅過孔管芯和相控陣天線襯底的裝置。在非限制性示 例性實(shí)施例中，將圖3中所示的TSV RFIC228組裝到PAA襯底210。
[0073]在1212處，工藝實(shí)施例包括將TSV RFIC嵌入到無(wú)焊內(nèi)建層襯底中。在非限制性 示例性實(shí)施例中，將圖9中所示的BBUL襯底990組裝到PAA襯底910。
[0074]在1214處，工藝實(shí)施例包括將穿硅過孔數(shù)字處理器組裝或添加到裝置。在非限制 性示例性實(shí)施例中，將TSV DP1092添加到如圖10中所示的TSVRFIC1028。
[0075]在1216處，工藝包括將TSV RFIC組裝到PAA襯底，以使得電耦合借助在TSV RFIC 與PAA的平面天線元件之間的孔饋送進(jìn)行。在非限制性示例性實(shí)施例中，孔饋送將圖5中 所示的PM襯底510耦合到TSV RFIC528。
[0076]在1218處，工藝包括將TSV RFIC組裝到PAA襯底，以使得電耦合借助在TSV RFIC 與PAA的平面天線元件之間的導(dǎo)電過孔饋送進(jìn)行。在非限制性示例性實(shí)施例中，導(dǎo)電過孔 饋送用于圖8所示的裝置800上。
[0077]在1220處，方法實(shí)施例包括對(duì)裝置進(jìn)行測(cè)試。在非限制性示例性實(shí)施例中，在將 裝置組裝到次級(jí)低成本封裝之前，測(cè)試主要由與TSV RFIC配合的PAA襯底組成裝置。例如， 測(cè)試臺(tái)可以具有與TSV RFIC相似的電接觸覆蓋區(qū)，以便可以在不貼附永久次級(jí)低成本封裝 的情況下進(jìn)行測(cè)試。
[0078]在1230處，工藝實(shí)施例包括將裝置組裝到次級(jí)低成本封裝。在非限制性示例性實(shí) 施例中，在將裝置組裝到次級(jí)低成本封裝后進(jìn)行在1220處的測(cè)試。
[0079]在1232處，工藝實(shí)施例包括在次級(jí)低成本封裝中或上制備至少一個(gè)無(wú)源器件。在 非限制性示例性實(shí)施例中，將折疊式電感器1194制備到無(wú)核心次級(jí)低成本封裝1130中，如 圖11所示。在一實(shí)施例中，在次級(jí)低成本封裝與TSV RFIC之間配置凸塊電感器。在一實(shí) 施例中，在TSV RFIC之間以及至少部分地在次級(jí)低成本封裝1130中配置堆疊過孔電感器。
[0080]在1240處，方法實(shí)施例包括將裝置組裝到計(jì)算機(jī)系統(tǒng)。在非限制性示例性實(shí)施例 中，圖13中所示的計(jì)算機(jī)系統(tǒng)具有天線元件的功能，例如結(jié)合本公開內(nèi)容的任何所公開的 PAA及其本領(lǐng)域公認(rèn)的等價(jià)物。
[0081]在1250處，方法實(shí)施例包括通過TSV RFIC和PAA裝置操作遠(yuǎn)程設(shè)備。在一實(shí)施 例中，通過使用PAA元件1382由裝置實(shí)施例來(lái)操作遠(yuǎn)程設(shè)備1384。
[0082]圖13是根據(jù)實(shí)施例的計(jì)算機(jī)系統(tǒng)的示意圖。
[0083]所示的計(jì)算機(jī)系統(tǒng)1300 (也稱為電子系統(tǒng)1300)可以包含裝置，根據(jù)本公開內(nèi)容 中闡述的幾個(gè)所公開的實(shí)施例及其等價(jià)物中的任意一個(gè)，所述裝置包括配合到PAA襯底的 TSV RFIC。將包括配合到PAA襯底的TSVRFIC組裝到計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)系統(tǒng)1300可以 是諸如上網(wǎng)本計(jì)算機(jī)的移動(dòng)設(shè)備。計(jì)算機(jī)系統(tǒng)1300可以是諸如無(wú)線智能電話的移動(dòng)設(shè)備。 計(jì)算機(jī)系統(tǒng)1300可以是臺(tái)式計(jì)算機(jī)。計(jì)算機(jī)系統(tǒng)1300可以是手持閱讀器。計(jì)算機(jī)1300 可以集成到汽車。計(jì)算機(jī)系統(tǒng)1300可以集成到電視機(jī)。計(jì)算機(jī)系統(tǒng)1300可以集成到dvd 播放器。計(jì)算機(jī)系統(tǒng)1300可以集成到數(shù)字?jǐn)z像機(jī)。
[0084]在一實(shí)施例中，電子系統(tǒng)1300是計(jì)算機(jī)系統(tǒng)，其包括系統(tǒng)總線1320，用以電耦合 電子系統(tǒng)1300的各種部件。系統(tǒng)總線1320是單條總線或者根據(jù)多個(gè)實(shí)施例的總線的任何組合。電子系統(tǒng)1300包括電壓源1330，其向集成電路1310供電。在一些實(shí)施例中，電壓源 1330通過系統(tǒng)總線1320向集成電路1310提供電流。
[0085]集成電路1310電耦合到系統(tǒng)總線1320，并包括根據(jù)一實(shí)施例的任何電路或電路 組合。在一實(shí)施例中，集成電路1310包括處理器1312，其可以是任何類型的裝置，包括配合 到PAA襯底實(shí)施例的TSV RFIC0本文使用的處理器1312可以表示任何類型的電路，例如但 不限于微處理器、微控制器、圖形處理器、數(shù)字信號(hào)處理器或另一種處理器。在一實(shí)施例中， 處理器1312是本文公開的BBUL嵌入式TSV RFIC管芯。在一實(shí)施例中，在處理器的存儲(chǔ)器 高速緩存中存在SRAM實(shí)施例。可以包括在集成電路1310中的其它類型的電路是定制電路 或?qū)Ｓ眉呻娐?ASIC)，例如通信電路1314，用于諸如蜂窩電話、智能電話、尋呼機(jī)、便攜 式計(jì)算機(jī)、雙向無(wú)線電裝置、及類似的電子系統(tǒng)的無(wú)線設(shè)備中。在一實(shí)施例中，處理器1310 包括管芯上存儲(chǔ)器1316，例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。在一實(shí)施例中，處理器1310包 括嵌入式管芯上存儲(chǔ)器1316，例如嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(eDRAM)。
[0086]在一實(shí)施例中，以諸如本公開內(nèi)容中闡明的圖形處理器或射頻集成電路或二者的 后續(xù)的集成電路1311來(lái)補(bǔ)充集成電路1310。在一實(shí)施例中，雙集成電路1310包括諸如 eDRAM的嵌入式管芯上存儲(chǔ)器1317。雙集成電路1311包括RFIC雙處理器1313和雙通信 電路1315及雙管芯上存儲(chǔ)器1317，例如SRAM。在一實(shí)施例中，雙通信電路1315是針對(duì)RF 處理特別配置的。
[0087]在一實(shí)施例中，至少一個(gè)無(wú)源器件1380耦合到后續(xù)的集成電路1311，以使得集成 電路1311與至少一個(gè)無(wú)源器件是任意裝置實(shí)施例的部分，所述任意裝置實(shí)施例包括配合 到PAA襯底的TSV RFIC，PAA襯底包括集成電路1310和集成電路1311。
[0088]在一實(shí)施例中，電子系統(tǒng)1300包括諸如本公開內(nèi)容中闡述的任意PAA實(shí)施例的天 線元件1382。通過使用諸如本公開內(nèi)容中闡述的任意PAA實(shí)施例的天線元件1382，可以由 裝置實(shí)施例通過無(wú)線鏈路來(lái)遠(yuǎn)程操作諸如電視機(jī)的遠(yuǎn)程設(shè)備1384。例如，通過TSV RFIC和 PAA襯底操作的智能電話上的應(yīng)用例如借助Bluetooth?技術(shù)通過無(wú)線鏈路將指令播送到 可達(dá)30米遠(yuǎn)的電視機(jī)。
[0089]在一實(shí)施例中，電子系統(tǒng)1300還包括外部存儲(chǔ)器1340，其又可以包括適合于特定 應(yīng)用的一個(gè)或多個(gè)存儲(chǔ)元件，例如RAM形式的主存儲(chǔ)器1342、一個(gè)或多個(gè)硬盤驅(qū)動(dòng)器1344， 和/或管理可移動(dòng)介質(zhì)1346的一個(gè)或多個(gè)驅(qū)動(dòng)器，例如軟盤、緊致盤(⑶)、數(shù)字可變盤 (DVD)、閃存驅(qū)動(dòng)器、及本領(lǐng)域已知的其它可移動(dòng)介質(zhì)。外部存儲(chǔ)器1340還可以是嵌入式存 儲(chǔ)器1348，例如包括根據(jù)任意公開實(shí)施例的與PAA襯底配合的TSV RFIC的裝置。
[0090]在一實(shí)施例中，電子系統(tǒng)1300還包括顯不設(shè)備1350和音頻輸出1360。在一實(shí)施 例中，電子系統(tǒng)1300包括輸入設(shè)備，例如控制器1370，其可以是鍵盤、鼠標(biāo)、觸控板、輔助鍵 盤、軌跡球、游戲控制器、話筒、語(yǔ)音識(shí)別設(shè)備，或者將信息輸入到電子系統(tǒng)1300中的任何 其它輸入設(shè)備。在一實(shí)施例中，輸入設(shè)備1370包括相機(jī)。在一實(shí)施例中,輸入設(shè)備1370包 括數(shù)字錄音機(jī)。在一實(shí)施例中，輸入設(shè)備1370包括相機(jī)和數(shù)字錄音機(jī)。
[0091]基礎(chǔ)襯底1390可以是計(jì)算系統(tǒng)1300的一部分。在一實(shí)施例中，基礎(chǔ)襯底1390是 母板，其支撐包括配合到PAA襯底的TSV RFIC的裝置。會(huì)理解，次級(jí)低成本封裝可以是計(jì) 算機(jī)系統(tǒng)1300以及其上組裝了次級(jí)低成本封裝的母板的一部分。在一實(shí)施例中，基礎(chǔ)襯底 1390是支撐包括配合到PAA襯底的TSV RFIC的裝置的板。在一實(shí)施例中，基礎(chǔ)襯底1390包含至少一個(gè)圍繞在虛線1390內(nèi)的功能，并且是諸如無(wú)線通信器的用戶外殼的襯底。
[0092]如本文所示的，可以在多個(gè)不同實(shí)施例、包括根據(jù)幾個(gè)公開的實(shí)施例及其等價(jià)物中的任意一個(gè)的配合到PAA襯底的TSV RFIC的裝置、電子系統(tǒng)、計(jì)算機(jī)系統(tǒng)、制造集成電路的一個(gè)或多個(gè)方法、和制造并組裝包括根據(jù)本文多個(gè)實(shí)施例中闡述的及其本領(lǐng)域公認(rèn)的等價(jià)物的幾個(gè)公開的實(shí)施例中的任意一個(gè)的配合到PAA襯底的TSV RFIC的裝置的一個(gè)或多個(gè)方法中實(shí)現(xiàn)集成電路1310。元件、材料、幾何形狀、尺寸和操縱順序都可以改變以適合具體的I/O耦合要求，包括以至少一個(gè)自成形、自對(duì)準(zhǔn)阻擋層實(shí)施例及其等價(jià)物來(lái)金屬化的半導(dǎo)體襯底。
[0093]盡管管芯可以指代在相同語(yǔ)句中提及的處理器芯片、RF芯片、RFIC芯片、ITO芯片或者存儲(chǔ)器芯片，但不應(yīng)將其解釋為它們是等價(jià)的結(jié)構(gòu)。本公開內(nèi)容通篇中對(duì)“一個(gè)實(shí)施例”或“一實(shí)施例”的提及表示結(jié)合實(shí)施例描述的具體特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。短語(yǔ)“在一個(gè)實(shí)施例中”或“在一實(shí)施例中”在本公開內(nèi)容通篇多處的出現(xiàn)不一定全都指代相同的實(shí)施例。此外，可以在一個(gè)或多個(gè)實(shí)施例中以任何適合的方式組合具體特征、結(jié)構(gòu)或特性。
[0094]可以通過參照所示的X-Z坐標(biāo)來(lái)理解諸如“高”和“低”、“上”和“下”之類的詞語(yǔ)， 可以通過參照X-Y坐標(biāo)或非Z坐標(biāo)來(lái)理解諸如“鄰近的”之類的詞語(yǔ)。
[0095]提供摘要用以遵守要求摘要的37 C.F.R § 1.72(b)，摘要會(huì)允`許讀者迅速確定技術(shù)公開內(nèi)容的本質(zhì)和要旨。依據(jù)摘要不用于解釋或限制權(quán)利要求的范圍或含義的理解而提交了摘要。
[0096]在前述的【具體實(shí)施方式】中，在單一實(shí)施例中將多個(gè)特征分組在一起以使得本公開內(nèi)容更流暢。本公開內(nèi)容的這個(gè)方法不應(yīng)解釋為反映了本發(fā)明所要求保護(hù)的實(shí)施例需要比在每一個(gè)權(quán)利要求中所明確表述的更多的特征。相反，如以下權(quán)利要求所反映的，本發(fā)明的主題在于比單個(gè)公開的實(shí)施例的全部特征更少的特征。因此以下權(quán)利要求在此包含在【具體實(shí)施方式】中，每一個(gè)權(quán)利要求獨(dú)立地作為單獨(dú)的優(yōu)選實(shí)施例。
[0097]本領(lǐng)域技術(shù)人員易于理解，可以在不脫離如附加的權(quán)利要求中所表達(dá)的本發(fā)明的原理和范圍的情況下，在為了解釋本發(fā)明的本質(zhì)而說(shuō)明并示出的部件和方法層級(jí)的細(xì)節(jié)、 材料和布置方面做出多個(gè)其它變化。
【權(quán)利要求】
1.一種裝置，包括:管芯(TSV RFIC管芯)，其包括穿硅過孔和射頻集成電路；以及相控陣天線(PAA)襯底，其與所述TSV RFIC垂直集成，其中，所述PAA襯底包括多個(gè)天線元件，每一個(gè)所述天線元件都通過多個(gè)TSV而耦合到所述TSV RFIC。
2.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括第一級(jí)互連襯底，所述TSVRFIC安裝在所述第一級(jí)互連襯底上。
3.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括第一級(jí)互連襯底，所述TSVRFIC安裝在所述第一級(jí)互連襯底上，并且其中，所述第一級(jí)互連襯底包括嵌入其中的與所述TSV RFIC 一起運(yùn)行的至少一個(gè)無(wú)源器件。
4.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括:第一級(jí)互連襯底，所述TSV RFIC安裝在所述第一級(jí)互連襯底上，其中，所述TSV RFIC 包括有源表面和背側(cè)表面；多個(gè)電凸塊，所述多個(gè)電凸塊布置在所述有源表面與所述第一級(jí)互連襯底之間，其中， 所述第一級(jí)互連襯底是次級(jí)封裝襯底；以及多個(gè)背側(cè)凸塊，所述多個(gè)背側(cè)凸塊布置在所述背側(cè)表面與所述PAA襯底之間。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述PAA襯底中的所述多個(gè)天線元件通過所述 PAA襯底中的感應(yīng)耦合孔而耦合到所述TSV RFIC。
6.根據(jù)權(quán)利要求1所述的裝置，其中，所述PAA襯底中的所述多個(gè)天線元件通過所述 PAA襯底中的過孔耦合而耦合到所述TSV RFIC。
7.根據(jù)權(quán)利要求1所述的裝置，其中，所述PAA襯底包括第一介電層和第二介電層，其中，所述第一介電層更靠近所述多個(gè)天線元件，所述第二介電層更靠近所述TSV RFIC，并且其中，所述第一介電層的介電常數(shù)低于所述第二介電層的介電常數(shù)。
8.根據(jù)權(quán)利要求1所述的裝置，其中，所述PAA襯底包括第一介電層和第二介電層，其中，所述第一介電層是玻璃且更靠近所述多個(gè)天線元件，所述第二介電層是玻璃且更靠近所述TSV RFIC，并且其中，所述第一介電層的介電常數(shù)低于所述第二介電層的介電常數(shù)。
9.根據(jù)權(quán)利要求1所述的裝置，其中，所述PAA襯底包括嵌入式接地面，該嵌入式接地面耦合到所述多個(gè)天線元件并且還耦合到所述TSVRFIC。
10.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括:第一級(jí)互連襯底，所述TSV RFIC安裝在所述第一級(jí)互連襯底上，其中，所述PAA襯底包括嵌入式接地面，該嵌入式接地面耦合到所述多個(gè)天線元件并且還耦合到所述TSV RFIC ； 以及至少一個(gè)虛設(shè)凸塊，所述至少一個(gè)虛設(shè)凸塊布置在所述PAA襯底與其上安裝了所述 TSV RFIC的所述襯底之間。
11.根據(jù)權(quán)利要求1所述的裝置，其中，所述TSVRFIC嵌入在耦合到所述PAA襯底的無(wú)焊內(nèi)建層(BBUL)中。
12.根據(jù)權(quán)利要求1所述的裝置，其中，所述TSVRFIC嵌入在耦合到所述PAA襯底的 BBUL中，并且其中，所述PAA襯底中的所述多個(gè)天線元件通過所述PAA襯底中的感應(yīng)耦合孔而耦合到所述TSV RFIC。
13.根據(jù)權(quán)利要求1所述的裝置，其中，所述TSVRFIC嵌入在耦合到所述PAA襯底的BBUL中，并且其中，所述PAA襯底中的所述多個(gè)天線元件通過所述PAA襯底中的過孔耦合而耦合到所述TSV RFIC。
14.根據(jù)權(quán)利要求1所述的裝置，其中，所述TSVRFIC嵌入在耦合到所述PAA襯底的 BBUL中，進(jìn)一步包括第一級(jí)互連襯底，所述TSV RFIC安裝在所述第一級(jí)互連襯底上，并且其中，所述第一級(jí)互連襯底包括嵌入其中的與所述TSV RFIC—起運(yùn)行的至少一個(gè)無(wú)源器件。
15.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括穿硅過孔數(shù)字處理器管芯(TSVDP)，該穿硅過孔數(shù)字處理器管芯(TSV DP)通過所述TSV RFIC中的至少一個(gè)TSV和所述TSV DP中的至少一個(gè)TSV而耦合到所述TSVRFIC，并且其中，所述TSV DP與所述TSV RFIC在所述PAA 襯底之下垂直集成。
16.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括穿硅過孔數(shù)字處理器管芯(TSVDP)，該穿硅過孔數(shù)字處理器管芯(TSV DP)通過所述TSV RFIC中的至少一個(gè)TSV和所述TSV DP中的至少一個(gè)TSV而耦合到所述TSVRFIC，并且其中，所述TSV DP與所述TSV RFIC在所述PAA 襯底之下垂直集成，其中，所述PAA襯底包括嵌入式接地面，該嵌入式接地面耦合到所述多個(gè)天線元件并且還耦合到所述TSV RFIC。
17.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括:穿硅過孔數(shù)字處理器管芯(TSV DP )，該穿硅過孔數(shù)字處理器管芯(TSVDP )通過所述TSV RFIC中的至少一個(gè)TSV和所述TSV DP中的至少一個(gè)TSV而耦合到所述TSV RFIC，并且其中，所述TSV DP與所述TSV RFIC在所述PAA襯底之下垂直集成；第一級(jí)互連襯底，所述TSV DP安裝在所述第一級(jí)互連襯底上，其中，所述PAA襯底包括嵌入式接地面，該嵌入式接地面耦合到所述多個(gè)天線元件并且還耦合到所述TSV RFIC ;以及至少一個(gè)虛設(shè)凸塊，所述至少一個(gè)虛設(shè)凸塊布置在所述PAA襯底與其上安裝了所述 TSV RFIC的所述襯底之間。
18.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括:穿硅過孔數(shù)字處理器管芯(TSV DP )，該穿硅過孔數(shù)字處理器管芯(TSVDP )通過所述TSV RFIC中的至少一個(gè)TSV和所述TSV DP中的至少一個(gè)TSV而耦合到所述TSV RFIC，并且其中，所述TSV DP與所述TSV RFIC在所述PAA襯底之下垂直集成；以及第一級(jí)互連襯底，所述TSV DP安裝在所述第一級(jí)互連襯底上，并且其中，所述第一級(jí)互連襯底包括嵌入其中的與所述TSV RFIC 一起運(yùn)行的至少一個(gè)無(wú)源器件。
19.一種裝置,包括:管芯(TSV RFIC管芯)，其包括穿硅過孔和射頻集成電路且包括有源表面和背側(cè)表面；以及相控陣天線(PAA)襯底，其與所述TSV RFIC垂直集成，其中，所述PAA襯底包括多個(gè)天線元件，每一個(gè)所述天線元件都通過所述有源表面上的電凸塊而耦合到所述TSV RFIC。
20.根據(jù)權(quán)利要求19所述的裝置，進(jìn)一步包括第一級(jí)互連襯底，所述TSVRFIC安裝在所述第一級(jí)互連襯底上，其中，所述TSV RFIC通過所述TSV RFIC管芯中的TSV而接觸所述第一級(jí)互連襯底。
21.—種形成垂直集成裝置的工藝，包括:將穿硅過孔射頻集成電路管芯(TSV RFIC)組裝到相控陣天線(PAA)襯底，其中，所述 PAA襯底包括多個(gè)天線元件，并且其中，組裝包括將每一個(gè)天線元件耦合到所述TSV RFIC 中的TSV。
22.根據(jù)權(quán)利要求21所述的工藝，其中，所述TSVRFIC包括有源表面和背側(cè)表面，進(jìn)一步包括:測(cè)試所述裝置，然后:通過將每一個(gè)所述有源表面耦合到所述TSV RFIC與第一級(jí)互連之間的多個(gè)電凸塊而將所述裝置組裝到所述第一級(jí)互連板。
23.根據(jù)權(quán)利要求21所述的工藝，其中，所述TSVRFIC包括有源表面和背側(cè)表面，進(jìn)一步包括:通過將每一個(gè)所述有源表面耦合到所述TSV RFIC與第一級(jí)互連之間的多個(gè)電凸塊而將所述裝置組裝到所述第一級(jí)互連板，然后:測(cè)試所述裝置。
24.根據(jù)權(quán)利要求21所述的工藝，其中，所述TSVRFIC包括有源表面和背側(cè)表面，所述工藝進(jìn)一步包括通過將每一個(gè)所述有源表面耦合到所述TSV RFIC與第一級(jí)互連之間的多個(gè)電凸塊而將所述裝置組裝到所述第一級(jí)互連襯底。
25.根據(jù)權(quán)利要求21所述的工藝，其中，在將所述TSVRFIC組裝到所述PAA襯底之前， 首先將所述TSV嵌入無(wú)焊內(nèi)建層(BBUL )中。
26.根據(jù)權(quán)利要求21所述的工藝，進(jìn)一步包括將穿硅過孔數(shù)字處理器組裝到所述TSV RFIC管芯。
27.根據(jù)權(quán)利要求21所述的工藝，進(jìn)一步包括將所述裝置組裝到計(jì)算系統(tǒng)。
28.根據(jù)權(quán)利要求21所述的工藝，進(jìn)一步包括通過所述裝置來(lái)操作遠(yuǎn)程設(shè)備。
29.一種計(jì)算機(jī)系統(tǒng)，包括:管芯(TSV RFIC管芯)，其包括穿硅過孔和射頻集成電路；相控陣天線(PAA)襯底，其與所述TSV RFIC垂直集成，其中，所述PAA襯底包括多個(gè)天線元件，每一個(gè)所述天線元件都通過多個(gè)TSV而耦合到所述TSV RFIC ；第一級(jí)互連襯底，所述TSV RFIC安裝在所述第一級(jí)互連襯底上；以及基礎(chǔ)襯底，其支撐所述第一級(jí)互連襯底。
30.根據(jù)權(quán)利要求29所述的計(jì)算機(jī)系統(tǒng)，其中，所述基礎(chǔ)襯底是移動(dòng)設(shè)備的一部分。
31.根據(jù)權(quán)利要求29所述的計(jì)算機(jī)系統(tǒng)，其中，所述基礎(chǔ)襯底是車輛的一部分。
32.根據(jù)權(quán)利要求29所述的計(jì)算機(jī)系統(tǒng)，其中，所述基礎(chǔ)襯底是電視機(jī)的一部分。
【文檔編號(hào)】H01L23/48GK103597593SQ201280026416
【公開日】2014年2月19日 申請(qǐng)日期:2012年3月16日 優(yōu)先權(quán)日:2011年5月5日
【發(fā)明者】T·卡姆嘎因, V·R·拉奧, Y·帕拉斯卡斯 申請(qǐng)人:英特爾公司