半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
【專利摘要】在高濃度的銻摻雜的n型半導(dǎo)體基板（n型陰極層（1））的上表面形成成為n-型漂移層（2）的n型外延層（10）。在n-型漂移層（2）的表面形成p型陽極層（3）。在n型陰極層（1）的下表面以與n型陰極層（1）的雜質(zhì)濃度相同程度或者為n型陰極層（1）的雜質(zhì)濃度以上的雜質(zhì)濃度形成n型接觸層（4）。以與該n型接觸層（4）接觸的方式形成陰極電極（6）。在該n型接觸層（4）摻雜磷，并且通過500℃以下的低溫?zé)崽幚硎沟迷跊]有完全再結(jié)晶化的狀態(tài)下使晶格缺陷殘留。由此，在二極管或者M(jìn)OSFET等中，能夠使晶片的裂痕為最小限度，且能夠確保晶片背面的半導(dǎo)體層和金屬電極的良好的歐姆接觸。
【專利說明】半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。
【背景技術(shù)】
[0002]電力用二極管被用作各種用途，但近年來被用于電力用等中高頻電路，對(duì)高速性以及低損耗性(低Vf (正向電壓降)、低Err (反向恢復(fù)損耗))的需求強(qiáng)勁。而且，在兼顧高速性以及低損耗性的同時(shí)，對(duì)于將抑制輻射噪聲等作為目的的軟恢復(fù)特性的需求強(qiáng)勁。以下，說明p-1-n (p-1ntrinsic-n) 二極管的構(gòu)造方法。
[0003]圖9是表示現(xiàn)有的半導(dǎo)體裝置的制造過程中的狀態(tài)的截面圖。首先，準(zhǔn)備厚度為625 μ m，銻(Sb)摻雜的低電阻率(約20mQcm)的η型半導(dǎo)體基板(銻摻雜基板)。該η型半導(dǎo)體基板為η型陰極層51。接著，通過在半導(dǎo)體基板上一邊摻雜磷(P)—邊進(jìn)行外延生長(zhǎng)，從而制作形成了厚度為60 μ m、電阻率為20 Ω cm的η型外延層100的晶片(圖9 (a))。
[0004]接著，通過在晶片的正面(η型外延層100側(cè)的面)，以7.0X IO1Vcm2的摻雜量進(jìn)行硼(P)的離子注入，然后在1150°c的溫度下進(jìn)行熱處理，從而在η型外延層100的表面層有選擇地形成P型陽極層53 (圖9 (b))。被該P(yáng)型陽極層53和η型陰極層51夾持的η型外延層100成為η—型漂移層52。
[0005]接著，對(duì)背面(η型陰極層51側(cè)的面)進(jìn)行研磨、蝕刻68，使晶片的總厚度達(dá)到例如300μπι (圖9 (C))。接著，為了在進(jìn)行了晶片的研磨、蝕刻68的背面獲得良好的歐姆接觸，在進(jìn)行了砷(As)的離子注入之后，在1000°C以上的溫度下進(jìn)行熱處理，在晶片的進(jìn)行了研磨的背面形成η型接觸層54 (圖9 (d))。
[0006]接著，在晶片的正面由鋁(Al)等形成陽極電極55 (圖9 (e))。然后，在晶片背面通過蒸鍍等沉積陰極電極56 (圖9 (f))，完成現(xiàn)有的p-1-n 二極管的制作。圖中的符號(hào)57是使陽極電極55和η型外延層100在終端結(jié)構(gòu)區(qū)域絕緣的層間絕緣膜。關(guān)于這種現(xiàn)有技術(shù)的二極管的結(jié)構(gòu)以及制造方法，例如，在以下的專利文獻(xiàn)I中被提出。
[0007]另外，作為實(shí)現(xiàn)半導(dǎo)體基板(晶片)和金屬電極的歐姆接觸的方法，提出了將半導(dǎo)體基板通過蝕刻等薄型化之后，離子注入與半導(dǎo)體基板為同一導(dǎo)電類型的雜質(zhì)，通過800°C左右的熱處理將雜質(zhì)活化，從而在半導(dǎo)體表面形成高濃度層而獲得良好的歐姆接觸的方法(例如，參見以下專利文獻(xiàn)2)。
[0008]另外，作為另一種方法，為了回避由高溫?zé)崽幚韺?duì)半導(dǎo)體基板的正面?zhèn)鹊难b置結(jié)構(gòu)造成的不良影響，提出了實(shí)施低溫?zé)崽幚淼姆椒?例如，參見以下專利文獻(xiàn)3)。在以下的專利文獻(xiàn)3中公開了在半導(dǎo)體基板背面進(jìn)行了離子注入之后，作為背面電極而層疊的金屬層中，最先沉積鈦(Ti)層，在400°C以下的低溫下進(jìn)行30分鐘以下的短時(shí)間熱處理之后，使作為其余的背面電極的金屬層沉積。這時(shí)，在η型硅基板的情況下，在基板背面離子注入的雜質(zhì)為砷(As)。
[0009]另外，作為另一種方法，提出了使摻雜在低電阻率的η型半導(dǎo)體基板的η型雜質(zhì)為砷的方法(例如，參見以下專利文獻(xiàn)4)。如以下的專利文獻(xiàn)4那樣，通過使η型半導(dǎo)體基板為摻雜砷的η型半導(dǎo)體基板(砷摻雜基板),從而能夠使η型半導(dǎo)體基板的η型雜質(zhì)濃度成為1.0X IO1Vcm3以上。這是因?yàn)樯榈墓腆w溶解度比銻的固體溶解度高。如此，砷摻雜基板的雜質(zhì)濃度高達(dá)能夠與金屬電極形成歐姆接觸的程度，因此不需要通過離子注入等而形成高濃度的雜質(zhì)層，能夠在基板本身形成背面電極。
[0010]現(xiàn)有技術(shù)文獻(xiàn)
[0011]專利文獻(xiàn)
[0012]專利文獻(xiàn)1:日本特開2004-39842號(hào)公報(bào)
[0013]專利文獻(xiàn)2:日本特開昭49-22080號(hào)公報(bào)
[0014]專利文獻(xiàn)3:日本特開平4-214671號(hào)公報(bào)
[0015]專利文獻(xiàn)4:日本特開2000-58867號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0016]技術(shù)問題
[0017]近年來，在電力用功率器件中，對(duì)于提高熱循環(huán)耐受量的高可靠性的需求強(qiáng)勁，為了實(shí)現(xiàn)高可靠性，需要使芯片的厚度比現(xiàn)有的芯片的厚度薄。而且，配合用于使芯片的厚度比現(xiàn)有的芯片的厚度薄的晶片的薄型化，為了降低成本，推進(jìn)晶片尺寸的大直徑化，降低由晶片薄型化造成的裂紋不合格率成為重大課題。在不進(jìn)行大的設(shè)備投資的情況下，為了抑制由薄型化造成的晶片的裂紋，在使晶片薄型化之后如何減少工序數(shù)量變得非常重要。
[0018]在前述的圖9所示的現(xiàn)有p-1-n 二極管的制造方法中，將晶片的背面研磨而薄型化，在晶片的進(jìn)行了研磨的背面進(jìn)行砷的離子注入，進(jìn)行高溫?zé)崽幚碇?，形成包括正面電極的正面元件結(jié)構(gòu)和背面電極。采用該方法的情況下，由于晶片在薄的狀態(tài)下經(jīng)歷正面元件結(jié)構(gòu)的形成工序以及背面電極的形成工序，因此存在以下問題:避免晶片產(chǎn)生裂紋和/或避免在晶片正面以及背面產(chǎn)生劃痕等的晶片的操作(搬運(yùn))變得困難，合格率降低。另外，晶片背面的η型接觸層54形成時(shí)，需要在1000°C左右的溫度下進(jìn)行砷的離子注入之后的熱處理，容易產(chǎn)生晶片的翹曲。因此還存在以下問題:由于該翹曲損壞了晶片正面的平坦性，在之后的工序中，正面電極形成等的圖案的形成變得困難。
[0019]另外，如前所述，銻摻雜基板的問題在于:固體溶解度低，且與砷摻雜基板的電阻率相比電阻率高，以及由電阻率高導(dǎo)致與陰極電極的接觸電阻增加，另外，與陰極電極的接觸電阻的不均勻增加。作為解決這些問題的方法，如上述專利文獻(xiàn)2，也可有如下方法:將半導(dǎo)體基板薄型化之后，通過在800°C以上的高溫下對(duì)由高濃度離子注入而被導(dǎo)入到晶片背面的雜質(zhì)(磷)進(jìn)行熱處理，從而形成用于得到歐姆接觸的高濃度層。
[0020]但是，在采用如上述專利文獻(xiàn)2的方法的情況下，通常作為正面電極被使用的鋁的熔點(diǎn)為660°C左右，因此將會(huì)在晶片被薄型化了的狀態(tài)下實(shí)施鋁成膜和/或蝕刻等多個(gè)工序。其結(jié)果，產(chǎn)生了如下新問題:施加由晶片夾具等引起的機(jī)械應(yīng)力的頻率增加，晶片破裂的概率顯著增高。
[0021]另一方面，在半導(dǎo)體基板以高濃度進(jìn)行磷的離子注入的情況下，會(huì)產(chǎn)生在注入面殘留很多缺陷，根據(jù)注入摻雜量而導(dǎo)致離子注入層非結(jié)晶化的情況。但是，在如上述專利文獻(xiàn)3那樣，熱處理的溫度比800°C低的情況下，離子注入層的結(jié)晶性不會(huì)恢復(fù)，殘留很多缺陷。如此，在殘留很多缺陷，未恢復(fù)結(jié)晶性的情況下，被導(dǎo)入的雜質(zhì)不會(huì)被電活性化。因此，存在與電極的接觸電阻變大，二極管的正向電壓降變大的問題。
[0022]如前述的專利文獻(xiàn)4那樣，在不使用銻摻雜基板而使用砷摻雜基板的情況下，可以不需要在陰極側(cè)形成高濃度雜質(zhì)層，而在正面電極形成等正面元件結(jié)構(gòu)全部形成之后，可以將晶片薄型化之后立即形成陰極電極。因此，針對(duì)被薄型化了的晶片進(jìn)行的工序只有背面電極形成工序，因此可以有效地防止晶片的裂紋。但是，存在通常砷摻雜基板比銻摻雜基板的成本高的問題。而且，還存在以下問題:在砷摻雜基板上形成了 η型外延層的晶片，根據(jù)來自外延生長(zhǎng)中的砷摻雜基板的自摻雜，容易使晶片面內(nèi)的電阻值變得不均勻，從而使元件特性不均勻。
[0023]本發(fā)明為了解決上述現(xiàn)有技術(shù)的問題，其目的在于提供一種能夠減少制造工藝流程中的晶片的裂紋，且能夠確保半導(dǎo)體層與金屬電極的良好的歐姆接觸的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。
[0024]技術(shù)方案
[0025]為了解決上述問題，達(dá)到本發(fā)明的目的，本發(fā)明的半導(dǎo)體裝置具有以下特征。在第I導(dǎo)電型半導(dǎo)體基板的背面設(shè)置比所述半導(dǎo)體基板濃度高的高濃度的第I導(dǎo)電型的接觸層。設(shè)置與所述接觸層接觸的第I電極。在所述接觸層摻雜磷。所述接觸層的最大載流子濃度比1.0X1018/cm3大，且比5.0X1019/cm3小。所述接觸層的其從與所述第I電極的邊界向所述半導(dǎo)體基板內(nèi)的擴(kuò)散深度為0.5μηι以下。
[0026]另外，本發(fā)明的半導(dǎo)體裝置優(yōu)選為，在所述發(fā)明中，使所述接觸層的最大載流子濃度比3.0X IO1Vcm3大，且比1.0X IO1Vcm3小。另外，本發(fā)明的半導(dǎo)體裝置優(yōu)選為，在所述發(fā)明中，在所述半導(dǎo)體基板摻雜銻，所述半導(dǎo)體基板的銻濃度為1.0X1018/cm3以上、
3.0X IO1Vcm3以下。另外，本發(fā)明的半導(dǎo)體裝置優(yōu)選為，在所述發(fā)明中，在所述第I電極的與所述接觸層接觸的一側(cè)的部分含有鈦。
[0027]另外，本發(fā)明的半導(dǎo)體裝置，在所述發(fā)明中還具備在所述半導(dǎo)體基板的正面設(shè)置的、比所述半導(dǎo)體基板的濃度低的低濃度的第I導(dǎo)電型的漂移層。優(yōu)選所述漂移層的厚度和所述半導(dǎo)體基板的厚度的總厚度比300 μ m小。
[0028]另外，本發(fā)明的半導(dǎo)體裝置，在所述發(fā)明中，在所述漂移層的相對(duì)于所述半導(dǎo)體基板側(cè)為相反側(cè)的表面層設(shè)置第2導(dǎo)電型的基極區(qū)域。也可以設(shè)置被電連接于所述基極區(qū)域的第2電極。
[0029]另外，本發(fā)明的半導(dǎo)體裝置，在所述發(fā)明中，在所述基極區(qū)域的內(nèi)部設(shè)置比所述漂移層的濃度高的高濃度的第I導(dǎo)電型的源極區(qū)域。也可以在所述漂移層的被所述源極區(qū)域與所述基極區(qū)域夾持的部分的表面隔著絕緣膜設(shè)置的柵電極。
[0030]另外，為了解決所述問題，達(dá)到本發(fā)明的目的，本發(fā)明的半導(dǎo)體裝置的制造方法具有以下特征。首先，研磨摻雜有銻的第I導(dǎo)電型的半導(dǎo)體基板的背面而進(jìn)行使所述半導(dǎo)體基板薄型化的工序。接著，進(jìn)行在所述半導(dǎo)體基板的進(jìn)行了研磨的背面離子注入第I導(dǎo)電型雜質(zhì)的工序。接著，通過在340°c以上500°C以下的溫度下進(jìn)行30分鐘以上的熱處理，從而進(jìn)行使注入到所述半導(dǎo)體基板的所述第I導(dǎo)電型雜質(zhì)活性化，形成所述半導(dǎo)體基板的背面的表面層的第I導(dǎo)電型的接觸層的工序。接著，進(jìn)行形成與所述接觸層接觸的第I電極的工序。
[0031]另外，本發(fā)明的半導(dǎo)體裝置的制造方法優(yōu)選為，在所述發(fā)明中，所述第I導(dǎo)電型雜質(zhì)為磷。另外，本發(fā)明的半導(dǎo)體裝置的制造方法優(yōu)選為，在所述發(fā)明中，所述經(jīng)離子注入而摻雜的所述第I導(dǎo)電型雜質(zhì)的摻雜量為4.0X 1013/cm2以上5.6 X IO1Vcm2以下。
[0032]另夕卜，本發(fā)明的半導(dǎo)體裝置的制造方法優(yōu)選為，在所述發(fā)明中，設(shè)所述熱處理的溫度為X (°C)，所述第I導(dǎo)電型雜質(zhì)的摻雜量為y (/cm2)時(shí)，滿足y=-5.7父1014+2.012父1012叉，且滿足0.97 芻 x 芻 1.1y。
[0033]另外，本發(fā)明的半導(dǎo)體裝置的制造方法優(yōu)選為，在所述發(fā)明中，所述離子注入的加速能量為5keV以上、50keV以下。另外，本發(fā)明的半導(dǎo)體裝置的制造方法優(yōu)選為，在所述發(fā)明中，所述第I電極的金屬膜含有鈦。
[0034]另外，本發(fā)明的半導(dǎo)體裝置的制造方法，在所述發(fā)明中，在研磨所述半導(dǎo)體基板的背面之前，進(jìn)行在所述半導(dǎo)體基板的正面外延生長(zhǎng)比所述半導(dǎo)體基板的濃度低的低濃度的第I導(dǎo)電型漂移層的工序。優(yōu)選為，在研磨所述半導(dǎo)體基板之后，所述漂移層的厚度和所述半導(dǎo)體基板的厚度的總厚度比300 μ m小。
[0035]另外，本發(fā)明的半導(dǎo)體裝置的制造方法，在所述發(fā)明中，在形成所述漂移層之后、研磨所述半導(dǎo)體基板之前進(jìn)行在所述漂移層的相對(duì)于所述半導(dǎo)體基板側(cè)為相反側(cè)的表面層形成第2導(dǎo)電型的基極區(qū)域的工序。接著，優(yōu)選進(jìn)行形成電連接于所述基極區(qū)域的第2電極的工序。
[0036]本發(fā)明的半導(dǎo)體裝置的構(gòu)成的要點(diǎn)在于，在第I導(dǎo)電型半導(dǎo)體基板的背面形成的第I導(dǎo)電型接觸層，具有以下(I)?(3)所示的3個(gè)特征:(1)在第I導(dǎo)電型接觸層摻雜磷，并且在使再結(jié)晶化不完全進(jìn)行的狀態(tài)下使晶格缺陷殘留；(2)第I導(dǎo)電型接觸層的最大載流子濃度比1.0X IO1Vcm3大且比5.0X IO1Vcm3小；(3)從第I導(dǎo)電型接觸層的下表面(與第I電極的界面)向第I導(dǎo)電型半導(dǎo)體基板內(nèi)的擴(kuò)散深度為0.5μπι以下。
[0037]另外，本發(fā)明的半導(dǎo)體裝置的制造方法的要點(diǎn)在于:在340°C以上500°C以下的溫度下進(jìn)行為了形成第I導(dǎo)電型接觸層而被離子注入的第I導(dǎo)電型雜質(zhì)的熱處理工序。
[0038]因此，根據(jù)所述本發(fā)明，通過形成具有所述特征(I)?(3)的第I導(dǎo)電型接觸層，即使對(duì)被離子注入了的第I導(dǎo)電型雜質(zhì)在500°C以下的低溫下進(jìn)行熱處理，也能夠使第I導(dǎo)電型接觸層與第I電極的接觸成為與在高溫下進(jìn)行熱處理(800°C以上)的情況相同程度的低電阻歐姆接觸。
[0039]另外，根據(jù)所述本發(fā)明，在500°C以下的低溫下的熱處理能夠使第I導(dǎo)電型接觸層和第I電極歐姆接觸，因此能夠在研磨第I導(dǎo)電型半導(dǎo)體基板的背面而使其薄型化之前，在第i導(dǎo)電型半導(dǎo)體基板的正面形成正面元件結(jié)構(gòu)。據(jù)此，能夠減少將第I導(dǎo)電型半導(dǎo)體基板薄型化之后處理的工序數(shù)量。因此，能夠減少在制造工藝流程中，向各制造工序操作(搬運(yùn))第I導(dǎo)電型半導(dǎo)體基板(晶片)的處理。
[0040]有益效果
[0041]如上所述，通過應(yīng)用本發(fā)明，能夠提供一種能夠減少制造工藝流程中的晶片的裂紋，并且，能夠確保半導(dǎo)體層和金屬電極的良好的歐姆接觸的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。
【專利附圖】

【附圖說明】
[0042]圖1是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的主要部分的截面圖。[0043]圖2是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的制造過程中的狀態(tài)的截面圖。
[0044]圖3是表示本發(fā)明的實(shí)施例1的半導(dǎo)體裝置的正向電壓特性與背面磷離子注入摻雜量的關(guān)系的特性圖。
[0045]圖4是表示本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的正向電壓特性與背面接觸熱處理溫度的關(guān)系的特性圖。
[0046]圖5是表示本發(fā)明的實(shí)施例3的半導(dǎo)體裝置的制造方法的背面磷離子注入摻雜量與背面接觸熱處理溫度的關(guān)系的特性圖。
[0047]圖6是表示本發(fā)明的實(shí)施例4的半導(dǎo)體裝置的背面載流子濃度分布的特性圖。
[0048]圖7是表示本發(fā)明的實(shí)施例5的半導(dǎo)體裝置的正向電壓特性與背面接觸熱處理時(shí)間的關(guān)系的特性圖。
[0049]圖8是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的主要部分的截面圖。
[0050]圖9是表示現(xiàn)有的半導(dǎo)體裝置的制造過程中的狀態(tài)的截面圖。
[0051]符號(hào)說明
[0052]1、51 η型陰極層
[0053]2、52 η_型漂移層
[0054]3、53 P型陽極層
[0055]4、54 η型接觸層
[0056]5、55陽極電極
[0057]6、56陰極電極
[0058]7、57層間絕緣膜
[0059]10、100 η 型外延層
[0060]11 P型保護(hù)環(huán)層
[0061]12 場(chǎng)板
[0062]13 P型基極層
[0063]14 η型源極層
[0064]15 P型接觸層
[0065]16柵電極
[0066]17柵氧化膜
[0067]18、68研磨、蝕刻
[0068]19背面磷離子注入
[0069]20鈍化膜
[0070]21源電極
[0071]22漏電極
[0072]23活性區(qū)域
[0073]24終端結(jié)構(gòu)區(qū)域
[0074]25 η型漏極層
[0075]69砷離子注入
【具體實(shí)施方式】[0076]以下參照附圖來詳細(xì)說明本發(fā)明的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法的優(yōu)選的實(shí)施方式。在本說明書以及附圖中，在記作η或者P的層和/或區(qū)域分別表示電子或者空穴為多數(shù)載流子。另外，在η和/或P上標(biāo)記的+以及-分別表示與未標(biāo)記的層和/或區(qū)域相比雜質(zhì)濃度高以及雜質(zhì)濃度低的意思。另外，以下的實(shí)施方式的說明以及附圖中，針對(duì)相同的構(gòu)成使用同一符號(hào)，并省略重復(fù)的說明。
[0077]另外，在各實(shí)施方式中，將第I導(dǎo)電型作為η型，第2導(dǎo)電型作為ρ型進(jìn)行說明，但也可以將第I導(dǎo)電型作為P型，第2導(dǎo)電型作為η型。另外，在本發(fā)明中，使用裝置、元件、芯片或者半導(dǎo)體芯片的表達(dá)方式，均表示同一對(duì)象。另外，本說明書晶片是指切斷成為獨(dú)立芯片之前的硅基板。另外，也會(huì)將硅基板的正面寫作上表面，背面寫作下表面。半導(dǎo)體并不限定為硅。另外，在半導(dǎo)體芯片中，將形成正面電極且在導(dǎo)通狀態(tài)時(shí)流通電流的區(qū)域作為“活性區(qū)域”。另外，將從活性區(qū)域的端部到芯片的外周端部的，作為包圍活性區(qū)域的區(qū)域，而且緩和在給形成于芯片上的元件施加電壓時(shí)產(chǎn)生的芯片表面的電場(chǎng)強(qiáng)度的結(jié)構(gòu)部作為“終端結(jié)構(gòu)區(qū)域”。
[0078](實(shí)施方式I)
[0079]以二極管為例說明實(shí)施方式I的半導(dǎo)體裝置的結(jié)構(gòu)。圖1是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的主要部分的截面圖。如圖1所示，在實(shí)施方式I的二極管中，在摻雜高濃度的銻的η型半導(dǎo)體基板(η型陰極層I)的上表面，形成η型外延層10。該半導(dǎo)體基板是主要由提拉(CZ)法制造的單晶硅基板。
[0080]在該硅基板摻雜的銻(Sb)的雜質(zhì)濃度為作為在硅的熔融溫度(1414°C)附近的固體溶解度的1.0X IO1Vcm3以上3.0X IO1Vcm3以下左右的高濃度。如果是這種高濃度的銻摻雜基板，二極管將會(huì)成為低電阻、低正向電壓，因此優(yōu)選。另外，η型外延層10成為η_型漂移層2。η—型漂移層2的雜質(zhì)濃度比η型陰極層I的雜質(zhì)濃度低。當(dāng)在二極管施加反向偏置電壓時(shí)，耗盡層在該η—型漂移層2的內(nèi)部擴(kuò)散。
[0081]在η_型漂移層2的表面(相對(duì)于η型陰極層I側(cè)相反側(cè)的面)，形成作為流通主電流的區(qū)域的活性區(qū)域23和用于緩和耗盡層的電場(chǎng)強(qiáng)度的終端結(jié)構(gòu)區(qū)域24。終端結(jié)構(gòu)區(qū)域24包圍活性區(qū)域23的外周。在活性區(qū)域23的表面形成比η_型漂移層2的濃度高的高濃度的P型陽極層3 (也稱作ρ型基極層)。在該ρ型陽極層3和η—型漂移層2之間形成ρη結(jié)。在P型陽極層3的表面形成陽極電極5，與ρ型陽極層3歐姆接觸。
[0082]也可以采用在活性區(qū)域23的表面有選擇地形成P型陽極層3，在活性區(qū)域23的表面的未形成P型陽極層3的區(qū)域使η-型漂移層2和陽極電極5肖特基接觸的結(jié)構(gòu)。在終端結(jié)構(gòu)區(qū)域24的表面形成層間絕緣膜7、ρ型保護(hù)環(huán)層11、以及與P型保護(hù)環(huán)層11接觸的場(chǎng)板12。也可以在終端結(jié)構(gòu)區(qū)域24形成已知的降低表面電場(chǎng)(寸一 7:resurf)結(jié)構(gòu)來代替保護(hù)環(huán)結(jié)構(gòu)。
[0083]在n_型漂移層2的表面以從終端結(jié)構(gòu)區(qū)域24到達(dá)活性區(qū)域23的端部的方式形成鈍化膜20。對(duì)于該鈍化膜20使用已知的聚酰亞胺等的樹脂膜、氮化硅膜、硅氧化膜等。另一方面，在η型陰極層I的下表面(相對(duì)于η—型漂移層2側(cè)為相反側(cè)的面)以與η型陰極層I等同或其以上的雜質(zhì)濃度形成η型接觸層4,在該η型接觸層4以歐姆接觸(ohmiccontact)的方式形成陰極電極6。
[0084]實(shí)施方式I的二極管的構(gòu)成的要點(diǎn)在于η型接觸層4，n型接觸層4具有以下(I)?(3)所示的3個(gè)特征:(I)在η型接觸層4摻雜磷(P)，并且在使再結(jié)晶化不完全進(jìn)行的狀態(tài)下使晶格缺陷(主要是點(diǎn)缺陷)殘留；(2) η型接觸層4的最大載流子濃度比1.0X IO18/cm3大且比5.0X IO1Vcm3?。?3)從η型接觸層4的下表面(與陰極電極的界面)向η型陰極層I內(nèi)的擴(kuò)散深度為0.5μπι以下。
[0085]通過形成具有上述(I)?(3)的3個(gè)特征的η型接觸層4，本發(fā)明雖然對(duì)為了形成η型接觸層4而被離子注入的磷在500°C以下的低溫下進(jìn)行熱處理(后述的背面接觸熱處理)，但也能夠形成與在高溫下進(jìn)行熱處理(800°C以上)的情況相同程度的低電阻的二極管。特別地，通過上述(I)?(3)的3個(gè)特征而得到的低電阻化的效果是在現(xiàn)有技術(shù)中無法得到的優(yōu)異的效果。以后述的實(shí)施例1?5說明由上述(I)?(3)的3個(gè)特征帶來的優(yōu)異的作用效果。
[0086]接著，使用圖2說明實(shí)施方式I的二極管的制造方法。圖2是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的制造過程中的狀態(tài)的截面圖。首先，準(zhǔn)備η型低電阻率的CZ硅基板(約20mΩ cm),該硅基板通過CZ法制作，厚度為625 μ m,摻雜銻(Sb)至大約固體溶解度。該硅基板為η型陰極層I。研磨該硅基板的表面進(jìn)行鏡面加工，通過在該被鏡面加工了的硅基板表面上一邊摻雜磷一邊進(jìn)行外延生長(zhǎng)，從而制作形成了厚度為60 μ m、電阻率為20 Ω cm的η型外延層10的晶片(圖2 (a))。
[0087]接著，通過在晶片的正面(η型外延層10側(cè)的面)以7.0X IO1Vcm2的摻雜量進(jìn)行硼的離子注入，然后在1150°C的溫度下進(jìn)行熱處理，從而在活性區(qū)域23的晶片的正面的表面層形成P型陽極層3 (圖2 (b))。被該ρ型陽極層3和η型陰極層I夾持的η型外延層10成為η—型漂移層2。接著，在P型陽極層3的表面由含有鋁的金屬膜形成陽極電極5(圖2 (C))。然后，對(duì)晶片的背面(η型陰極層I側(cè)的面)進(jìn)行研磨和蝕刻18，以使晶片的殘留的總厚度為例如200 μ m的厚度(圖2 (d))。
[0088]接著，在進(jìn)行了晶片的研磨、蝕刻18的背面以從4.0X 1013/cm2到5.6X 1014/cm2的摻雜量、以加速能量5keV以上50keV以下進(jìn)行例如磷的離子注入(以下，稱為背面磷離子注Λ) 19 (圖2 (e))。接著，在340°C以上500°C以下的溫度下進(jìn)行熱處理，在晶片的背面的表面層形成η型接觸層4。以下將在形成該η型接觸層4時(shí)的熱處理稱為“背面接觸熱處理”。若背面磷離子注入19的加速能量在所述的范圍，則能夠形成低電阻的η型接觸層4。另外，通過使背面磷離子注入19的摻雜量為上述的范圍，以上述溫度范圍進(jìn)行背面接觸熱處理，從而能夠形成具有前述的(I)?(3)所示的本發(fā)明的3個(gè)特征的η型接觸層4。
[0089]接著，通過在η型接觸層4上蒸鍍鈦(Ti)膜形成陰極電極6，確保陰極電極6和η型接觸層4的歐姆接觸(圖2(f))，從而完成圖1所示的實(shí)施方式I的二極管。作為陰極電極6的構(gòu)成材料的鈦熱穩(wěn)定性高，容易成膜，且制造成本低，因此作為對(duì)η型硅的歐姆電極是優(yōu)選的金屬。也可以在鈦膜上重疊地蒸鍍鎳(Ni)膜、銀(Ag)膜或者金(Au)膜來形成陰極電極6。
[0090]形成η型接觸層4的背面接觸熱處理可以在形成成為陰極電極6的金屬膜(層積)之前進(jìn)行。其理由如下。當(dāng)在例如由蒸鍍裝置在晶片背面蒸鍍成為陰極電極6的鈦膜之后在400°C左右的溫度下進(jìn)行背面接觸熱處理，然后在晶片溫度降低時(shí)在鈦膜上進(jìn)一步蒸鍍成為陰極電極6的鎳膜和金膜的情況下，由殘留在晶片的熱而造成鎳膜內(nèi)的鎳析出到金膜表面。在該狀態(tài)下從蒸鍍裝置取出晶片時(shí)，析出到金膜的表面的鎳被氧化。金膜表面的氧化了的鎳在封裝為模具等時(shí)，用于接合電極板和芯片背面的陰極電極6的焊料的相對(duì)于芯片背面的陰極電極6的浸潤(rùn)性降低。據(jù)此，存在在焊料和陰極電極6之間容易產(chǎn)生空間(空隙)的問題。因此，形成η型接觸層4的背面接觸熱處理優(yōu)選在形成成為陰極電極6的金屬膜(層積)之前進(jìn)行。另外，即使在晶片背面使成為陰極電極6的全部的金屬膜層積之后再進(jìn)行背面接觸熱處理的情況下，也會(huì)有鎳析出到金膜表面，因此也產(chǎn)生與鈦膜層積之后進(jìn)行背面接觸熱處理的情況相同的問題。因此，優(yōu)選為在使金屬膜層積之前進(jìn)行背面接觸熱處理。
[0091]優(yōu)選為，從背面研磨了晶片時(shí)的晶片殘留厚度(晶片的總厚度)不比η_型漂移層2的厚度薄(即，η型陰極層I殘留)的情況下，使η型陰極層I的厚度和η—型漂移層2的厚度共計(jì)不到300 μ m。這是因?yàn)樾酒穸仍奖?，硅基板的熱容量越小，熱循環(huán)耐受量提高。另夕卜，若考慮晶片的裂紋不合格，進(jìn)一步優(yōu)選為晶片殘留厚度比120 μ m厚且比300 μ m薄。
[0092](實(shí)施例1)
[0093]接著，說明本發(fā)明的半導(dǎo)體裝置的正向電壓特性和背面磷離子注入19的摻雜量的關(guān)系。圖3是表示本發(fā)明的實(shí)施例1的半導(dǎo)體裝置的正向電壓特性和背面磷離子注入摻雜量的關(guān)系的特性圖。在圖3中示出背面接觸熱處理的溫度為380°C時(shí)的背面磷離子注入19的摻雜量和二極管的正向電壓(Vf)特性的關(guān)系。正向電壓(Vf)的定義為在縱向和橫向分別為5mm的二極管芯片的陽極電極、陰極電極之間施加正向偏置電壓，在正向電流為5安培(A)時(shí)的陽極電極、陰極電極之間的正向電壓降的值。該正向電流的電流密度取決于活性區(qū)域23的面積，例如為30A/cm2左右(其他實(shí)施例中相同)。
[0094]如現(xiàn)有技術(shù)中，在未在銻摻雜基板的背面?zhèn)刃纬捎糜跉W姆接觸的η型接觸層的情況下(以下，作為比較例I)、正向電壓值(以下，作為Vf值)約為1.1?1.2V (未圖示)。另夕卜，在銻摻雜基板的背面實(shí)施磷離子注入，并在800°C以上的高溫下進(jìn)行熱處理的情況下(以下，作為比較例2)的Vf值約為0.8V(未圖示)。與比較例2的Vf值的差值0.3V?0.4V是由比較例I的銻摻雜基板導(dǎo)致的接觸損失(由接觸電阻導(dǎo)致的電壓降)。在使用砷摻雜基板的情況下(以下，作為比較例3)同樣地，Vf值約為0.8V (未圖示)。
[0095]另一方面，根據(jù)圖3所示的結(jié)果，確認(rèn)了在1.25X IO1Vcm2以下的背面磷離子注入19的摻雜量的情況下，Vf值比1.0V高，而且在比1.0X IO1Vcm2低的摻雜量時(shí)，Vf值與不進(jìn)行背面磷離子注入19的比較例I的Vf值為相同程度的1.15V左右。如此，將Vf值成為與比較例I的Vf值相同程度時(shí)的背面磷離子注入19的摻雜量的范圍設(shè)為區(qū)域A。背面磷離子注入19的摻雜量在區(qū)域A的情況只是表示用于降低銻摻雜基板背面的接觸電阻的η型雜質(zhì)量不足。
[0096]相反地，在背面磷離子注入19的摻雜量為2.5X IO1Vcm2以上的情況下，Vf值迅速升高。特別地，確認(rèn)了在背面磷離子注入19的摻雜量為3.0X IO1Vcm2時(shí)Vf值為1.3V以上，遠(yuǎn)遠(yuǎn)超過根據(jù)比較例I的銻摻雜基板造成的接觸損失。將該背面磷離子注入19的摻雜量的范圍設(shè)為區(qū)域C。在背面磷離子注入19的摻雜量在區(qū)域C的情況下，推測(cè)在背面磷離子注入19時(shí)在銻摻雜基板產(chǎn)生的Si損傷(破壞)在380°C的溫度的熱處理下無法恢復(fù)而大量殘留，除了接觸電阻增加之外，還增加由銻摻雜基板造成的接觸損失。
[0097]與此相對(duì)地，在背面磷離子注入19的摻雜量在1.0X IO1Vcm2以上2.7 X IO1Vcm2以下的情況下(區(qū)域A的高摻雜量側(cè)以及區(qū)域C的低摻雜量側(cè))，能夠形成相比于如比較例I那樣未形成η型接觸層的情況的Vf值(1.1?1.2V)更小的Vf值(Vf值為1.1V以下)。如此，將與比較例I的Vf值相比成為低電阻的效果作為本發(fā)明的第I效果。另外，本發(fā)明在背面磷離子注入19的摻雜量為1.25 X IO1Vcm2以上2.5 X IO1Vcm2以下的情況下，顯示出能夠使Vf值比所述Vf值進(jìn)一步小0.1V以上(Vf值為1.0V以下)的顯著的低電阻化的效果。將該低電阻化的效果作為第2效果。另外，如此，將能夠使Vf值比未進(jìn)行背面磷離子注入19的比較例I的Vf值小0.1V以上的背面磷離子注入19的摻雜量的范圍作為區(qū)域B。
[0098]而且，在背面磷離子注入19的摻雜量為1.6Χ IO1Vcm2以上2.3X IO1Vcm2以下的情況下(區(qū)域B的中間附近的摻雜量)，雖然是低溫?zé)崽幚恚材軌驕p小到與根據(jù)高溫?zé)崽幚?800°C以上)形成η型接觸層的比較例2的Vf值相同程度(Vf值為不到1.0V,或
0.9V以下)。而且，即使所述范圍內(nèi)的背面磷離子注入19的摻雜量有變化，Vf值也在最小值(0.85V)以及最小值的5%左右的范圍內(nèi)，幾乎不發(fā)生變化，因此成為Vf特性穩(wěn)定的背面磷離子注入19的摻雜量的范圍。如此，能夠穩(wěn)定地實(shí)現(xiàn)低電阻化的效果是在現(xiàn)有的構(gòu)成中無法得到的優(yōu)異的效果，將該效果作為第3效果。另外，將顯示該第3效果的背面磷離子注入19的摻雜量的范圍，即Vf值不到1.0V，而且顯示出最小值(0.85V)以及最小值的5%左右的偏移的范圍內(nèi)的摻雜量作為最佳摻雜量(圖3中點(diǎn)線矩形包圍的部分)。
[0099]若概括以上的本發(fā)明的作用效果，則可以確認(rèn)實(shí)現(xiàn)下述(a)?(C)的3點(diǎn)的作用效果:(a)顯示出第I?3的效果的背面磷離子注入19的摻雜量并不是1.0X IO1Vcm2以上的所謂的高摻雜量，而是與其相比足夠低的摻雜量；(b)背面接觸熱處理的溫度為380°C，可以說是在低溫(500°C以下)下的熱處理；(c)即使在所述(a)、(b)條件下進(jìn)行，也能夠顯示出與進(jìn)行高溫(800°C以上)熱處理的實(shí)施例2的值同等的Vf值。在已知的固相外延生長(zhǎng)中磷的摻雜量為1.0X IO1Vcm2以上，因此背面磷離子注入19的摻雜量為比已知的固相外延生長(zhǎng)小接近一個(gè)數(shù)量級(jí)的摻雜量。上述(a)?(c)所示的作用效果是在銻摻雜基板的表面(在本發(fā)明表示為背面)進(jìn)行了磷離子注入所造成的固有的現(xiàn)象，是現(xiàn)有技術(shù)中無法得到的優(yōu)異的作用效果。如此，能夠得到所述(a)?(C)所示的優(yōu)異的作用效果的物理成因被推測(cè)為:是η型接觸層4的摻雜物(這里為磷原子)和高濃度基板的摻雜物(這里為銻原子)以及殘留晶格缺陷(主要為點(diǎn)缺陷)的相互作用的結(jié)果。
[0100](實(shí)施例2)
[0101]接著，說明本發(fā)明的半導(dǎo)體裝置的正向電壓特性和背面接觸熱處理的溫度的關(guān)系。圖4是表示本發(fā)明的實(shí)施例2的半導(dǎo)體裝置的正向電壓特性和背面接觸熱處理溫度的關(guān)系的特性圖。在圖4中示出包括實(shí)施例1(380°C)的4種背面接觸熱處理的溫度(350°C、380°C、420°C、470°C)下的背面磷離子注入19的摻雜量和二極管的Vf特性的關(guān)系。
[0102]根據(jù)圖4所示的結(jié)果，在熱處理溫度為350°C的情況下，確認(rèn)了用于取得如前述的歐姆接觸的顯示出第I效果的背面磷離子注入19的摻雜量范圍為5.0X IO1Vcm2以上
1.SXlO1Vcm2以下的范圍。而且，確認(rèn)了顯示出第2效果的背面磷離子注入19的摻雜量范圍為7.0X1013/cm2以上1.7X IO1Vcm2以下的范圍。而且，確認(rèn)了顯示出第3效果的背面磷離子注入19的摻雜量范圍，即最佳摻雜量為1.0X IO1Vcm2以上1.5 X IO1Vcm2以下的范圍。
[0103]在熱處理溫度為420°C的情況下，確認(rèn)了顯示出第I效果的背面磷離子注入19的摻雜量范圍為1.7X1014/cm2以上3.7X IO1Vcm2以下的范圍。而且，確認(rèn)了顯示出第2效果的背面磷離子注入19的摻雜量范圍為2.1 X IO1Vcm2以上3.4X IO1Vcm2以下的范圍。而且，確認(rèn)了顯示出第3效果的背面磷離子注入19的最佳摻雜量為2.4X IO1Vcm2以上
3.1 X IO1Vcm2以下的范圍。
[0104]在熱處理溫度為470°C的情況下，確認(rèn)了顯示出第I效果的背面磷離子注入19的摻雜量范圍為2.4X IO1Vcm2以上4.8X IO1Vcm2以下的范圍。而且，確認(rèn)了顯示出第2效果的背面磷離子注入19的摻雜量范圍為2.SXlO1Vcm2以上4.7X IO1Vcm2以下的范圍。而且，確認(rèn)了顯示出第3效果的背面磷離子注入19的最佳摻雜量為3.3X IO1Vcm2以上
4.4X IO1Vcm2以下的范圍。
[0105]另外，雖然未圖示，但在熱處理溫度為340°C的情況下，確認(rèn)了顯示出第I效果的背面磷離子注入19的摻雜量范圍為4.0X1013/cm2以上1.6 X 1014/cm2以下的范圍。而且，確認(rèn)了顯示出第2效果的背面磷離子注入19的摻雜量范圍為6.0X IO1Vcm2以上1.4X IO14/cm2以下的范圍。而且，確認(rèn)了顯示出第3效果的背面磷離子注入19的最佳摻雜量為
9.0XlO1Vcm2 以上 1.4X IO1Vcm2 以下的范圍。
[0106]同樣地，雖然未圖示，但在熱處理溫度為500°C的情況下，確認(rèn)了顯示出第I效果的背面磷離子注入19的摻雜量范圍為3.2X IO1Vcm2以上5.6X IO1Vcm2以下的范圍。而且，確認(rèn)了顯示出第2效果的背面磷離子注入19的摻雜量范圍為3.6X IO1Vcm2以上
5.3X IO1Vcm2以下的范圍。而且，確認(rèn)了顯示出第3效果的背面磷離子注入19的最佳摻雜量為4.1 X IO1Vcm2以上5.0XlO1Vcm2以下的范圍。
[0107]如此，確認(rèn)了背面接觸熱處理的溫度越高，背面磷離子注入19的最佳摻雜量越高、其摻雜量范圍越寬。另外，確認(rèn)了在熱處理溫度為380°C以上時(shí)，Vf值的最小值并不根據(jù)熱處理溫度而改變，幾乎成為固定值。這是由在實(shí)施例1所述的所述(a)?(c)所示的作用效果造成的，可獲得所述(a)?(c)所示的作用效果的成因被推測(cè)為也與實(shí)施例1相同。
[0108]根據(jù)以上的結(jié)果，也考慮到離子注入裝置和/或熱處理裝置的儀器誤差等，可獲得Vf值比在銻摻雜基板的背面?zhèn)任葱纬扇〉脷W姆接觸的η型接觸層的情況下(比較例I)的Vf值(1.1V)小的本發(fā)明的第I效果。同樣地，可獲得Vf值比1.1?1.2V小0.1V以上，成為1.0V以下的本發(fā)明的第2效果。另外，可獲得相對(duì)于背面磷離子注入19的摻雜量的變化而言，Vf值不到1.0V，而且落入Vf值的最小值以及最小值的5%的范圍內(nèi)的本發(fā)明的第3的效果。
[0109]因此，實(shí)現(xiàn)第I效果的背面磷離子注入19的摻雜量的下限為背面接觸熱處理的熱處理溫度為340°C時(shí)的4.0X 1013/cm2以上。實(shí)現(xiàn)第I效果的背面磷離子注入19的摻雜量的上限為背面接觸熱處理的熱處理溫度為500°C時(shí)的5.6X IO1Vcm2以下。另外，實(shí)現(xiàn)第2效果的背面磷離子注入19的摻雜量的下限為背面接觸熱處理的熱處理溫度為340°C時(shí)的
6.0X IO1Vcm2以上。實(shí)現(xiàn)第2效果的背面磷離子注入19的摻雜量的上限為背面接觸熱處理的熱處理溫度為500°C時(shí)的5.3X IO1Vcm2以下。實(shí)現(xiàn)第3效果的背面磷離子注入19的摻雜量的下限為背面接觸熱處理的熱處理溫度為340°C時(shí)的9.0X 1013/cm2以上。實(shí)現(xiàn)第3效果的背面磷離子注入19的摻雜量的上限為背面接觸熱處理的熱處理溫度為500°C時(shí)的5.0XlO1Vcm2 以下。
[0110]更進(jìn)一步地，在實(shí)現(xiàn)第3效果的背面磷離子注入19的摻雜量的所述范圍中，作為Vf值為0.9V以下，幾乎不依賴背面接觸熱處理的溫度，落入最小值以及最小值的5%的范圍內(nèi)的條件，進(jìn)一步優(yōu)選為熱處理溫度為380°C以上500°C以下，背面磷離子注入19的摻雜量為 1.6X IO1Vcm2 以上 5.0X IO1Vcm2 以下。
[0111](實(shí)施例3)
[0112]接著，說明本發(fā)明的半導(dǎo)體裝置的制造方法的背面磷離子注入19的最佳摻雜量和背面接觸熱處理的溫度的關(guān)系。圖5是表示本發(fā)明的實(shí)施例3的半導(dǎo)體裝置的制造方法的背面磷離子注入摻雜量和背面接觸熱處理溫度的關(guān)系的特性圖。在圖5中以一次函數(shù)示出在實(shí)施例2說明的圖4所示的4種背面接觸熱處理溫度上增加了 340°C以及500°C的2個(gè)點(diǎn)的背面接觸熱處理溫度(在圖5表示為磷離子注入后的熱處理溫度)時(shí)的最佳背面磷離子注入19的摻雜量(最佳摻雜量，在圖5表示為最佳磷離子注入摻雜量)的關(guān)系。各6個(gè)點(diǎn)的背面接觸熱處理溫度中縱向誤差棒是在各個(gè)背面接觸熱處理溫度下的背面磷離子注入19的最佳摻雜量(的范圍)。對(duì)于在各6個(gè)點(diǎn)的背面接觸熱處理溫度中Vf值最小時(shí)的背面磷離子注入19的摻雜量，用實(shí)線表示以一次函數(shù)擬合各點(diǎn)的擬合函數(shù)。虛線為分別通過擬合函數(shù)的y值的±10%的線。
[0113]根據(jù)圖5所示的結(jié)果，可知背面磷離子注入19的最佳摻雜量能夠很好地被擬合為直線。設(shè)背面磷離子注入19后的熱處理溫度為X (°C)、背面磷離子注入19的摻雜量的擬合值為I (/cm2)時(shí)，以一次函數(shù)擬合時(shí)的函數(shù)式可表示為下述(A)式。 [0114]y =- 5.7X1014 + 2.012X IO12X (A)
[0115]決定系數(shù)為0.99。即，背面接觸熱處理溫度在340°C以上500°C以下的范圍背面磷離子注入19的最佳摻雜量能夠用所述(A)式充分記述。而且，由縱向誤差棒表示的背面磷離子注入19的最佳摻雜量(的范圍)與所述(A)式表示的擬合函數(shù)的y值的±10%的范圍很好地重合，即使在不到380°C的背面接觸熱處理溫度下最多也只有一半的偏差。因此，關(guān)于340°C以上500°C以下的范圍的任意的背面接觸熱處理溫度X，只要將背面磷離子注入19的摻雜量設(shè)定在所述(A)式所示的擬合函數(shù)的y值的±10%的范圍(0.9y ^ X ^ 1.ly)，則肯定能夠?qū)崿F(xiàn)第3效果。另外，同樣地，在從340°C到500°C的所有范圍的任意的背面接觸熱處理溫度下，只要將背面磷離子注入19的摻雜量設(shè)定在上述(A)式所示的擬合函數(shù)的y值的±10%的范圍，則肯定能夠?qū)崿F(xiàn)第2效果。
[0116]背面接觸熱處理的溫度可以根據(jù)表面的裝置結(jié)構(gòu)而適當(dāng)?shù)刈兏?。例如在晶片正面的陽極電極5側(cè)作為鈍化膜20形成有機(jī)物的聚酰亞胺之后，使晶片薄型化而應(yīng)用本發(fā)明的情況下，使熱處理溫度為400°C以下。優(yōu)選的是比聚酰亞胺的固化(干燥)溫度低的背面接觸熱處理溫度。其理由如下。聚酰亞胺形成圖案之后，通常通過在320°C~400°C的溫度下進(jìn)行固化而進(jìn)行酰亞胺化。在通過固化而酰亞胺化時(shí)，在膜中包含的水分和/或有機(jī)溶劑等作為氣體而隨著固化溫度的上升而增多。因此，在比聚酰亞胺干燥溫度高的溫度下進(jìn)行背面磷離子注入19后的背面接觸熱處理的情況下，由于從聚酰亞胺膜中進(jìn)一步產(chǎn)生有機(jī)氣體，并粘附(污染)在η型陰極層1，從而造成η型接觸層4和陰極電極6的接觸變得惡化。
[0117]相反地，在背面磷離子注入19后的背面接觸熱處理溫度比聚酰亞胺固化溫度低的情況下，有機(jī)氣體在固化中出盡，因此在背面磷離子注入19后的背面接觸熱處理中幾乎不產(chǎn)生有機(jī)氣體，不會(huì)對(duì)η型陰極層I產(chǎn)生污染。因此，作為一例，可以如下形成η型接觸層4。首先，在鈍化膜20為聚酰亞胺的情況下，在400°C的溫度下進(jìn)行聚酰亞胺固化。接著，制作了整個(gè)正面結(jié)構(gòu)之后，將晶片從背面薄型化至預(yù)定晶片厚度(研磨、蝕刻18)。然后，在晶片的進(jìn)行了研磨的背面以2.0X IO1Vcm2的摻雜量進(jìn)行背面磷離子注入19，在380°C的溫度下進(jìn)行背面接觸熱處理。其后，在晶片背面蒸鍍陰極電極6。據(jù)此，能夠獲得η型接觸層4和陰極電極6的歐姆接觸而能夠獲得適當(dāng)?shù)难b置特性。
[0118]例如，在沒有正面的鈍化膜20的情況下，背面磷離子注入19后的背面接觸熱處理溫度能夠上升至500°C左右。在比500°C高的背面接觸熱處理溫度的情況下，由于在正面的陽極電極5使用的鋁和接觸面的硅相互擴(kuò)散而導(dǎo)致Si析出，從而使陽極側(cè)的接觸電阻增大。因此，背面接觸熱處理溫度優(yōu)選為500°C左右的溫度是上限。在背面接觸熱處理溫度為500°C左右的情況下，從圖5可知，背面磷離子注入19的摻雜量4.5X IO1Vcm2左右為最佳。
[0119]另外，例如，在鈍化膜20為氮化硅(SiN)膜和/或氧化硅(SiO2)膜等的Si系的情況下，雖然也取決于成膜方法和/或條件，但能夠使背面磷離子注入19后的背面接觸熱處理溫度在340°C?450°C左右的寬范圍。在Si系的鈍化膜20的情況下，通過在460°C以上的溫度下進(jìn)行背面接觸熱處理，從而使得陽極電極5的鋁和鈍化膜20反應(yīng)，增加發(fā)生漏電流故障的頻率而影響可靠性特性。因此，優(yōu)選為使背面接觸熱處理溫度的上限為450°C左右。
[0120](實(shí)施例4)
[0121]驗(yàn)證了本發(fā)明的半導(dǎo)體裝置的η型接觸層4的載流子濃度。能夠通過使用已知的擴(kuò)展電阻(SR)測(cè)量?jī)x測(cè)定η型接觸層4的摻雜濃度分布，由此評(píng)價(jià)η型接觸層4的載流子濃度。圖6是表示本發(fā)明的實(shí)施例4的半導(dǎo)體裝置的背面載流子濃度分布的特性圖。在圖6中示出在η型陰極層I的表面(基板的背面)，以背面接觸熱處理的各熱處理溫度的最佳摻雜量進(jìn)行了背面磷離子注入19之后進(jìn)行背面接觸熱處理時(shí)的、由SR測(cè)定測(cè)得的載流子濃度(通常為摻雜濃度)分布。
[0122]圖6 (a)是在背面磷離子注入19的摻雜量為2.0X 1014/cm2時(shí)背面接觸熱處理的熱處理溫度為380°C的情況下的載流子濃度分布。圖6 (b)是在背面磷離子注入19的摻雜量為2.7X IO1Vcm2時(shí)背面接觸熱處理的熱處理溫度為420°C的情況下的載流子濃度分布。在SR測(cè)量中使用Solid-State Measurement公司的SSM-2000,將樣品安裝在預(yù)定的角度的臺(tái)上，測(cè)量進(jìn)行了傾斜研磨的研磨面的擴(kuò)展電阻。背面磷離子注入19的加速能量為40keV。這些條件為:背面磷離子注入19的摻雜量均為最佳摻雜量，圖6 (a)、6 (b)所示的樣品的Vf值分別為最小值的0.85V、0.83V。另外，這些Vf值與比較例2的高溫?zé)崽幚淼闹?0.8V)為相同程度。
[0123]在圖6 Ca)的情況下，從基板背面開始(陰極電極6和η型接觸層4的邊界)的深度比0.2μπι深的區(qū)域(B卩，作為基板的η型陰極層I的內(nèi)部，朝向基板正面的一側(cè))的載流子濃度表示銻摻雜基板的雜質(zhì)濃度(1.3X IO1Vcm2)0另一方面，在從基板背面開始的深度比0.2 μ m淺且約比0.03 μ m深的區(qū)域，載流子濃度比銻摻雜基板的雜質(zhì)濃度低。在從基板背面開始的深度比0.02 μ m淺的最表面一層的區(qū)域，比銻摻雜基板的濃度高。
[0124]另外，在圖6 (b)的情況下，在從基板背面開始的深度約為從0.05μπι到0.3μπι的區(qū)域中，載流子濃度比銻摻雜基板的雜質(zhì)濃度低。在從基板背面開始的深度為比0.05 μ m淺且比0.01 μ m深的區(qū)域中，載流子濃度比銻摻雜基板的雜質(zhì)濃度高。而且，在作為最表面一層的從基板背面開始的深度比0.01 μ m淺的區(qū)域中，載流子濃度再次成為比銻摻雜基板的雜質(zhì)濃度低。[0125]考慮到所述的加速能量的背面磷離子注入19的射程為0.05?0.06 μ m的情況下，η型接觸層4形成在從基板背面(η型陰極層I的表面)開始深度為0.1?0.2 μ m左右為止的區(qū)域。然而，磷離子的射程附近的SR測(cè)量的載流子濃度比銻摻雜基板的銻濃度低。根據(jù)這兩個(gè)條件的SR測(cè)量得到的η型接觸層4載流子濃度分布的最大濃度為與銻摻雜基板相同程度或比其稍高的程度。
[0126]該載流子濃度分布是清楚地顯示出上述的本發(fā)明的特征(I)?(3)的分布。SP，由于是低溫?zé)崽幚?500°C以下)，所以在不使磷離子的射程附近的結(jié)晶晶格充分地再結(jié)晶化的狀態(tài)下晶格缺陷(點(diǎn)缺陷、位錯(cuò)等)殘留。通過晶格缺陷殘留，使射程附近的載流子移動(dòng)度(該情況下為電子的移動(dòng)度)比理想值降低。另一方面，在測(cè)量器內(nèi)置的換算軟件等中編入有根據(jù)擴(kuò)散電阻換算載流子濃度的換算式，由于通常在該換算式使用理想的移動(dòng)度的值，因此在實(shí)際的移動(dòng)度降低的情況下，雜質(zhì)濃度也相應(yīng)地被較低地算出。即，該圖6 (a)、6 (b)的射程附近的載流子濃度均是受該移動(dòng)度降低所影響的濃度。因此，通過由SR測(cè)量器評(píng)價(jià)本發(fā)明的半導(dǎo)體裝置的η型接觸層4的載流子濃度分布，從而成為如圖6那樣的載流子濃度分布。
[0127]若η型接觸層4的實(shí)際的活性化濃度(真實(shí)的摻雜濃度)的最大濃度至少不比
1.0X IO1Vcm2高，則不會(huì)成為如該圖6那樣的載流子濃度分布。這是因?yàn)镾R測(cè)量的載流子濃度的最大值比銻摻雜基板的銻濃度高。即，根據(jù)η型接觸層4的實(shí)際的活性化濃度比銻摻雜基板的銻濃度高，從而使η型陰極層I和陰極電極6成為良好的低電阻歐姆接觸。該情況下，η型接觸層4的SR測(cè)量的載流子濃度必須是至少1.0X IO1Vcm3以上。
[0128]η型接觸層4的載流子濃度分布通常為高斯分布。背面磷離子注入19的摻雜量為5.0X IO1Vcm2時(shí)、若假設(shè)磷的電活性化率為100%，則η型接觸層4的最大濃度為
5.0X IO1Vcm3左右。因此，在以背面接觸熱處理溫度和其熱處理溫度中的最佳背面磷離子注入19的摻雜量(最佳摻雜量)來形成η型接觸層4的情況下，η型接觸層4的載流子濃度分布的最大濃度最大可以是5.0X 1019/cm3。這里，活性化率被定義為關(guān)于電活性化了的真實(shí)的摻雜濃度分布，在η型接觸層4的整個(gè)區(qū)域(O?0.3 μ m左右)對(duì)真實(shí)的摻雜濃度進(jìn)行了積分的積分濃度除以注入摻雜量而得到的值。在此，真實(shí)的摻雜濃度能夠通過已知的C 一 V (電容一施加電壓)測(cè)量獲得。實(shí)際上活性化率不會(huì)達(dá)到100%，因此η型接觸層4的最大濃度比5.0X IO1Vcm3低。在根據(jù)低溫進(jìn)行的背面接觸熱處理中，從省略圖示的驗(yàn)證結(jié)果而確認(rèn)活性化率為30%左右或其以下。因此，根據(jù)η型接觸層4的SR測(cè)量而得到的載流子濃度分布的最大濃度為1.0X IO1Vcm3左右或該值以下，因此優(yōu)選選擇。
[0129]另一方面，如前所述，根據(jù)本發(fā)明的3個(gè)特征，由于晶格缺陷殘留，因此載流子移動(dòng)度降低。但是，如前述的實(shí)施例4所述，只要η型接觸層4的載流子濃度分布的最大濃度比銻摻雜基板的銻濃度1.0X IO1Vcm3高，就能夠獲得η型接觸層4和陰極電極6的良好的低電阻歐姆接觸。而且，若η型接觸層4的載流子濃度分布的最大濃度比3.0X IO1Vcm3高，則肯定比銻摻雜基板的銻濃度高，因此優(yōu)選。
[0130]另外，就η型接觸層4的深度而言，η型接觸層4的載流子濃度與銻摻雜基板(η型陰極層I)的銻濃度一致的位置比0.5μπι淺，則在與陰極電極6接觸的最外層附近能夠使載流子濃度最大，因此優(yōu)選。而且，優(yōu)選為η型接觸層4的深度比0.3 μ m淺。
[0131](實(shí)施例5)[0132]接著，背面磷離子注入I9后的背面接觸熱處理的溫度保持時(shí)間可以進(jìn)行30分鐘以上。圖7是表示本發(fā)明的實(shí)施例5的半導(dǎo)體裝置的正向電壓特性和背面接觸熱處理時(shí)間的關(guān)系的特性圖。根據(jù)圖7所示的結(jié)果，雖然根據(jù)背面接觸熱處理溫度的不同多少有點(diǎn)不同，但是確認(rèn)了二極管的Vf值在不到30分鐘的背面接觸熱處理時(shí)間下顯示為1.0V以上，在30?60分鐘的背面接觸熱處理時(shí)間中大幅降低后,在60分鐘(I小時(shí))以上的背面接觸熱處理時(shí)間下幾乎無變化。其原因推測(cè)為在背面接觸熱處理時(shí)間不到30分鐘的情況下，進(jìn)行了背面磷離子注入19的磷雜質(zhì)的活性化不充分。因此，背面磷離子注入19后的背面接觸熱處理時(shí)間優(yōu)選為30分鐘以上，更優(yōu)選為I小時(shí)以上。
[0133]如上所述，根據(jù)實(shí)施方式I，通過形成具有上述(I)?(3 )的特征的η型接觸層，即使對(duì)被離子注入了的第I導(dǎo)電型雜質(zhì)在500°C以下的低溫下進(jìn)行熱處理，也能夠使第I導(dǎo)電型接觸層和第I電極的接觸成為與在高溫下進(jìn)行熱處理(800°C以上)的情況相同程度的低電阻的歐姆接觸。
[0134]另外，根據(jù)上述本發(fā)明，由于可以根據(jù)500°C以下的低溫的背面接觸熱處理就能使η型接觸層和陰極電極為歐姆接觸，因此能夠在研磨而薄型化晶片的背面之前，在晶片的正面形成正面元件結(jié)構(gòu)。據(jù)此，能夠減少將晶片薄型化之后的處理的工序數(shù)，因此能夠減少在制造工藝流程中由晶片夾頭等施加機(jī)械應(yīng)力。因此，能夠抑制在晶片產(chǎn)生裂紋和/或劃痕。另外，能夠使制造過程中的熱處理溫度低，因此能夠減少晶片的翹曲。
[0135]根據(jù)實(shí)施方式1，即使在使用銻摻雜基板的情況下，也能夠獲得η型接觸層和陰極電極的良好的歐姆接觸，因此不需要使用比銻固體溶解度高的砷來制作的高濃度的砷摻雜基板。據(jù)此，能夠回避在使用砷摻雜基板的情況下產(chǎn)生的問題。
[0136](實(shí)施方式2)
[0137]以絕緣柵極場(chǎng)效應(yīng)晶體管(MOSFET)為例說明實(shí)施方式2的半導(dǎo)體裝置。圖8是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的主要部分的截面圖。在圖8中示出將本發(fā)明的半導(dǎo)體裝置的η型接觸層4應(yīng)用于縱型絕緣柵極場(chǎng)效應(yīng)晶體管(MOSFET)的例子。S卩，實(shí)施方式2的半導(dǎo)體裝置與實(shí)施方式I的半導(dǎo)體裝置(二極管)的區(qū)別點(diǎn)在于，在η_型漂移層2的表面形成MOS柵(包括金屬一氧化膜一半導(dǎo)體的絕緣柵)的結(jié)構(gòu)。MOS柵結(jié)構(gòu)可以是已知的結(jié)構(gòu)，例如可以是圖8所示的結(jié)構(gòu)。
[0138]具體地，在η_型漂移層2的表面(相對(duì)于η型漏極層25側(cè)相反側(cè)的面)有選擇地形成P型基極層13。在P型基極層13的內(nèi)部，有選擇地形成η型源極層14。另外，也可以在P型基極層13的內(nèi)部，為了降低ρ型基極層13與源電極21的接觸電阻而形成ρ型接觸層15。該η型源極層14、ρ型基極層13以及η_型漂移層2在硅基板表面相互相鄰。在ρ型基極層13的被η型源極層14和η—型漂移層2夾持的部分的表面，隔著柵氧化膜(絕緣膜)17形成有柵電極16。
[0139]柵電極16隔著層間絕緣膜7與源電極21絕緣。該源電極21與ρ型基極層13和η型源極層14連接。另一方面，在摻雜銻的硅基板(η型漏極層25)的背面，與實(shí)施方式I同樣地，形成具有上述(I)?(3)的特征的η型接觸層4。以與η型接觸層4接觸的方式形成漏電極22。這種實(shí)施方式2的MOSFET的制造方法可以在實(shí)施方式I的二極管的制造方法中形成正面元件結(jié)構(gòu)時(shí)形成MOS柵結(jié)構(gòu)。
[0140]在圖8中示出平面柵型的M0SFET，但也可以是已知的槽柵型M0SFET。[0141]如上所述，根據(jù)實(shí)施方式2，通過將本發(fā)明應(yīng)用于MOSFET而設(shè)置具有上述(I)?
(3)的特征的η型接觸層4，從而與實(shí)施方式I同樣地實(shí)現(xiàn)上述(a)?(c)的作用效果，這方面與實(shí)施方式I完全相同。即，根據(jù)實(shí)施方式2，能夠?qū)崿F(xiàn)η型接觸層4和漏電極22的低電阻的歐姆接觸。
[0142](實(shí)施方式3)
[0143]說明實(shí)施方式3的半導(dǎo)體裝置。也可以將實(shí)施方式2的半導(dǎo)體裝置(MOSFET)應(yīng)用于智能電源開關(guān)(IPS)。IPS是在同一個(gè)η—型漂移層2的表面除了圖8所示的實(shí)施方式2的縱型MOSFET和已知的終端耐壓結(jié)構(gòu)之外，還具備控制用CMOS (互補(bǔ)型M0S)電路、電平轉(zhuǎn)換電路、分離電路間的電位的分離區(qū)域等的開關(guān)元件。通過在該IPS的硅基板(η型漏極層25)的背面形成具有本發(fā)明的半導(dǎo)體裝置的上述(I)?(3)的特征的η型接觸層4，從而能夠與實(shí)施方式2同樣地實(shí)現(xiàn)η型接觸層4和漏電極22的低電阻的歐姆接觸。
[0144]如上所述，根據(jù)實(shí)施方式3，能夠獲得與實(shí)施方式1、2同樣的效果。
[0145]在上述的本發(fā)明中，以二極管、MOSFET以及IPS為例進(jìn)行說明，但不局限于上述實(shí)施方式而能夠應(yīng)用于使半導(dǎo)體層和金屬電極的電接觸成為歐姆接觸的各種構(gòu)成的裝置。另夕卜，在各實(shí)施方式中，為了在銻摻雜基板的背面形成η型接觸層，在銻摻雜基板的背面進(jìn)行磷離子注入(背面磷離子注入)，但作為用于該離子注入的摻雜物，可以使用磷以外的η型雜質(zhì)。另外，在各實(shí)施方式中設(shè)第I導(dǎo)電型為η型，第2導(dǎo)電型為ρ型，但本發(fā)明即使設(shè)第I導(dǎo)電型為P型，第2導(dǎo)電型為η型也同樣成立。
[0146]產(chǎn)業(yè)上利用的可能性
[0147]如以上所述，本發(fā)明的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法用于在電源電路和/或馬達(dá)驅(qū)動(dòng)用變換器等的電力變換裝置中使用的電力半導(dǎo)體裝置。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其特征在于，具備: 第I導(dǎo)電型的半導(dǎo)體基板； 在所述半導(dǎo)體基板的背面設(shè)置的、比所述半導(dǎo)體基板的濃度高的高濃度的第I導(dǎo)電型接觸層； 與所述接觸層接觸的第I電極， 其中， 在所述接觸層摻雜磷， 所述接觸層的最大載流子濃度比1.0X IO1Vcm3大,且比5.0X 1019/cm3小， 所述接觸層的其從與所述第I電極的邊界向所述半導(dǎo)體基板內(nèi)的擴(kuò)散深度為0.5μπι以下。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述接觸層的最大載流子濃度比3.0X IO1Vcm3大,且比1.0X 1019/cm3小。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 在所述半導(dǎo)體基板摻雜銻，所述半導(dǎo)體基板的銻濃度為1.0X IO1Vcm3以上、3.0X IO18/cm3以下。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 在所述第I電極的與所述接觸層接觸的一側(cè)的部分含有鈦。
5.如權(quán)利要求1~4中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 還具備在所述半導(dǎo)體基板的正面設(shè)置的、比所述半導(dǎo)體基板的濃度低的低濃度的第I導(dǎo)電型的漂移層， 所述漂移層的厚度和所述半導(dǎo)體基板的厚度的總厚度比300 μ m小。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，還具備: 在所述漂移層的相對(duì)于所述半導(dǎo)體基板側(cè)為相反側(cè)的表面層設(shè)置的第2導(dǎo)電型的基極區(qū)域；和 被電連接于所述基極區(qū)域的第2電極。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，還具備: 在所述基極區(qū)域的內(nèi)部設(shè)置的、比所述漂移層的濃度高的高濃度的第I導(dǎo)電型的源極區(qū)域；和 在所述漂移層的被所述源極區(qū)域與所述基極區(qū)域夾持的部分的表面隔著絕緣膜設(shè)置的柵電極。
8.一種半導(dǎo)體裝置的制造方法，其特征在于，包含:研磨摻雜有銻的第I導(dǎo)電型的半導(dǎo)體基板的背面而使所述半導(dǎo)體基板薄型化的工序；在所述半導(dǎo)體基板的進(jìn)行了研磨的背面進(jìn)行第I導(dǎo)電型雜質(zhì)的離子注入的工序；通過在340°C以上、500°C以下的溫度下進(jìn)行30分鐘以上的熱處理，使注入到所述半導(dǎo)體基板的所述第I導(dǎo)電型雜質(zhì)活性化，形成所述半導(dǎo)體基板的背面的表面層的第I導(dǎo)電型的接觸層的工序；和 形成與所述接觸層接觸的第I電極的工序。
9.如權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述第I導(dǎo)電型雜質(zhì)為磷。
10.如權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述經(jīng)離子注入而摻雜的所述第I導(dǎo)電型雜質(zhì)的摻雜量為4.0X1013/cm2以上、5.6 X IO14/cm2 以下。
11.如權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于， 設(shè)所述熱處理的溫度為X (°C)，所述第I導(dǎo)電型雜質(zhì)的摻雜量為y (/cm2)時(shí)，滿足y=-5.7 X IO14 + 2.012 X 1012x，且滿足 0.9y ^ x ^ 1.1y。
12.如權(quán)利要求8所 述的半導(dǎo)體裝置的制造方法，其特征在于， 所述離子注入的加速能量為5keV以上、50keV以下。
13.如權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述第I電極含有鈦。
14.如權(quán)利要求8~13中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，還包括在研磨所述半導(dǎo)體基板的背面之前，在所述半導(dǎo)體基板的正面外延生長(zhǎng)比所述半導(dǎo)體基板的濃度低的低濃度第I導(dǎo)電型漂移層的工序， 其中，在研磨所述半導(dǎo)體基板之后，所述漂移層的厚度和所述半導(dǎo)體基板的厚度的總厚度比300 μ m小。
15.如權(quán)利要求14所述的半導(dǎo)體裝置的制造方法，其特征在于， 在形成所述漂移層之后、研磨所述半導(dǎo)體基板之前進(jìn)行在所述漂移層的相對(duì)于所述半導(dǎo)體基板側(cè)為相反側(cè)的表面層形成第2導(dǎo)電型的基極區(qū)域的工序，以及形成被電連接于所述基極區(qū)域的第2電極的工序。
【文檔編號(hào)】H01L21/265GK103748689SQ201280040922
【公開日】2014年4月23日 申請(qǐng)日期:2012年9月6日 優(yōu)先權(quán)日:2011年9月8日
【發(fā)明者】桐澤光明 申請(qǐng)人:富士電機(jī)株式會(huì)社