光電子半導體芯片的制作方法
【專利摘要】在光電子半導體芯片（1）的至少一個實施形式中，所述光電子半導體芯片包括具有至少一個有源層（20）的半導體層序列（2）。此外，半導體芯片（1）具有在半導體層序列（2）的輻射主側(cè)（23）上的上側(cè)接觸結(jié)構(gòu)（3）和在與輻射主側(cè)（23）對置的下側(cè)（24）上的下側(cè)接觸結(jié)構(gòu)（4）。此外，半導體芯片（1）包含至少兩個溝道（5），所述溝道（5）從輻射主側(cè)（23）伸展至下側(cè)（24）。在輻射主側(cè)（23）的俯視圖中看，上側(cè)接觸結(jié)構(gòu)（3）和下側(cè)接觸結(jié)構(gòu)（4）彼此間隔地布置。同樣在輻射主側(cè)（23）的俯視圖中看，溝道（5）位于上側(cè)接觸結(jié)構(gòu)（3）與下側(cè)接觸結(jié)構(gòu)（4）之間。
【專利說明】光電子半導體芯片
【技術(shù)領(lǐng)域】
[0001 ] 提出一種光電子半導體芯片。

【發(fā)明內(nèi)容】

[0002]要實現(xiàn)的目的在于:提出一種光電子半導體芯片，所述光電子半導體芯片均有均勻的電流注入。
[0003]根據(jù)半導體芯片的至少一個實施形式，所述光電子半導體芯片包括具有至少一個有源層的半導體層序列。為此，半導體層序列構(gòu)建用于在半導體芯片運行時發(fā)射紫外輻射、可見輻射和/或紅外輻射，尤其是在400nm到1200nm之間的光譜范圍中的輻射、尤其優(yōu)選在550nm到1000nm之間的光譜范圍中的輻射，其中包括邊界值?？赏庋由L的半導體層序列的厚度例如為小于50 μ m或者小于20μπι，優(yōu)選在3μπι到15 μ m之間或者在3.5μπι到IOym之間，其中包括邊界值。
[0004]半導體芯片的半導體層序 列優(yōu)選基于II1-V族化合物半導體材料。該半導體材料例如為氮化物化合物半導體材料，如AlnIn1HGaniN或者為磷化物化合物半導體材料，如AlJr^tmGamP,其中相應地0^n^l,0^m^l并且n+m ( I。在此,半導體層序列可以具有摻雜材料以及附加的組成部分。然而出于簡潔性原因，僅說明半導體層序列的晶格的主要組成部分、即Al、Ga、In、N或P，即使所述組成部分可部分通過少量其他物質(zhì)取代和/或補充時也如此。有源層尤其包含Pn結(jié)和/或至少一個量子阱結(jié)構(gòu)。
[0005]根據(jù)至少一個實施形式，半導體芯片具有上側(cè)接觸結(jié)構(gòu)。上側(cè)接觸結(jié)構(gòu)安置在半導體層序列的輻射主側(cè)上。優(yōu)選地，上側(cè)接觸結(jié)構(gòu)的材料與半導體層序列的材料直接地物理接觸。上側(cè)接觸結(jié)構(gòu)例如由金屬或者金屬合金成形。替選地或附加地，上側(cè)接觸結(jié)構(gòu)包括由透明的、導電氧化物(簡稱TCO)的組構(gòu)成的材料，例如IT0。上側(cè)接觸結(jié)構(gòu)被結(jié)構(gòu)化，即上側(cè)接觸結(jié)構(gòu)不以保持不變的組分在半導體層序列的整個輻射主側(cè)上延伸，而是尤其具有中斷和凹部。
[0006]半導體層序列的輻射主側(cè)特別優(yōu)選是半導體層序列的限界面，所述限界面基本上垂直于半導體層序列的生長方向取向。同樣地，福射主側(cè)的主延伸方向垂直于生長方向取向。具體地，輻射主側(cè)背離半導體芯片的承載襯底。
[0007]根據(jù)半導體芯片的至少一個實施形式，所述半導體芯片包括下側(cè)接觸結(jié)構(gòu)。下側(cè)接觸結(jié)構(gòu)位于半導體層序列的下側(cè)上，其中下側(cè)與輻射主側(cè)對置。下側(cè)接觸結(jié)構(gòu)特別優(yōu)選地與半導體層序列直接地物理接觸并且還優(yōu)選不覆蓋整個下側(cè)。下側(cè)接觸結(jié)構(gòu)的材料是金屬或者金屬合金，并且替選地或者附加地是透明的導電氧化物。優(yōu)選地，下側(cè)接觸結(jié)構(gòu)位于半導體層序列與半導體芯片的承載襯底之間。
[0008]根據(jù)半導體芯片的至少一個實施形式，所述半導體芯片包括至少一個、優(yōu)選至少兩個溝道、英語也稱作“trenches (溝道)”。溝道是半導體層序列中的材料凹部，所述材料凹部從輻射主側(cè)朝著下側(cè)的方向伸展。在俯視圖中看，溝道優(yōu)選在周圍由半導體層序列的材料包圍。溝道的縱向伸展優(yōu)選為溝道的寬度的至少五倍。[0009]根據(jù)半導體芯片的至少一個實施形式，在輻射主側(cè)的俯視圖中看，上側(cè)接觸結(jié)構(gòu)和下側(cè)接觸結(jié)構(gòu)在至少一個區(qū)域中彼此間隔地布置。這就是說，在至平行于輻射主側(cè)的平面的投影中，上側(cè)接觸結(jié)構(gòu)和下側(cè)接觸結(jié)構(gòu)在所述區(qū)域中不相交和/或不接觸。特別優(yōu)選的是，所述區(qū)域在整個輻射主側(cè)上和/或在整個半導體芯片上延伸。
[0010]根據(jù)至少一個實施形式，在下側(cè)接觸結(jié)構(gòu)和上側(cè)接觸結(jié)構(gòu)彼此隔開的區(qū)域中，溝道布置在上側(cè)接觸結(jié)構(gòu)與下側(cè)接觸結(jié)構(gòu)之間。換言之，在半導體層序列的輻射主側(cè)的俯視圖中看，在該區(qū)域中從上側(cè)接觸結(jié)構(gòu)至下側(cè)接觸結(jié)構(gòu)的至少一個直接的連接線被溝道中斷。
[0011 ] 在光電子半導體芯片的至少一個實施形式中，所述光電子半導體芯片包括具有至少一個有源層的半導體層序列。此外，半導體芯片具有在半導體層序列的輻射主側(cè)上的上側(cè)接觸結(jié)構(gòu)和在半導體層序列的與輻射主側(cè)對置的下側(cè)上的下側(cè)接觸結(jié)構(gòu)。此外，半導體芯片包含至少一個、優(yōu)選至少兩個溝道，所述溝道從輻射主側(cè)朝著下側(cè)的方向伸展。在輻射主側(cè)的俯視圖中看，上側(cè)接觸結(jié)構(gòu)和下側(cè)接觸結(jié)構(gòu)在輻射主側(cè)的至少一個區(qū)域中彼此間隔地布置。同樣在輻射主側(cè)的俯視圖中看，溝道在所述區(qū)域中并且位于上側(cè)接觸結(jié)構(gòu)與下側(cè)接觸結(jié)構(gòu)之間。
[0012]根據(jù)光電子半導體芯片的至少一個實施形式，所述光電子半導體芯片構(gòu)成為發(fā)光二級管(簡稱為LED)。因此優(yōu)選地，在輻射主側(cè)上放射由半導體芯片總共發(fā)射的并且在有源層中產(chǎn)生的輻射的至少50%或至少70%。
[0013]在發(fā)光二級管中，效率極大地取決于電流密度。在通常情況下，發(fā)光二極管的效率在電流密度過高時下降。同樣地，發(fā)光二級光的退化在電流密度過大的區(qū)域中加速。因此，均勻的電流注入是優(yōu)選的，以便實現(xiàn)發(fā)光二極管的良好的抗老化穩(wěn)定性和高效率。
[0014]這可以通過溝道來實現(xiàn)，所述溝道在俯視圖中看位于上側(cè)接觸結(jié)構(gòu)與下側(cè)接觸結(jié)構(gòu)之間。通過溝道局部地阻止或者顯著地減小上側(cè)接觸結(jié)構(gòu)與下側(cè)接觸結(jié)構(gòu)之間的直接的電流流動。因此，通過適當?shù)胤胖脺系?，可以避免半導體層序列中過大的局部電流密度。
[0015]根據(jù)半導體芯片的至少一個實施形式，上側(cè)接觸結(jié)構(gòu)包括接觸區(qū)域。為了安置連接結(jié)構(gòu)、如接合線或者導體帶，接觸區(qū)域構(gòu)建在半導體芯片上。接觸區(qū)域例如是大小為至少
0.0Olmm2或至少0.0lmm2的圓形的或矩形的連續(xù)的面。可行的是，接觸區(qū)域與上側(cè)接觸結(jié)構(gòu)的另外的部段相比設有覆層，所述覆層使得接合線的安置容易。
[0016]根據(jù)半導體芯片的至少一個實施形式，上側(cè)接觸結(jié)構(gòu)具有至少一個中間連接部。中間連接部優(yōu)選延伸遠離接觸區(qū)域。可行的是，上側(cè)接觸結(jié)構(gòu)具有多個中間連接部。至少一個中間連接部尤其并不設置用于將電流注入到半導體層序列中。這就是說，因此由于有溝道而防止或者顯著地限制從中間連接部朝下側(cè)接觸結(jié)構(gòu)的直接的電流流動。
[0017]根據(jù)半導體芯片的至少一個實施形式，上側(cè)接觸結(jié)構(gòu)包含一個或優(yōu)選多個接觸指。接觸指延伸遠離中間連接部和/或接觸區(qū)域。接觸指設置用于將電流注入到半導體層序列中。例如，接觸指通過輻射主側(cè)上的細長的矩形來形成。接觸指優(yōu)選均勻地分布在輻射主側(cè)上。
[0018]根據(jù)半導體芯片的至少一個實施形式，所述溝道分別沿著中間連接部布置。由此，可以減少或者防止中間連接部與下側(cè)接觸結(jié)構(gòu)之間的直接的電流流動。
[0019]根據(jù)半導體芯片的至少一個實施形式，溝道分別位于每兩個相鄰的接觸指之間。尤其，溝道垂直于接觸指或者基本上垂直于此取向。在此可行的是，溝道接觸接觸指和/或中間連接部。然而優(yōu)選在溝道與接觸指和/或中間連接部之間存在間距，即便該間距小，例如為至少250nm。
[0020]根據(jù)半導體芯片的至少一個實施形式，下側(cè)接觸結(jié)構(gòu)通過多個島形部形成。在輻射主側(cè)的俯視圖中看，島形部例如構(gòu)成為是矩形的或正方形的。各個島形部優(yōu)選通過位于下側(cè)接觸結(jié)構(gòu)的背離半導體層序列的一側(cè)上的連續(xù)的接觸層導電地相互連接。
[0021]根據(jù)半導體芯片的至少一個實施形式，下側(cè)接觸結(jié)構(gòu)的島形部中的多個位于兩個相鄰的接觸指之間。島形部沿著接觸指布置，例如布置成一排或兩排或更多排。優(yōu)選地，島形部等間距地放置成數(shù)排。
[0022]根據(jù)半導體芯片的至少一個實施形式，所述半導體芯片具有至少另外的溝道。所述另外的溝道位于在上述段落中描述的溝道的背離中間連接部和/或接觸區(qū)域的一側(cè)上。換言之，因此沿著接觸指整體上依次地布置有多個溝道，其中所述溝道優(yōu)選分別在兩個相鄰的接觸指之間延伸并且尤其橫向于所述接觸指取向。在沿著接觸指的方向上下側(cè)接觸結(jié)構(gòu)的島形部中的多個優(yōu)選位于兩個相鄰的溝道之間。
[0023]尤其在具有相對大的縱向伸展的半導體芯片中可行的是，在平行于接觸指的方向上并且在相鄰的接觸指之間形成受激發(fā)射，這通過半導體層序列的側(cè)面的相對高的反射率來促進。該受激發(fā)射引起半導體層序列的側(cè)面上的通常不期望的、加強的發(fā)射。在沿著接觸指的方向上的受激發(fā)射可以通過相鄰的接觸指之間的附加的溝槽來減小或抑制。
[0024]根據(jù)半導體芯片的至少一個實施形式，溝道從輻射主側(cè)起沒有伸展至有源層。換言之，有源層沒有被溝道穿通。然而優(yōu)選地，溝槽伸展到半導體層序列的位于有源層與輻射主側(cè)之間的電流分布層中，至少伸展遠至使得表面電阻或橫向?qū)щ娐视捎跍系酪灾辽?個因數(shù)改變。例如，溝道從輻射主側(cè)來看伸展到直至有源層或直至與輻射主側(cè)最近的有源層的至少25%或至少50%或至少65%。
[0025]根據(jù)半導體芯片的至少一個實施形式，所述半導體芯片具有至少一個溝道，所述溝道沿著接觸指延伸。例如，溝道平行于接觸指中的至少一個取向。優(yōu)選地，在輻射主側(cè)的俯視圖中看，溝道因此位于下側(cè)接觸結(jié)構(gòu)之上。通過這種溝道可以減小直接在下側(cè)接觸結(jié)構(gòu)之上的電流密度。因為下側(cè)接觸結(jié)構(gòu)具有對于輻射而言相對小的反射率，所以由此可以整體上提高半導體芯片的效率。
[0026]根據(jù)半導體芯片的至少一個實施形式，溝道相對于接觸指和/或中間連接部傾斜地取向。換言之，溝道或溝道的至少一部分不平行于并且不垂直于接觸指或中間連接部對準。溝道中的至少一個與相鄰的接觸指和/或相鄰的中間連接部之間的角度優(yōu)選大于2°、尤其大于4°。替選地或附加地，所述角度最高為30°或者最高為20°或者最高為10°。由此，可以進一步減少沿著接觸指的受激發(fā)射。
[0027]根據(jù)半導體芯片的至少一個實施形式，溝道或溝道中的至少一個從輻射主側(cè)來看穿通半導體層序列的至少90%或者完全穿通半導體層序列。
[0028]根據(jù)半導體芯片的至少一個實施形式，溝道在輻射主側(cè)的俯視圖中看占據(jù)所述半導體層序列的基本面的0.025%至5%之間的、尤其0.1%至2.5%之間的份額，其中包括邊界值。換言之，溝道以輻射主側(cè)計僅為一小部分。
[0029]根據(jù)半導體芯片的至少一個實施形式，在輻射主側(cè)的俯視圖中看，溝道與中間連接部之間的間距最高為8 μ m或最高6 μ m。替選地或附加地,該間距最小為0.5 μ m或最小為1.5 μ m。所述數(shù)值也可適用于溝道距接觸指的間距。
[0030]根據(jù)半導體芯片的至少一個實施形式，對于下側(cè)接觸結(jié)構(gòu)距中間連接部的最小間距A而言并且對于下側(cè)接觸結(jié)構(gòu)的相鄰島形部之間的平均間距B而言適用下述關(guān)系:0.4^ A/B ^ 2.5或者0.9 < A/B ^ 1.5或者1.0S A/B < 1.3。在此，在輻射主側(cè)的輻射圖中確定間距A、B。換言之，間距A、B大致等大。
[0031]根據(jù)半導體芯片的至少一個實施形式，輻射主側(cè)設有粗化部以用于改進輻射從半導體層序列出來的光耦合輸出效率。在此，粗化部延伸到溝道中或者溝道中的至少一個中。換言之，溝道的邊界面不是平滑的，而是同樣被粗化的。粗化部的平均深度例如在0.Ιμπι到3μπι之間，其中包括邊界值。因此，粗化部的平均的結(jié)構(gòu)大小特別優(yōu)選地小于溝道的平均尺寸。通過也在溝道中的粗化部可以提高光耦合輸出效率。
[0032]根據(jù)半導體芯片的至少一個實施形式，在半導體層序列的下側(cè)上存在鏡層。在橫向方向上，鏡層優(yōu)選鄰接于下側(cè)接觸結(jié)構(gòu)或下側(cè)接觸結(jié)構(gòu)的島形部。鏡層可以為具有相對低的折射率的介電材料的層，例如為具有氧化硅或者氮化硅的層。在所述介電的鏡層之下可以存在另一鏡層，所述另一鏡層用金屬、例如鋁、金或銀制成。
[0033]另一鏡層也可以構(gòu)成為接觸層，所述接觸層將下側(cè)接觸結(jié)構(gòu)的島形部彼此電連接。同樣可行的是，鏡層成形為交替具有高折射率和低折射率的多個交替的子層并進而成形為布拉格鏡。這種鏡例如在印刷物DE102008048648A1中公開，其公開內(nèi)容通過引用結(jié)合于此。
[0034]根據(jù)半導體芯片的至少一個實施形式，所述半導體芯片具有一個或多個微棱鏡。微棱鏡位于承載襯底與半導體層序列之間。在俯視圖中看，微棱鏡優(yōu)選被上側(cè)接觸結(jié)構(gòu)部分地遮蓋。微棱鏡的厚度特別優(yōu)選地選擇為，使得通過微棱鏡尤其在朝向承載襯底的一側(cè)上將半導體層序列的表面電阻或橫向?qū)щ娐蕼p小至少二分之一。
【專利附圖】

【附圖說明】
[0035]下面參考附圖根據(jù)實施例詳細闡明在此描述的光電子半導體芯片。在此，相同的附圖標記在各個附圖中表示相同的元件。然而在此并未示出合乎比例的關(guān)系，更確切地說，為了更好的理解可以夸大地示出各元件。
[0036]在附圖中示出:
[0037]圖1至3和5至7和9示出在此描述的光電子半導體芯片的實施例的示意性俯視圖，
[0038]圖4示出發(fā)光二極管的示意性俯視圖，以及
[0039]圖8示出在此描述的光電子半導體芯片的實施例的示意性剖面圖。
【具體實施方式】
[0040]在圖1中示出光電子半導體芯片I的一個實施例的示意性俯視圖。半導體芯片I包含半導體層序列2。在半導體層序列2的輻射主側(cè)23上存在上側(cè)接觸結(jié)構(gòu)3，其具有接觸區(qū)域37、中間連接部31和具有多個接觸指33。接觸區(qū)域37位于輻射主側(cè)23的角部處并且構(gòu)建用于與在圖1中未示出的接合線連接。[0041]中間連接部31延伸遠離接觸區(qū)域37。接觸指33沿遠離中間連接部31以及遠離接觸區(qū)域37的方向延伸，所述接觸指構(gòu)建用于將電流注入到半導體層序列2中。在輻射主側(cè)23的與中間連接部31對置的一側(cè)上可選地存在另一中間連接部31a，使得整個輻射主側(cè)23由最外部的接觸指33和中間連接部31、31a框架狀地包圍。
[0042]此外，半導體芯片I具有下側(cè)接觸結(jié)構(gòu)4，所述下側(cè)接觸結(jié)構(gòu)通過在半導體層序列2的下側(cè)24上的多個島形部40形成。下側(cè)接觸結(jié)構(gòu)4的島形部40在接觸指33之間并且沿著接觸指布置成兩排。下側(cè)接觸結(jié)構(gòu)4位于半導體層序列2與圖1中未示出的承載襯底之間，所述承載襯底機械地支撐半導體芯片I并且所述承載襯底優(yōu)選與用于半導體層序列2的生長襯底不同。
[0043]在半導體芯片I運行時，從優(yōu)選位于半導體層序列2的η型側(cè)上的接觸指33朝尤其位于半導體層序列2的P型側(cè)上的下側(cè)接觸結(jié)構(gòu)4的島形部40進行電流流動。從接觸指33朝島形部40的電流的電流密度相對均勻。
[0044]為了防止中間連接部31、31a附近處的電流密度尖峰，沿著中間連接部31、31a存在溝道5中的多個。溝道5分別位于接觸指33的端部處并且分別在兩個相鄰的接觸指33之間延伸。因此，在半導體層序列2的俯視圖中看，溝道5安置在中間連接部31、31a以及接觸區(qū)域37與下側(cè)接觸結(jié)構(gòu)4之間。由此，抑制或者顯著地減少從中間連接部31、31a以及接觸區(qū)域37朝島形部40的直接的電流流動。
[0045]在圖2中示出半導體芯片I的另一實施例的輻射主側(cè)23的一部分。附加的溝道5b成形到半導體層序列2中，所述附加的溝道沿著整個接觸指33延伸并且居中地位于兩個相鄰的接觸指33之間。在俯視圖中看，溝道5b還放置在下側(cè)接觸結(jié)構(gòu)4的島形部40之上。
[0046]通過附加的溝道5b實現(xiàn):在半導體層序列2中，直接在島形部40之上不產(chǎn)生或僅相對少量地產(chǎn)生輻射。由此，全部在半導體層序列2中產(chǎn)生的輻射中比例上較少的輻射射到下側(cè)接觸結(jié)構(gòu)4上，所述下側(cè)接觸結(jié)構(gòu)尤其由吸收輻射相對強的金屬材料成形。因此，通過附加的溝道5b可以減少由于在下側(cè)接觸結(jié)構(gòu)4上的輻射吸收引起的效率損失。
[0047]在根據(jù)圖3的半導體芯片I的實施例中，參看輻射主側(cè)23的一部分的俯視圖，沿著并且垂直于接觸指33構(gòu)成有另外的溝道5a，所述溝道不直接鄰接于中間連接部31、31a或者圖3中未示出的接觸區(qū)域。通過所述另外的溝道5a可以抑制平行于接觸指33的方向上的受激發(fā)射。
[0048]圖2和圖3中的另外的溝道5a或附加的溝道5b可以具有比直接在中間連接部31、31a上或直接在接觸區(qū)域37上的溝道5更小的寬度和/或不同的深度。也可行的是，溝道5a、5b與在圖2中示出的那樣不同地并不完全沿著接觸指33延伸，或者在根據(jù)圖3的實施例中，所述另外的溝道5a在橫向于接觸指33的方向上短于在接觸指33的端部處的溝道5。
[0049]在圖4中示出發(fā)光二級管的俯視圖。如也在半導體芯片I的全部實施例中可行的是，中間連接部31在遠離接觸區(qū)域37的方向上變窄，以便確保對各個接觸指33的均勻供電。
[0050]在圖5A中示出發(fā)光二級管、例如根據(jù)圖4的發(fā)光二級管的俯視圖，并且在圖5B中示出半導體芯片I的實施例的俯視圖、例如根據(jù)圖1的半導體芯片I的實施例的俯視圖。下側(cè)接觸結(jié)構(gòu)4的島形部40距中間連接部31具有間距A。下側(cè)接觸結(jié)構(gòu)4的兩個相鄰的島形部40之間尤其在平行于接觸指33的方向上的平均間距設有附圖標記B。
[0051]因為通過溝道5阻止從中間連接部31到島形部40的直接的電流流動，所以與沒有這種溝道的發(fā)光二級管相比可以顯著地減小間距A。根據(jù)圖5B，間距A、B是近似相同的。通過減小圖5B中的間距A，與圖5A相比可以實現(xiàn)輻射主側(cè)23的整體上更大的放射光的面，由此能夠提高半導體芯片I的效率。
[0052]在根據(jù)圖6的實施例中，構(gòu)成為圓形的接觸區(qū)域37居中地位于半導體層序列2之上。從接觸區(qū)域37起，兩個中間連接部31在半導體層序列2之上延伸。直接在接觸區(qū)域37上的溝道5c仿照接觸區(qū)域37的輪廓。
[0053]如也在全部實施例中可行的是，下側(cè)接觸結(jié)構(gòu)4并非島狀地構(gòu)成，而是條帶狀地構(gòu)成，如在圖6中那樣。不同于附圖中的視圖，在全部實施例中同樣可行的是，將多個接觸區(qū)域37安置在輻射主側(cè)23上，或者安置在角部處、居中地安置在縱向側(cè)上或輻射主側(cè)23之內(nèi)。
[0054]在圖7中示出半導體芯片I的另一實施例。根據(jù)圖7，不直接位于中間連接部31上的溝道5a相對于接觸指33傾斜地布置并且相對于接觸指33成角度α。由此，可以進一步抑制在平行于接觸指33的方向上的受激發(fā)射。與圖7中不同而也可行的是，直接位于中間連接部31上的溝道5同樣傾斜地取向，如溝道5a那樣。
[0055]在圖8中示出半導體芯片I的實施例的剖面圖。根據(jù)圖8A，溝道5從輻射主側(cè)23起并不伸展至半導體層序列2的有源層20。通過溝道5，半導體層序列2的橫向?qū)щ娐试谟性磳?0與輻射主側(cè)23之間的區(qū)域中優(yōu)選減小二分之一，尤其相對于從中間連接部31朝島形部40的電流流動而言。
[0056]在橫向方向上，島形部40由優(yōu)選由具有與半導體層序列2相比折射率小的介電材料構(gòu)成的鏡層8a包圍。朝半導體芯片I的承載襯底9在介電的鏡層8a之后是能導電的、優(yōu)選金屬的鏡層8b。鏡層8b例如也將下側(cè)接觸結(jié)構(gòu)4的各個島形部40相互電連接。
[0057]根據(jù)圖SB，溝道5從半導體層序列2的輻射主側(cè)23伸展至其下側(cè)24。于是，半導體層序列2完全地由溝道5所穿通。與圖SB中所示不同，同樣可行的是，溝道5雖然穿通有源層20，但是沒有伸展到下側(cè)24。
[0058]在圖8C中示出半導體芯片I的另一實施例的剖面圖。半導體芯片I包括至少一個微棱鏡15,所述微棱鏡位于承載襯底9與半導體層序列2之間。一個或多個微棱鏡15優(yōu)選完全由鏡層8a、8b覆蓋。
[0059]此外優(yōu)選的是，在俯視圖中看，微棱鏡15完全地在中間連接部31和/或在圖8C中未繪出的接觸區(qū)域之間延伸。特別優(yōu)選的是，微棱鏡15在橫向方向上且遠離中間連接部31和/或接觸區(qū)域至少伸展至溝道5之下。在俯視圖中看，微棱鏡15的側(cè)面16例如位于溝道5之下。側(cè)面16在此是微棱鏡15在橫向方向上的限界面。
[0060]微棱鏡15在遠離承載襯底9的方向上的厚度優(yōu)選為至少IOOnm或至少250nm。例如，厚度位于0.5 μ m和4 μ m之間，其中包括邊界值。鏡層8a、8b的厚度優(yōu)選在整個半導體層序列2之上近似恒定，而下側(cè)接觸結(jié)構(gòu)4具有島形部40的區(qū)域例外。
[0061]承載襯底9的朝向半導體層序列2的主側(cè)優(yōu)選平坦地構(gòu)成。微棱鏡15例如部分地或完全通過金屬或金屬合金形成。同樣可行的是，微棱鏡15具有被抽真空的或用氣體填充的空腔。
[0062]在根據(jù)圖8D的剖面圖中，示出具有附加溝道5b的半導體芯片1，尤其參見根據(jù)圖2的實施例。在俯視圖中看，附加的溝道5b完全遮蓋下側(cè)接觸結(jié)構(gòu)4的島形部40。微棱鏡15未伸展到附加的溝道5b之下。
[0063]如在圖8C和/或圖8D中示出的這種微棱鏡也可以在全部其他的實施例中存在。優(yōu)選半導體層序列2的橫向?qū)щ姷膶油ㄟ^微棱鏡15被局部地打薄或移除。由此能夠?qū)崿F(xiàn)，減少在微棱鏡15的區(qū)域中、尤其在接觸指33之下的且在有源層20與鏡層8a、8b之間在橫向方向上的電流流動。
[0064]在根據(jù)圖9的半導體芯片I的剖面圖中，輻射主側(cè)23在沒有施加有上側(cè)接觸結(jié)構(gòu)3的區(qū)域中設有粗化部，所述粗化部也可以存在于全部另外的實施例中。粗化部具有比溝道5更小的平均結(jié)構(gòu)大小。此外，粗化部也延伸到溝道5中。因此，溝道5的限界面也設有粗化部。
[0065]在此描述的發(fā)明并不受根據(jù)實施例進行的描述限制。更確切地說，本發(fā)明包括任意的新的特征以及特征的任意組合，這尤其包含權(quán)利要求中的特征的任意組合，即使該特征或者該組合本身沒有明確地在權(quán)利要求或?qū)嵤├杏枰哉f明時也如此。
[0066]本發(fā)明要求德國專利申請102011111919.5的優(yōu)先權(quán)，其公開內(nèi)容通過引用結(jié)合于此。
【權(quán)利要求】
1.一種光電子半導體芯片(I)，具有: -半導體層序列(2)，所述半導體層序列具有至少一個有源層(20); -在所述半導體層序列(2)的輻射主側(cè)(23)上的上側(cè)接觸結(jié)構(gòu)(3)； -在所述半導體層序列(2)的與所述輻射主側(cè)(23)對置的下側(cè)(24)上的下側(cè)接觸結(jié)構(gòu)(I);和 -至少兩個溝道(5)，所述溝道從所述輻射主側(cè)(23)朝所述下側(cè)(24)的方向伸展， 其中，在所述輻射主側(cè)(23)的俯視圖中看，所述上側(cè)接觸結(jié)構(gòu)(3)和所述下側(cè)接觸結(jié)構(gòu)(4)在所述輻射主側(cè)(23)的至少一個區(qū)域中彼此間隔，并且所述溝道(5)在所述區(qū)域中布置在所述上側(cè)接觸結(jié)構(gòu)(3)與所述下側(cè)接觸結(jié)構(gòu)(4)之間。
2.根據(jù)上一項權(quán)利要求所述的光電子半導體芯片(1)，其中所述上側(cè)接觸結(jié)構(gòu)(3)具有: -接觸區(qū)域(37)，以用于安置接合線(7)； -至少一個中間連接部(31)，所述中間連接部延伸遠離所述接觸區(qū)域(37)并且所述中間連接部并不設置用于將電流注入到所述半導體層序列(2)中；和 -多個接觸指(33)，所述接觸指延伸遠離所述中間連接部(31)并且所述接觸指設置用于將電流注入到所述半導體層序列(2)中， 其中所述溝道(4)分別沿著所述中間連接部(31)延伸并且位于兩個相鄰的接觸指(33)之間。
3.根據(jù)上一項權(quán)利要求所述的光電子半導體芯片(1)，其中所述溝道(5)從所述輻射主側(cè)(23 )起并不伸展至所述有源層(20 )。
4.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中所述下側(cè)接觸結(jié)構(gòu)(4)通過多個島形部(40)形成，所述島形部位于所述接觸指(33)之間并且所述島形部中相應的多個島形部沿著所述接觸指(33)布置。
5.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中所述溝道(5)中的至少一個位于所述中間連接部(31)與所述溝道中的至少一個另外的溝道(5a)之間， 其中所述另外的溝道(5a)從所述接觸指(33)中的一個接觸指延伸至與所述一個接觸指相鄰的接觸指(33)。
6.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中在所述輻射主側(cè)(23)的俯視圖中看，對于所述溝道中的至少一個(5d)與所述相鄰的接觸指(33)之間的角度α適用的是:2°≤α≤30°。
7.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中所述溝道中的至少一個(5b)沿著所述接觸指(33)中的一個延伸。
8.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中，在所述輻射主側(cè)(23)的俯視圖中看，所述溝道(5b)中的至少一個位于所述下側(cè)接觸結(jié)構(gòu)(4)之上。
9.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中所述溝道(5)穿通所述半導體層序列(2)的至少90%或者完全穿通所述半導體層序列。
10.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中，在所述輻射主側(cè)(23)的俯視圖中看，所述上側(cè)接觸結(jié)構(gòu)(3)和所述下側(cè)接觸結(jié)構(gòu)(I)不交疊且不接觸。
11.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中，在所述輻射主側(cè)(23)的俯視圖中看，所述溝道(5)占據(jù)所述半導體層序列(2)的基面的比例在0.025%到5%之間，其中包括邊界值。
12.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(I)，其中，在所述輻射主側(cè)(23)的俯視圖中看，所述溝道(5)與至少一個所述中間連接部(31)之間的間距最高為8 μ m0
13.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(I)，其中對于所述下側(cè)接觸結(jié)構(gòu)(4)距所述中間連接部(31)的最小間距A而言并且對于所述下側(cè)接觸結(jié)構(gòu)(4)的島形部(40)之間的平均間距B而言適用的是:0.4≤Α/B≤2.5。
14.根據(jù)上述權(quán)利要求中的任一項所述的光電子半導體芯片(1)，其中至少所述輻射主側(cè)(23)設有粗化部以用于改進從所述半導體層序列(2)出來的光耦合輸出，其中所述粗化部延伸到所述溝道(5)中。
15.根據(jù)權(quán)利要求2、3、4、11和13所述的光電子半導體芯片(1)，其中所述溝道(5)伸展到所述半導體層序列(2)的電流分布層中，其中所述電流分布層位于所述有源層(20)與所述輻射主側(cè)(23)之間并且所述溝道(5)從所述輻射主側(cè)(23)來看穿通所述電流分布層的至少 65%。
【文檔編號】H01L33/38GK103765612SQ201280041909
【公開日】2014年4月30日 申請日期:2012年7月6日 優(yōu)先權(quán)日:2011年8月30日
【發(fā)明者】伊瓦爾·通林, 沃爾夫?qū)な┟艿? 申請人:歐司朗光電半導體有限公司