制造碳化硅半導(dǎo)體器件的方法
【專利摘要】在n型碳化硅襯底（90）上形成p型集電極層（101e）。在集電極層（101e）的頂表面?zhèn)壬闲纬蒼型漂移層（102）。形成設(shè)置在漂移層（102）上的p型體區(qū)（103）以及設(shè)置在體區(qū)（103）上以通過(guò)體區(qū)（103）與漂移層（102）分離的n型發(fā)射極區(qū)（204）。通過(guò)移除碳化硅襯底（90）來(lái)暴露集電極層（101e）的底表面?zhèn)龋?01B）。
【專利說(shuō)明】制造碳化硅半導(dǎo)體器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種制造碳化硅半導(dǎo)體器件的方法，并且特別涉及一種制造包括具有P型集電極層的碳化娃半導(dǎo)體器件。
【背景技術(shù)】
[0002]例如，QingchunZhang 等人的“9kV4H_SiC IGBTs with88m Q *cm2of Rdiffj0n (具有88mQ.cm2 的 Rdiff,m 的 9kV4H-SiC IGBT)” (Mater.Sc1.Forum (材料科學(xué)論壇)第 556-557(2007)，pp.771-774)(非專利文獻(xiàn)I)公開了一種采用具有n型的4H_SiC襯底(具有4H多晶型的碳化硅襯底)的P溝道型IGBT (絕緣柵雙極晶體管)。該文獻(xiàn)描述了采用p溝道型IGBT代替n溝道型IGBT，因?yàn)榍啡睂?duì)于n溝道型IGBT所需的高質(zhì)量、低電阻p_SiC襯底。
[0003]引證文獻(xiàn)列表
[0004]非專利文獻(xiàn)
[0005]NPLl:Qingchun Zhang 等人的“9kV4H_SiC IGBTs with88m Q *cm2of Rdiff,Qn (具有88m Q ? cm2 的 Rdiff,m 的 9kV4H_SiC IGBT)”，Mater.Sc1.Forum (材料科學(xué)論壇)第 556-557(2007),pp.771-774

【發(fā)明內(nèi)容】

[0006]技術(shù)問(wèn)題
[0007]如上所述，難以制備用于制造n溝道型IGBT的p型SiC襯底，特別是適用于功率半導(dǎo)體器件的具有足夠特性的4H-SiC襯底。這是因?yàn)閜型4H-SiC的體生長(zhǎng)(bulk growth)困難，并且在生長(zhǎng)過(guò)程中很可能出現(xiàn)結(jié)晶度等問(wèn)題。
[0008]已經(jīng)提出本發(fā)明以解決上述問(wèn)題，并且本發(fā)明的一個(gè)目的是提供一種能從使用n型SiC襯底代替P型SiC襯底的步驟開始來(lái)制造n溝道型IGBT的方法。
[0009]問(wèn)題的解決手段
[0010]根據(jù)本發(fā)明的一個(gè)方面，制造碳化硅半導(dǎo)體器件的方法包括以下步驟:在具有n型的碳化硅襯底上形成集電極層，該集電極層具有面對(duì)碳化硅襯底的底表面?zhèn)群团c底表面?zhèn)认喾吹捻敱砻鎮(zhèn)?，并且具有P型；在集電極層的頂表面?zhèn)壬闲纬删哂衝型的漂移層；形成體區(qū)和發(fā)射極區(qū)，該體區(qū)設(shè)置在漂移層上，并且具有P型，該發(fā)射極區(qū)設(shè)置在體區(qū)上以通過(guò)體區(qū)而與漂移層分離，并且具有n型；在體區(qū)上形成柵極絕緣膜以連接漂移層和發(fā)射極區(qū)；在柵極絕緣膜上形成柵電極；以及通過(guò)移除碳化硅襯底而暴露集電極層的底表面?zhèn)取?br> [0011]根據(jù)該制造方法，可 以使用具有n型的碳化硅襯底獲得包括具有n型的漂移層以及具有P型的集電極層的半導(dǎo)體器件。具體而言，可以使用具有n型的碳化硅襯底獲得n溝道型IGBT。
[0012]優(yōu)選地，在根據(jù)上述一個(gè)方面的制造方法中，在形成柵電極的步驟之前執(zhí)行暴露集電極層的底表面?zhèn)鹊牟襟E。這可以避免柵電極或諸如發(fā)射極布線的、能夠設(shè)置在其上的布線被暴露集電極層的底表面?zhèn)鹊牟襟E損壞。[0013]優(yōu)選地，在根據(jù)上述一個(gè)方面的制造方法中，在形成柵極絕緣膜的步驟之前執(zhí)行暴露集電極層的底表面?zhèn)鹊牟襟E。這可以避免柵極絕緣膜被暴露集電極層的底表面?zhèn)鹊牟襟E損壞。
[0014]優(yōu)選地，在根據(jù)上述一個(gè)方面的制造方法中，暴露集電極層的底表面?zhèn)鹊牟襟E包括移除集電極層的底表面?zhèn)鹊囊徊糠值牟襟E。由此，即使步驟存在變化，也能使集電極層的底表面?zhèn)雀煽康乇┞丁?br> [0015]優(yōu)選地，在根據(jù)上述一個(gè)方面的制造方法中，通過(guò)將碳化硅沉積至不小于10 y m的厚度來(lái)執(zhí)行形成集電極層的步驟。由此，在考慮到由于移除集電極層的一部分的步驟而使集電極層的厚度減小的情況下形成集電極層。
[0016]優(yōu)選地，在根據(jù)上述一個(gè)方面的制造方法中，執(zhí)行暴露集電極層的底表面?zhèn)鹊牟襟E，使得集電極層保留有不小于5 u m的厚度。由此，可以抑制集電極層的厚度的變化，并且可以抑制穿通的發(fā)生。
[0017]優(yōu)選地，在根據(jù)上述一個(gè)方面的制造方法中，通過(guò)沉積包含不小于IX IO17Cm3且不大于IXlO21Cm3的濃度的受主型雜質(zhì)的碳化硅來(lái)執(zhí)行形成集電極層的步驟。由此可以減小集電極層以及形成于其上的電極(集電極電極)之間的歐姆電阻。
[0018]根據(jù)本發(fā)明的另一方面，一種制造碳化硅半導(dǎo)體器件的方法包括以下步驟:在具有n型的碳化硅襯底上形成漂移層，該漂移層具有面對(duì)碳化硅襯底的底表面?zhèn)纫约芭c底表面?zhèn)认喾吹捻敱砻鎮(zhèn)?，并且具有n型；通過(guò)移除碳化硅襯底來(lái)暴露漂移層的底表面?zhèn)?；在漂移層的底表面?zhèn)壬闲纬删哂蠵型的集電極層；在形成集電極層的步驟之后，形成體區(qū)和發(fā)射極區(qū)，該體區(qū)設(shè)置在漂移層的頂表面?zhèn)壬?，并且具有P型，該發(fā)射極區(qū)設(shè)置在體區(qū)上以通過(guò)體區(qū)與漂移層分離，并且具有n型；在體區(qū)上形成柵極絕緣膜以連接漂移層和發(fā)射極區(qū)；以及在柵極絕緣膜上形成柵電極。
[0019]根據(jù)該制造方法，可以使用具有n型的碳化硅襯底獲得包括具有n型的漂移層以及具有P型的集電極層的半導(dǎo)體器件。具體而言，可以使用具有n型的碳化硅襯底獲得n溝道型IGBT。
[0020]優(yōu)選地，在根據(jù)上述另一方面的制造方法中，通過(guò)在漂移層的底表面?zhèn)壬系耐庋由L(zhǎng)來(lái)執(zhí)行形成集電極層的步驟。由此，通過(guò)外延生長(zhǎng)形成的集電極層可以設(shè)置在碳化硅半導(dǎo)體器件中。
[0021]優(yōu)選地，在根據(jù)上述另一方面的制造方法中，通過(guò)將注入雜質(zhì)到漂移層的底表面?zhèn)壬蟻?lái)執(zhí)行形成集電極層的步驟。由此，通過(guò)注入雜質(zhì)形成的集電極層可以設(shè)置在碳化硅半導(dǎo)體器件中。
[0022]更優(yōu)選地，在形成集電極層的步驟之后執(zhí)行用于活化集電極層中的雜質(zhì)的活化退火。此外，在執(zhí)行活化退火的步驟之后對(duì)集電極層執(zhí)行犧牲氧化。由此，可以通過(guò)犧牲氧化移除由活化退火造成對(duì)集電極層的損壞。
[0023]進(jìn)一步優(yōu)選地，在執(zhí)行活化退火的步驟之前在集電極層上形成保護(hù)層。此外，在執(zhí)行活化退火的步驟之后通過(guò)氧化移除保護(hù)層。由此，可以抑制由活化退火造成對(duì)集電極層的損壞。而且，當(dāng)對(duì)集電極層執(zhí)行犧牲氧化時(shí)，可以在通過(guò)氧化移除保護(hù)層之后對(duì)集電極層執(zhí)行犧牲氧化，這可以簡(jiǎn)化步驟。
[0024]進(jìn)一步優(yōu)選地，保護(hù)層是碳層。由此，可以容易氧化用于保護(hù)層的材料。[0025]優(yōu)選地，在根據(jù)上述另一方面的制造方法中，暴露漂移層的底表面?zhèn)鹊牟襟E包括移除漂移層的底表面?zhèn)鹊囊徊糠值牟襟E。由此，即使步驟存在變化，漂移層的底表面?zhèn)纫部?br> 以更可靠地暴露。
[0026]優(yōu)選地，在根據(jù)上述另一方面的制造方法中，執(zhí)行暴露漂移層的底表面?zhèn)鹊牟襟E，使得漂移層保留有不小于75 的厚度。由此，可以充分確保碳化硅半導(dǎo)體器件的擊穿電壓，并且漂移層可以具有足以被單獨(dú)處理的厚度。
[0027]發(fā)明的有益效果
[0028]如上所述，根據(jù)本發(fā)明，可以使用具有n型的碳化硅襯底獲得n溝道型IGBT。
【專利附圖】

【附圖說(shuō)明】
[0029]圖1是示意性示出根據(jù)本發(fā)明的實(shí)施例1的碳化硅半導(dǎo)體器件的構(gòu)造的截面圖。
[0030]圖2是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的流程圖。
[0031]圖3是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第一步驟的截面圖。
[0032]圖4是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第二步驟的截面圖。
[0033]圖5是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第三步驟的截面圖。
[0034]圖6是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第四步驟的截面圖。
[0035]圖7是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第五步驟的截面圖。
[0036]圖8是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第六步驟的截面圖。
[0037]圖9是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第七步驟的截面圖。
[0038]圖10是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第八步驟的截面圖。
[0039]圖11是示意性示出根據(jù)本發(fā)明實(shí)施例1的制造碳化硅半導(dǎo)體器件的方法的第九步驟的截面圖。
[0040]圖12是示意性示出根據(jù)本發(fā)明實(shí)施例2的制造碳化硅半導(dǎo)體器件的方法的流程圖。
[0041]圖13是示意性示出根據(jù)本發(fā)明實(shí)施例2的制造碳化硅半導(dǎo)體器件的方法的第一步驟的截面圖。
[0042]圖14是示意性示出根據(jù)本發(fā)明實(shí)施例2的制造碳化硅半導(dǎo)體器件的方法的第二步驟的截面圖。
[0043]圖15是示意性示出根據(jù)本發(fā)明實(shí)施例2的制造碳化硅半導(dǎo)體器件的方法的第三步驟的截面圖。[0044]圖16是示意性示出根據(jù)本發(fā)明實(shí)施例2的制造碳化硅半導(dǎo)體器件的方法的第四步驟的截面圖。
[0045]圖17是示意性示出根據(jù)本發(fā)明實(shí)施例3的碳化硅半導(dǎo)體器件的構(gòu)造的截面圖。
[0046]圖18是示意性示出根據(jù)本發(fā)明實(shí)施例3的制造碳化硅半導(dǎo)體器件的方法的第一步驟的截面圖。
[0047]圖19是示意性示出根據(jù)本發(fā)明實(shí)施例3的制造碳化硅半導(dǎo)體器件的方法的第二步驟的截面圖。
[0048]圖20是示意性示出根據(jù)本發(fā)明實(shí)施例3的制造碳化硅半導(dǎo)體器件的方法的第三步驟的截面圖。
[0049]圖21是示意性示出根據(jù)本發(fā)明實(shí)施例3的制造碳化硅半導(dǎo)體器件的方法的第四步的截面圖。
[0050]圖22是示意性示出根據(jù)本發(fā)明實(shí)施例4的碳化硅半導(dǎo)體器件的構(gòu)造的截面圖。
[0051]圖23是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第一步驟的局部截面圖。
[0052]圖24是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第二步驟的局部截面圖。
[0053]圖25是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第三步驟的局部截面圖。
[0054]圖26是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第四步驟的局部截面圖。
[0055]圖27是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第五步驟的局部截面圖。
[0056]圖28是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第六步驟的局部截面圖。
[0057]圖29是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第七步驟的局部截面圖。
[0058]圖30是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第八步驟的局部截面圖。
[0059]圖31是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第九步驟的局部截面圖。
[0060]圖32是示意性示出根據(jù)本發(fā)明實(shí)施例4的制造碳化硅半導(dǎo)體器件的方法的第十步驟的局部截面圖。
[0061]圖33是示意性示出根據(jù)本發(fā)明實(shí)施例5的制造碳化硅半導(dǎo)體器件的方法的一個(gè)步驟的局部截面圖。
[0062]圖34是示意性示出根據(jù)本發(fā)明實(shí)施例6的碳化硅半導(dǎo)體器件的構(gòu)造的截面圖?！揪唧w實(shí)施方式】
[0063]下文參考【專利附圖】

【附圖說(shuō)明】本發(fā)明的實(shí)施例。應(yīng)注意在下文提及的附圖中，相同或相應(yīng)的部分由相同附圖標(biāo)記指定并且不再贅述。而且，在本說(shuō)明書中，單獨(dú)的晶向由[]代表，組晶向由〈>代表，單獨(dú)的面由()代表，并且組面由{}代表。而且，負(fù)指數(shù)應(yīng)當(dāng)是由置于數(shù)字上的“一”(橫杠)來(lái)晶體學(xué)地指示，但在本說(shuō)明書中其可以由置于數(shù)字之前的負(fù)號(hào)來(lái)指示。
[0064](實(shí)施例1)
[0065]如圖1中所示，本實(shí)施例中的碳化硅半導(dǎo)體器件IOOe是具有平面柵極結(jié)構(gòu)的η溝道型IGBT。碳化硅半導(dǎo)體器件IOOe具有集電極層101e、漂移層102、體區(qū)103、發(fā)射極區(qū)104、p+區(qū)105、柵極絕緣膜108、柵電極109、層間絕緣膜110、發(fā)射極接觸電極112、發(fā)射極布線113以及集電極電極114。
[0066]集電極層101e、漂移層102、體區(qū)103、發(fā)射極區(qū)104、p+區(qū)105中的每一個(gè)都由碳化硅(SiC)制成，并且其晶體結(jié)構(gòu)優(yōu)選具有4H多晶型。集電極層101e、體區(qū)103以及p+區(qū)105中的每一個(gè)都具有P型，并且漂移層102以及發(fā)射極區(qū)104中的每一個(gè)都具有η型。發(fā)射極區(qū)104具有高于漂移層102的雜質(zhì)濃度。P+區(qū)105具有高于體區(qū)103的雜質(zhì)濃度。用于賦予P型的受主型雜質(zhì)例如是鋁(Al)或硼(B)。用于賦予η型的施主型雜質(zhì)例如是氮(N)或磷(P)。受主型雜質(zhì)已經(jīng)在集電極層IOle的外延生長(zhǎng)過(guò)程中引入集電極層IOle中，并且受主型雜質(zhì)優(yōu)選具有不小于I X IO17Cm3且不大于I X IO21Cm3,并且更優(yōu)選不小于I X IO19Cm3且不大于IXlO2tlCm3的濃度。
[0067]集電極層IOle具有底表面?zhèn)菼OlB以及與底表面?zhèn)菼OlB相反的頂表面?zhèn)?01Τ。集電極層IOle優(yōu)選具有不小于5 μ m的厚度。漂移層102設(shè)置在集電極層IOle的頂表面?zhèn)菼OlT上。漂移層102優(yōu)選具有不小于75 μ m的厚度。體區(qū)103設(shè)置在漂移層102上。發(fā)射極區(qū)104設(shè)置在體區(qū)103上，通過(guò)體區(qū)103與漂移層102分離。p+區(qū)105設(shè)置在體區(qū)103上，以與發(fā)射極區(qū)104接觸。
[0068]柵極絕緣膜108設(shè)置在體區(qū)103上，以連接漂移層102和發(fā)射極區(qū)104。體區(qū)103的面對(duì)柵極絕緣膜108 (附圖中的頂表面)的表面優(yōu)選具有{0-33-8}，并且更優(yōu)選具有(0-33-8)的面取向。柵極絕緣膜108優(yōu)選是氧化物膜，并且例如是氧化硅膜。柵電極109設(shè)置在柵極絕緣膜108上。柵電極109由導(dǎo)體制成，并且例如由摻雜有雜質(zhì)的多晶硅或Al制成。
[0069]發(fā)射極接觸電極112設(shè)置在發(fā)射極區(qū)104和p+區(qū)105中的每一個(gè)上。發(fā)射極接觸電極112是與發(fā)射極區(qū)104和P+區(qū)105中的每一個(gè)形成歐姆接觸的電極，其優(yōu)選由硅化物制成，并且例如由硅化鎳制成。發(fā)射極布線113設(shè)置在發(fā)射極接觸電極112和層間絕緣膜110中的每一個(gè)上。層間絕緣膜110提供用于在柵電極109和發(fā)射極布線113之間的電絕緣。層間絕緣膜110例如是氧化硅膜。
[0070]集電極電極114設(shè)置在集電極層IOle的底表面?zhèn)菼OlB上。集電極電極114是與集電極層IOle形成歐姆接觸的電極，并且優(yōu)選地由硅化物制成，并且例如由硅化鎳制成。
[0071]以下將說(shuō)明作為IGBT的碳化硅半導(dǎo)體器件IOOe的操作。當(dāng)超過(guò)閾值的正電壓施加至柵電極109時(shí)，反型層形成在體區(qū)103的面對(duì)柵電極109并且以絕緣膜108插入其間的區(qū)域(溝道區(qū))中。由此，發(fā)射極區(qū)104和漂移層102彼此電連接。因此，電子被從發(fā)射極區(qū)104供應(yīng)至漂移層102。因此，正空穴被從集電極層IOle供應(yīng)至漂移層102。因此，在漂移層102中發(fā)生導(dǎo)電性調(diào)制，并且由此顯著降低漂移層102的電阻率。因此，顯著降低在發(fā)射極接觸電極112和集電極電極114之間的電阻。即，IGBT進(jìn)入導(dǎo)通狀態(tài)。另一方面，當(dāng)施加至柵電極109的正電壓等于或小于閾值時(shí)，反型層不形成在溝道區(qū)中，并且因此IGBT進(jìn)入截止?fàn)顟B(tài)。
[0072]如圖2中所示，制造碳化硅半導(dǎo)體器件IOOe的方法通常通過(guò)步驟SlOl至S106(圖2)執(zhí)行。以下將說(shuō)明制造方法的細(xì)節(jié)。
[0073]如圖3中所示，制備具有η型的碳化硅襯底90。碳化硅襯底90的主面(附圖中的頂表面)優(yōu)選具有{0-33-8}，并且更優(yōu)選具有(0-33-8)的面取向。隨后，在主面上，通過(guò)外延生長(zhǎng)形成具有P型的集電極層IOle(圖2:步驟S101)。執(zhí)行外延生長(zhǎng)使得集電極層IOle中的受主型雜質(zhì)優(yōu)選具有不小于I X IO17Cm3且不大于I X IO21Cm3，并且更優(yōu)選具有不小于I X IO19Cm3且不大于I X IO20Cm3的濃度。這種外延生長(zhǎng)例如通過(guò)CVD (化學(xué)氣相沉積)方法執(zhí)行。集電極層IOle的形成優(yōu)選通過(guò)將碳化硅沉積至不小于10 μ m的厚度來(lái)執(zhí)行。
[0074]如圖4中所示，在集電極層IOle的頂表面?zhèn)菼OlT上，通過(guò)外延生長(zhǎng)形成具有η型的漂移層102 (圖2:步驟S102)。
[0075]如圖5中所示，形成設(shè)置在漂移層102上并具有P型的體區(qū)103，以及設(shè)置在體區(qū)
103上以通過(guò)體區(qū)103與漂移層102分離并具有η型的發(fā)射極區(qū)104(圖2:步驟S103)。此夕卜，P+區(qū)105形成在體區(qū)103上。體區(qū)103、發(fā)射極區(qū)104以及ρ+區(qū)105中的每一個(gè)都通過(guò)離子注入形成。
[0076]如圖6中所示，保護(hù)層91形成在由漂移層102、體區(qū)103、發(fā)射極區(qū)104以及ρ+區(qū)105構(gòu)成的表面(附圖中的頂表面)上。保護(hù)層91優(yōu)選由容易被氧化的材料制成，并且例如是碳層。隨后，執(zhí)行用于活化通過(guò)離子注入而注入的雜質(zhì)的活化退火。例如，在諸如氬氣的惰性氣體的氣氛下執(zhí)行1700°C的加熱30分鐘。隨后，移除保護(hù)層91。保護(hù)層91的移除例如可以通過(guò)保護(hù)層91的氧化來(lái)執(zhí)行。
[0077]如圖7和8中所示，通過(guò)移除碳化硅襯底90來(lái)暴露集電極層IOle的底表面?zhèn)菼OlB(圖2:步驟S104)。具體而言，通過(guò)在由附圖中的箭頭GR表示的方向上執(zhí)行研磨直至由虛線表示的位置來(lái)移除碳化硅襯底90。這時(shí)，可以移除集電極層IOle的底表面?zhèn)菼OlB的一部分。優(yōu)選地，執(zhí)行這種移除使得集電極層IOle保留有不小于5μπι的厚度。
[0078]如圖9中所示，形成柵極絕緣膜108(圖2:步驟S105)。柵極絕緣膜108形成在體區(qū)103上以連接漂移層102和發(fā)射極區(qū)104。例如通過(guò)熱氧化來(lái)執(zhí)行柵極絕緣膜108的形成。例如借助在氧氣氣氛下在1300°C下加熱60分鐘來(lái)執(zhí)行熱氧化。
[0079]應(yīng)注意，在活化退火之后，可以執(zhí)行采用一氧化氮(NO)作為氣氛氣體的NO退火。溫度曲線具有諸如不小于1100°c且不大于1300°c的溫度以及約一小時(shí)的保持時(shí)間的條件。由此，氮原子引入柵極絕緣膜108和體區(qū)103之間的界面區(qū)。因此，抑制界面區(qū)中的界面態(tài)的形成，并且可以提高IGBT的溝道遷移率。應(yīng)注意，如果能夠進(jìn)行氮原子的這種引入，則NO氣體之外的氣體可以用作氣氛氣體。在NO退火之后，可以進(jìn)一步執(zhí)行采用氬氣(Ar)作為氣氛氣體的Ar退火。優(yōu)選地，用于Ar退火的加熱溫度高于用于NO退火的加熱溫度，并且低于柵極絕緣膜108的熔點(diǎn)。例如保持這種加熱溫度約一個(gè)小時(shí)。由此，進(jìn)一步抑制柵極絕緣膜108和體區(qū)103之間的界面區(qū)中界面態(tài)的形成。應(yīng)當(dāng)注意諸如氮?dú)獾牧硪欢栊詺怏w可以用作氣氛氣體來(lái)替代Ar氣。
[0080]如圖10中所示，柵電極109形成在柵極絕緣膜108上(圖2:步驟S106)。例如通過(guò)借助CVD方法形成多晶硅膜并通過(guò)RIE (反應(yīng)離子蝕刻)圖案化多晶硅來(lái)執(zhí)行這種形成。
[0081]如圖11中所示，形成層間絕緣膜110。具體而言，例如通過(guò)CVD方法形成層間絕緣膜110，并且此后通過(guò)RIE移除層間絕緣膜110和柵極絕緣膜108的與將要形成發(fā)射極接觸電極112的區(qū)域?qū)?yīng)的部分。隨后，發(fā)射極接觸電極112形成在已經(jīng)移除層間絕緣膜110和柵極絕緣膜108的該部分的區(qū)域上。此外，集電極電極114形成在集電極層IOle上。具體而言，可以通過(guò)沉積諸如鎳膜的金屬膜并對(duì)其硅化來(lái)執(zhí)行用于形成發(fā)射極接觸電極112和集電極電極114的方法。
[0082]如圖1中所示，通過(guò)形成發(fā)射極布線113(圖1)，獲得碳化硅半導(dǎo)體器件100e。應(yīng)注意，可以形成鈍化膜(未示出)。
[0083]根據(jù)本實(shí)施例，可以采用具有η型的碳化硅襯底90 (圖3)制成如圖1中所示替代P溝道型IGBT的η溝道型IGBT。
[0084]此外，在形成柵電極109的步驟(圖10)之前執(zhí)行暴露集電極層IOle的底表面?zhèn)菼OlB的步驟(圖7)。這可以避免柵電極109或設(shè)置在其上的發(fā)射極布線113 (圖1)被暴露步驟損壞。
[0085]此外，在形成柵極絕緣膜108的步驟(圖9)之前執(zhí)行暴露集電極層IOle的底表面?zhèn)菼OlB的步驟(圖7)。這可以避免柵極絕緣膜108被暴露步驟損壞。
[0086]此外，當(dāng)暴露集電極層IOle的底表面?zhèn)菼OlB時(shí)，可以如圖7中的虛線所示來(lái)移除集電極層IOle的底表面?zhèn)菼OlB的一部分。由此，即使步驟變化，也能更可靠地暴露集電極層IOle的底表面?zhèn)菼OlB0
[0087]此外，形成集電極層IOle (圖3)的步驟優(yōu)選通過(guò)將碳化硅沉積至不小于10 μ m的厚度來(lái)執(zhí)行。由此，在考慮集電極層IOle的厚度由于移除集電極層IOle的一部分的步驟(圖7)而減小的情況下形成集電極層101e。
[0088]此外，暴露集電極層IOle的底表面?zhèn)菼OlB的步驟(圖7)優(yōu)選執(zhí)行為使得集電極層IOle保留有不小于5 μ m的厚度。由此，可以抑制集電極層IOle的厚度變化，并且可以抑制碳化硅半導(dǎo)體器件IOOe (圖1)的操作期間發(fā)生穿通。
[0089]此外，形成集電極層IOle (圖3)的步驟優(yōu)選通過(guò)沉積包含不小于I X IO17Cm3且不大于I X IO21Cm3,并且更優(yōu)選不小于I X IO19Cm3且不大于I X IO20Cm3的濃度的受主型雜質(zhì)的碳化硅來(lái)執(zhí)行。由此，可以減小集電極層IOle和集電極電極114 (圖1)之間的歐姆電阻。
[0090](實(shí)施例2)
[0091]本實(shí)施例中的碳化硅半導(dǎo)體器件基本上等同于實(shí)施例1中的碳化硅半導(dǎo)體器件IOOe0其制造方法基本上通過(guò)步驟S201至S206 (圖12)執(zhí)行。以下將說(shuō)明制造方法的細(xì)節(jié)。
[0092]如圖13中所示，制備具有η型的碳化硅襯底90。碳化硅襯底90的主面(附圖中的頂表面)優(yōu)選具有{0-33-8}，并且更優(yōu)選具有(0-33-8)的面取向。隨后，在主面上，通過(guò)外延生長(zhǎng)形成具有η型的漂移層102 (圖12:步驟S201)。漂移層102具有面對(duì)碳化硅襯底90的底表面?zhèn)?02Β以及與底表面?zhèn)认喾吹捻敱砻鎮(zhèn)?02Τ。例如可以通過(guò)使用包含作為施主型雜質(zhì)的原子的工藝氣體的CVD方法執(zhí)行外延生長(zhǎng)。
[0093]如圖13和14中所示，通過(guò)移除碳化硅襯底90來(lái)暴露漂移層102的底表面?zhèn)?02Β(圖12:步驟S202)。具體而言，通過(guò)在附圖中由箭頭GR指示方向上執(zhí)行研磨直至由虛線表示的位置來(lái)移除碳化硅襯底90。這時(shí)，可以移除漂移層102的底表面?zhèn)?02Β的一部分。優(yōu)選地，執(zhí)行這種移除使得漂移層102保留有不小于75 μ m的厚度。[0094]如圖15中所示，在漂移層102的底表面?zhèn)?02B上，形成具有P型的集電極層IOle(圖12:步驟S203)。在本實(shí)施例中，通過(guò)在漂移層102的底表面?zhèn)壬系耐庋由L(zhǎng)執(zhí)行該形成。例如可以通過(guò)采用包含作為受主型雜質(zhì)的原子的工藝氣體的CVD方法執(zhí)行外延生長(zhǎng)。
[0095]如圖15和16中所示，形成設(shè)置在漂移層102的頂表面?zhèn)?02T上并具有P型的體區(qū)103以及設(shè)置在體區(qū)103上以通過(guò)體區(qū)103與漂移層102分離并具有η型的發(fā)射極區(qū)
104(圖12:步驟S204)。此外，P+區(qū)105形成在體區(qū)103上。體區(qū)103、發(fā)射極區(qū)104以及P+區(qū)105中的每一個(gè)都可以通過(guò)離子注入形成。
[0096]隨后，執(zhí)行與圖9至11(實(shí)施例1)中相同的步驟。具體而言，形成柵極絕緣膜108(圖12:步驟S205)、隨后形成柵電極109 (圖12:步驟S206)并且形成層間絕緣膜110和集電極電極114。隨后，通過(guò)形成發(fā)射極布線113 (圖1)，獲得基本上等同于碳化硅半導(dǎo)體器件IOOe (圖1)的結(jié)構(gòu)。
[0097]根據(jù)本實(shí)施例，可以如實(shí)施例1 (圖1)中那樣，采用具有η型的碳化硅襯底90 (圖13)制造替代P溝道型IGBT的η溝道型IGBT。
[0098]此外，通過(guò)在漂移層102的底表面?zhèn)?02Β上的外延生長(zhǎng)執(zhí)行形成集電極層IOle的步驟。由此，可以提供通過(guò)外延生長(zhǎng)形成的集電極層101e。
[0099]此外，當(dāng)暴露漂移層102的底表面?zhèn)?02B時(shí)，可以如圖13中虛線所示來(lái)移除漂移層102的底表面?zhèn)?02B的一部分。由此，即使步驟變化，也能更可靠地暴露漂移層102的底表面?zhèn)?02B。
[0100]此外，暴露漂移層102的底表面?zhèn)?02B的步驟(圖13)優(yōu)選執(zhí)行為使得漂移層102保留有不小于75 μ m的厚度。由此，可以充分確保碳化硅半導(dǎo)體器件的擊穿電壓，并且如圖14中所示，漂移層102可以具有足以被單獨(dú)處理的厚度。
[0101]此外，因?yàn)橥ㄟ^(guò)外延生長(zhǎng)形成漂移層102，因此可以減少漂移層102中的缺陷。由此，可以增大碳化硅半導(dǎo)體器件的擊穿電壓。
[0102](實(shí)施例3)
[0103]如圖17中所示，本實(shí)施例中的碳化硅半導(dǎo)體器件IOOi具有通過(guò)離子注入引入受主型雜質(zhì)的集電極層101i，而不是通過(guò)外延生長(zhǎng)引入受主型雜質(zhì)的集電極層101e。因?yàn)樘蓟璋雽?dǎo)體器件IOOi的構(gòu)造除上述之外基本上等同于實(shí)施例2，因此相同或相應(yīng)的元件由相同的附圖標(biāo)記指定并不再贅述。
[0104]雖然制造碳化硅半導(dǎo)體器件IOOi的方法等同于實(shí)施例2在于其通過(guò)步驟S201至S206執(zhí)行(圖12)，但是細(xì)節(jié)上與實(shí)施例2不同。以下將說(shuō)明制造碳化硅半導(dǎo)體器件IOOi的方法。
[0105]首先，借助與圖14 (實(shí)施例2)中的步驟相同的步驟，形成具有暴露的底表面?zhèn)?02B的漂移層102 (圖12:步驟S201)。
[0106]如圖18中所示，通過(guò)在漂移層102的底表面?zhèn)?02B上注入(由附圖中的箭頭IJ表示)受主型雜質(zhì)來(lái)形成集電極層lOli。
[0107]如圖19中所示，形成設(shè)置在漂移層102的頂表面?zhèn)?02T上并具有P型的體區(qū)103以及設(shè)置在體區(qū)103上以通過(guò)體區(qū)103與漂移層102分離并具有η型的發(fā)射極區(qū)104 (圖12:步驟S204)。此外，P+區(qū)105形成在體區(qū)103上。體區(qū)103、發(fā)射極區(qū)104以及ρ+區(qū)105中的每一個(gè)都通過(guò)離子注入形成。[0108]如圖20中所示，保護(hù)層91形成在集電極層IOli上。此外，另一保護(hù)層91形成在漂移層102的其中形成了體區(qū)103、發(fā)射極區(qū)104以及P+區(qū)105的頂表面?zhèn)壬?。各個(gè)保護(hù)層91都由可以被氧化的材料制成，并且優(yōu)選是碳層。隨后，執(zhí)行用于活化集電極層lOl1、體區(qū)103、發(fā)射極區(qū)104以及P+區(qū)105中的雜質(zhì)的活化退火。
[0109]如圖21中所示，在活化退火之后，通過(guò)氧化移除保護(hù)層91。此外，在集電極層IOli的底表面?zhèn)壬蠄?zhí)行犧牲氧化。通過(guò)氧化移除保護(hù)層91以及集電極層IOli的底表面?zhèn)鹊臓奚趸梢皂樞驁?zhí)行，因?yàn)樗鼈兌际茄趸襟E。通過(guò)蝕刻移除集電極層IOli的氧化部分。
[0110]此外，通過(guò)執(zhí)行包括如實(shí)施例2中的步驟S205和S206 (圖12)的步驟，獲得碳化硅半導(dǎo)體器件IOOi (圖17)。
[0111]根據(jù)本實(shí)施例,如圖18中所示，通過(guò)將注入雜質(zhì)到漂移層102的底表面?zhèn)?02B上來(lái)執(zhí)行形成集電極層IOii的步驟。由此，通過(guò)注入雜質(zhì)形成的集電極層IOli可以被設(shè)置在碳化娃半導(dǎo)體器件IOOi中。
[0112]此外，在形成集電極層IOli的步驟之后執(zhí)行用于活化集電極層IOli中的雜質(zhì)的活化退火。此外，在執(zhí)行活化退火的步驟之后在集電極層IOli上執(zhí)行犧牲氧化。由此，可以通過(guò)犧牲氧化移除由活化退火造成的對(duì)集電極層IOli的損壞。
[0113]此外，在執(zhí)行活化退火的步驟之前在集電極層IOli上形成保護(hù)層91。而且，在執(zhí)行活化退火步驟之后通過(guò)氧化移除保護(hù)層。由此，可以抑制由活化退火造成的對(duì)集電極層IOli的損壞。而且，當(dāng)執(zhí)行對(duì)集電極層IOli的犧牲氧化時(shí)，可以在通過(guò)氧化移除保護(hù)層91之后在集電極層IOii上執(zhí)行犧牲氧化，這樣可以簡(jiǎn)化步驟。
[0114](實(shí)施例4)
[0115]如圖22中所示，本實(shí)施例中的碳化硅半導(dǎo)體器件200e是具有溝槽柵極結(jié)構(gòu)的η溝道型IGBT。碳化硅半導(dǎo)體器件200e具有與實(shí)施例1相同的集電極層lOle、漂移層102以及集電極電極114。此外，碳化硅半導(dǎo)體器件200e具有體區(qū)203、發(fā)射極區(qū)204、p+區(qū)205、柵極絕緣膜208、柵電極209、層間絕緣膜210、發(fā)射極接觸電極212以及發(fā)射極布線213。
[0116]柵極絕緣膜208設(shè)置在溝槽206的內(nèi)壁上以連接漂移層102和發(fā)射極區(qū)204。體區(qū)203的面對(duì)柵極絕緣膜208的表面優(yōu)選具有{0-33-8}，并且更優(yōu)選具有(0-33-8)的面取向。
[0117]雖然制造碳化硅半導(dǎo)體器件200e的方法等同于實(shí)施例1在于其通過(guò)步驟SlOl至S106 (圖2)執(zhí)行，但是細(xì)節(jié)上其與實(shí)施例1不同。以下將說(shuō)明制造碳化硅半導(dǎo)體器件200e的方法。
[0118]首先，如步驟SlOl和S102(圖2)，執(zhí)行相同的步驟直至圖4中的步驟(實(shí)施例1)。
[0119]如圖23中所示，形成設(shè)置在漂移層102上并具有P型的體區(qū)203以及設(shè)置在體區(qū)203上以通過(guò)體區(qū)203與漂移層102分離并具有η型的發(fā)射極區(qū)204(圖2:步驟S103)。體區(qū)203和發(fā)射極區(qū)204例如可以通過(guò)離子注入形成。
[0120]如圖23和24中所示，通過(guò)移除碳化硅襯底90暴露集電極層IOle的底表面?zhèn)菼OlB(圖2:步驟S104)。具體而言，通過(guò)在附圖中由箭頭GR所示的方向上執(zhí)行研磨直至由虛線表示的位置來(lái)移除碳化硅襯底90。這時(shí)，可以移除集電極層IOle的底表面?zhèn)菼OlB的一部分。優(yōu)選地，執(zhí)行這種移除使得集電極層IOle保留有不小于5μπι的厚度。
[0121]如圖25中所示，掩膜層217形成在發(fā)射極區(qū)204上。對(duì)于掩膜層217來(lái)說(shuō)，例如可以使用諸如氧化硅膜的絕緣膜。如圖26中所示，開口形成在掩膜層217中?？梢圆捎霉饪虉?zhí)行開口的形成。如圖27中所示，通過(guò)使用掩膜層217的蝕刻形成垂直溝槽216。
[0122]如圖28中所示，形成具有側(cè)壁220的溝槽206。可以通過(guò)用于展現(xiàn)漂移層102、體區(qū)203以及發(fā)射極區(qū)204中的每一個(gè)的預(yù)定晶面的熱蝕刻執(zhí)行這種形成。具體而言，執(zhí)行使用氧氣和氯氣的混合氣體作為反應(yīng)氣體的熱處理。在各個(gè)側(cè)壁220處展現(xiàn)的晶面例如是{0-33-8}。隨后，通過(guò)諸如蝕刻的任意方法移除掩膜層217。
[0123]隨后，使用光刻方法形成具有預(yù)定圖案的抗蝕劑膜(未示出)，以便從溝槽206的內(nèi)部延伸至發(fā)射極區(qū)204的頂表面上。對(duì)于抗蝕劑膜來(lái)說(shuō)，可以使用具有與溝槽206的底部以及發(fā)射極區(qū)204的頂表面的一部分一致的開口圖案的抗蝕劑膜。
[0124]如圖29中所示，通過(guò)使用抗蝕劑膜作為掩膜注入受主型雜質(zhì)的離子，在溝槽206的底部形成電場(chǎng)緩和區(qū)207，并且在發(fā)射極區(qū)204的一部分處形成P+區(qū)205。此后，移除抗蝕劑膜。隨后執(zhí)行活化退火以活化通過(guò)離子注入而注入的雜質(zhì)。
[0125]如圖30中所示，柵極絕緣膜208形成為從溝槽206的內(nèi)部延伸至發(fā)射極區(qū)204和P+區(qū)205的頂表面上(圖2:步驟S105)。如圖31中所示，柵電極209形成在柵極絕緣膜208上以便填充溝槽206的內(nèi)部(圖2:步驟S106)。
[0126]如圖32中所示，層間絕緣膜210形成為覆蓋柵電極209的頂表面以及暴露在P+區(qū)205上的柵極絕緣膜208的頂表面。在層間絕緣膜210和柵極絕緣膜208中形成開口。開口具有暴露發(fā)射極區(qū)204的一部分和P+區(qū)205的底部。隨后，由導(dǎo)體膜形成的發(fā)射極接觸電極212填充開口內(nèi)部。發(fā)射極接觸電極212是與P+區(qū)205和發(fā)射極區(qū)204形成歐姆接觸的歐姆電極。此外，集電極電極114形成在集電極層IOle的底表面?zhèn)壬稀?br> [0127]隨后，形成與發(fā)射極接觸電極212的頂表面接觸并在層間絕緣膜210的頂表面上延伸的發(fā)射極布線213 (圖22)。由此，形成碳化硅半導(dǎo)體器件200e。
[0128]同樣根據(jù)本實(shí)施例，也能獲得基本上等同于實(shí)施例1的效果。
[0129](實(shí)施例5)
[0130]本實(shí)施例中的碳化硅半導(dǎo)體器件基本上等同于實(shí)施例4中的碳化硅半導(dǎo)體器件200e (圖22)。其制造方法通常通過(guò)步驟S201至S206執(zhí)行(圖12)。具體而言，首先，如步驟S201至S203 (圖12)，執(zhí)行等同于上述的步驟直至圖15中的步驟(實(shí)施例2)。隨后，如圖33中所示，在漂移層102的頂表面?zhèn)?02T上，形成如實(shí)施例4中所述的體區(qū)203和發(fā)射極區(qū)204 (圖12:步驟S204)。隨后，如包括步驟S205和S206的步驟(圖12)，從圖25中的步驟(實(shí)施例4)執(zhí)行等同于上述的步驟。由此，獲得基本上等同于碳化硅半導(dǎo)體器件200e的結(jié)構(gòu)。
[0131]同樣根據(jù)本實(shí)施例，也能獲得基本上等同于實(shí)施例2中的效果。
[0132](實(shí)施例6)
[0133]如圖34中所示，本實(shí)施例中的碳化硅半導(dǎo)體器件200i具有通過(guò)離子注入而引入受主型雜質(zhì)的集電極層101i，而不是具有通過(guò)外延生長(zhǎng)而引入受主型雜質(zhì)的集電極層IOle0因?yàn)樘蓟璋雽?dǎo)體器件200i的構(gòu)造除上述外基本上等同于實(shí)施例5中的碳化硅半導(dǎo)體器件200e (圖22)，因此相同或相應(yīng)的元件由相同的附圖標(biāo)記指定并且不再贅述。
[0134]制造碳化硅半導(dǎo)體器件200i的方法通常通過(guò)步驟S201至S206 (圖12)執(zhí)行。具體而言，首先，執(zhí)行等同于上述的步驟直至實(shí)施例3中的圖18中的步驟(圖12:步驟S201和S203)。此后，執(zhí)行從實(shí)施例5中的圖33中的步驟起的步驟，并且由此獲得碳化硅半導(dǎo)體器件 200? (圖 34)。
[0135]同樣根據(jù)本實(shí)施例，也能獲得基本上等同于實(shí)施例3中的效果。
[0136]本文公開的實(shí)施例在任何方面都是說(shuō)明性而非限制性的。本發(fā)明的范圍通過(guò)權(quán)利要求項(xiàng)，而不是上述說(shuō)明書限定，并且旨在涵蓋處于等同于權(quán)利要求項(xiàng)的范圍和含義內(nèi)的任何變型。
[0137]附圖標(biāo)記列表 [0138]90:碳化硅襯底，91:保護(hù)層，100e，100i，200e，2001:碳化硅半導(dǎo)體器件，101e，IOl1:集電極層，102:漂移層，103，203:體區(qū)，104，204:發(fā)射極區(qū)，105，205:p+ 區(qū)，108，208:柵極絕緣膜，109，209:柵電極，110，210:層間絕緣膜，112，212:發(fā)射極接觸電極，113，213:發(fā)射極布線，114:集電極電極，206:溝槽，207:電場(chǎng)緩和區(qū)，216:垂直溝道，217:掩膜層，220:側(cè)壁。
【權(quán)利要求】
1.一種制造碳化硅半導(dǎo)體器件(100e，200e)的方法，包括以下步驟: 在具有n型的碳化硅襯底(90 )上形成集電極層(101e )，所述集電極層具有面對(duì)所述碳化硅襯底的底表面?zhèn)?101B)和與所述底表面?zhèn)认喾吹捻敱砻鎮(zhèn)?101T)，并且具有p型； 在所述集電極層的所述頂表面?zhèn)壬闲纬删哂衝型的漂移層(102); 形成體區(qū)(103，203)和發(fā)射極區(qū)(104，204)，所述體區(qū)設(shè)置在所述漂移層上并且具有p型，所述發(fā)射極區(qū)設(shè)置在所述體區(qū)上以通過(guò)所述體區(qū)來(lái)與所述漂移層分離并且具有n型；在所述體區(qū)上形成柵極絕緣膜(108，208)以連接所述漂移層和所述發(fā)射極區(qū)； 在所述柵極絕緣膜上形成柵電極(109，209);以及 通過(guò)移除所述碳化硅襯底來(lái)暴露所述集電極層的所述底表面?zhèn)取?br> 2.根據(jù)權(quán)利要求1所述的制造碳化硅半導(dǎo)體器件的方法，其中，在形成所述柵電極的步驟之前執(zhí)行暴露所述集電極層的所述底表面?zhèn)鹊牟襟E。
3.根據(jù)權(quán)利要求1或2所述的制造碳化硅半導(dǎo)體器件的方法，其中，在形成所述柵極絕緣膜的步驟之前執(zhí)行暴露所述集電極層的所述底表面?zhèn)鹊牟襟E。
4.根據(jù)權(quán)利要求1至3中的任何一項(xiàng)所述的制造碳化硅半導(dǎo)體器件的方法，其中，暴露所述集電極層的所述底表面?zhèn)鹊牟襟E包括移除所述集電極層的所述底表面?zhèn)鹊囊徊糠值牟襟E。
5.根據(jù)權(quán)利要求1至4中的任何一項(xiàng)所述的制造碳化硅半導(dǎo)體器件的方法，其中，通過(guò)將碳化硅沉積至不小于10 y m的厚度來(lái)執(zhí)行形成所述集電極層的步驟。
6.根據(jù)權(quán)利要求1至5中的任何一項(xiàng)所述的制造碳化硅半導(dǎo)體器件的方法，其中，執(zhí)行暴露所述集電極層的所述底表面?zhèn)鹊腵步驟，使得所述集電極層保留有不小于5 u m的厚度。
7.根據(jù)權(quán)利要求1至6中的任何一項(xiàng)所述的制造碳化硅半導(dǎo)體器件的方法，其中，通過(guò)沉積包含不小于I X IO17Cm3且不大于I X IO21Cm3的濃度的受主型雜質(zhì)的碳化硅來(lái)執(zhí)行形成所述集電極層的步驟。
8.一種制造碳化硅半導(dǎo)體器件(1006，1001，2006，2001)的方法，包括以下步驟: 在具有n型的碳化硅襯底(90)上形成漂移層(102)，所述漂移層具有面對(duì)所述碳化硅襯底的底表面?zhèn)?102B)和與所述底表面?zhèn)认喾吹捻敱砻鎮(zhèn)?102T)，并且具有p型； 通過(guò)移除所述碳化硅襯底來(lái)暴露所述漂移層的所述底表面?zhèn)龋? 在所述漂移層的所述底表面?zhèn)壬闲纬删哂蠵型的集電極層(101e，IOli); 在形成所述集電極層的步驟之后，形成體區(qū)(103，203)和發(fā)射極區(qū)(104，204)，所述體區(qū)設(shè)置在所述漂移層的所述頂表面?zhèn)壬希⑶揖哂蠵型，所述發(fā)射極區(qū)設(shè)置在所述體區(qū)上以通過(guò)所述體區(qū)來(lái)與所述漂移層分離，并且具有n型； 在所述體區(qū)上形成柵極絕緣膜(108，208)以連接所述漂移層和所述發(fā)射極區(qū)；以及 在所述柵極絕緣膜上形成柵電極(109，209 )。
9.根據(jù)權(quán)利要求8所述的制造碳化硅半導(dǎo)體器件(100e,200e)的方法，其中，通過(guò)在所述漂移層的所述底表面?zhèn)壬系耐庋由L(zhǎng)來(lái)執(zhí)行形成所述集電極層的步驟。
10.根據(jù)權(quán)利要求8所述的制造碳化硅半導(dǎo)體器件(100i，200i)的方法，其中，通過(guò)將雜質(zhì)注入到所述漂移層的所述底表面?zhèn)壬蟻?lái)執(zhí)行形成所述集電極層的步驟。
11.根據(jù)權(quán)利要求10所述的制造碳化硅半導(dǎo)體器件的方法，進(jìn)一步包括以下步驟: 在形成所述集電極層的步驟之后執(zhí)行用于活化所述集電極層中的所述雜質(zhì)的活化退火；以及 在執(zhí)行所述活化退火的步驟之后對(duì)所述集電極層執(zhí)行犧牲氧化。
12.根據(jù)權(quán)利要求11所述的制造碳化硅半導(dǎo)體器件的方法，進(jìn)一步包括以下步驟: 在執(zhí)行所述活化退火的步驟之前在所述集電極層上形成保護(hù)層(91);以及 在執(zhí)行所述活化退火的步驟之后通過(guò)氧化來(lái)移除所述保護(hù)層。
13.根據(jù)權(quán)利要求12所述的制造碳化硅半導(dǎo)體器件的方法，其中，所述保護(hù)層是碳層。
14.根據(jù)權(quán)利要求8至13中的任何一項(xiàng)所述的制造碳化硅半導(dǎo)體器件的方法，其中，暴露所述漂移層的所述底表面?zhèn)鹊牟襟E包括移除所述漂移層的所述底表面?zhèn)鹊囊徊糠值牟襟E。
15.根據(jù)權(quán)利要求8至14中的任何一項(xiàng)所述的制造碳化硅半導(dǎo)體器件的方法，其中，執(zhí)行暴露所述漂移層的所述底表面?zhèn)鹊牟襟E，使得所述漂移層保留有不小于75 y m的厚度。
【文檔編號(hào)】H01L29/78GK103782389SQ201280042349
【公開日】2014年5月7日 申請(qǐng)日期:2012年8月15日 優(yōu)先權(quán)日:2011年9月28日
【發(fā)明者】日吉透, 增田健良, 和田圭司 申請(qǐng)人:住友電氣工業(yè)株式會(huì)社