堆疊式封裝體結構的制作方法
【專利摘要】本公開內容的實施例提供一種包括底部封裝體和第二封裝體的堆疊式封裝體布置。第一封裝體包括襯底層，該襯底層包括(i)頂部側和(ii)與頂部側相對的底部側。另外，頂部側限定基本上平坦的表面。第一封裝體也包括耦合到襯底層的底部側的裸片。第二封裝體包括多行焊球，并且第二封裝體經(jīng)由多行焊球附著到襯底層的頂部側的基本上平坦的表面。
【專利說明】堆疊式封裝體結構
[0001]相關申請的交叉引用
[0002]本公開內容要求于2012年8月13日提交的第13/584，027號美國專利申請的優(yōu)先權，該美國專利申請要求于2011年8月19日提交的第61/525，521號美國臨時專利申請的優(yōu)先權，除了與本說明書不一致的那些部分(如果有)之外，出于所有目的而通過完全引用將該美國臨時專利申請的全部說明書結合于此。
【技術領域】
[0003]本公開內容的實施例涉及堆疊式封裝體(POP)結構并且更具體地涉及封裝布置，這些封裝布置并入具有裸片向下倒裝(die-down flipped)結構的基部封裝體。
【背景技術】
[0004]在本文中提供的【背景技術】描述是為了一般地呈現(xiàn)公開內容的背景。當前署名的發(fā)明人的工作在這一【背景技術】部分中描述的程度上以及該描述的可以在提交時未另外限定為現(xiàn)有技術的方面，既未明確地也未暗示地承認為相對于本公開內容的現(xiàn)有技術。
[0005]通常就許多多芯片封裝布置而言，以堆疊式封裝體(PoP)布置或者多芯片模塊(MCM)布置之一來布置封裝布置。這些封裝布置往往相當厚(例如近似1.7毫米至2.0毫米)。
[0006]PoP布置可以包括在彼此上面組合兩個或者更多封裝體的集成電路。例如可以用兩個或者更多存儲器器件封裝體來配置PoP布置。也可以利用在底部封裝體中包括邏輯并且在頂部封裝體中包括存儲器(或者反之亦然)的混合邏輯存儲器堆疊來配置PoP布置。
[0007]通常，與位于PoP布置的底部上的封裝體(在本文中稱為“底部封裝體”)關聯(lián)的裸片將位于底部封裝體上方的封裝體(在本文中稱為“頂部封裝體”)的覆蓋面積(footprint)限制為某個尺寸。此外，這樣的配置一般將頂部封裝體限制為兩行外圍焊球。在圖8中圖示這樣的封裝布置800的示例并且該示例包括頂部封裝體802和底部封裝體804。正如可見，底部封裝體804包括經(jīng)由粘合劑810附著到襯底808的裸片806。裸片806用接線812經(jīng)由接線鍵合工藝耦合到襯底808。提供焊球814用于將封裝布置800耦合到另一襯底(未圖示)，如例如印刷電路板(PCB)。頂部封裝體802包括耦合到襯底818的裸片816。提供焊球820將頂部封裝體802耦合到底部封裝體804。頂部封裝體802可以包括如果希望則一般為包封劑形式的外殼822。正如可見，可能由于存在底部封裝體804的裸片806和外殼824(—般為包封劑的形式并且可以或者可以未被包括)而僅提供兩行焊球820。因此，可能要求頂部封裝體具有更大尺寸或者覆蓋面積以在頂部封裝體附著到底部封裝體時避免底部封裝體的裸片806。這樣的封裝布置800也可能對于頂部封裝體802相對于裸片806和/或外殼824的間隙事項帶來問題。
[0008]圖9圖示封裝布置900的另一示例，其中已經(jīng)用模具陣列工藝(Mold-Array-Process, MAP)創(chuàng)建底部封裝體904。底部封裝體904與圖8的底部封裝體804相似并且包括包封劑906?？傮w蝕刻包封劑906以暴露焊球908。備選地，蝕刻包封劑906，然后在開口 910內沉積焊球908。這樣的封裝布置900同樣由于存在裸片806和包封劑906而僅允許在頂部封裝體802的外圍周圍包括兩行焊球820。這樣的封裝布置800也可能對于頂部封裝體802相對于裸片806和包封劑906的間隙事項以及相對于開口 910的對準事項帶來問題。

【發(fā)明內容】

[0009]在各種實施例中，本公開內容提供一種包括堆疊式封裝體布置的堆疊式封裝體結構，該堆疊式封裝體布置包括底部封裝體和第二封裝體。第一封裝體包括襯底層，該襯底層包括(i)頂部側和(ii)與頂部側相對的底部側。另外，頂部側限定基本上平坦的表面。第一封裝體也包括耦合到襯底層的底部側的裸片。第二封裝體包括多行焊球，并且第二封裝體經(jīng)由多行焊球附著到襯底層的基本上平坦的表面。
[0010]本公開內容也提供一種方法，該方法包括提供包括襯底層的第一封裝體。襯底層包括(i)頂部側和(ii)與頂部側相對的底部側。襯底層的頂部側限定基本上平坦的表面。第一封裝體還包括耦合到襯底層的底部側的裸片。該方法還包括:提供具有多行焊球的第二封裝體，這些多行焊球附著到第二封裝體的底表面；并且經(jīng)由第二封裝體的多行焊球將第二封裝體附著到第一封裝體的基本上平坦的表面。
【專利附圖】

【附圖說明】
[0011]通過結合附圖的以下具體描述，將容易理解本公開內容的實施例。為了有助于這一描述，相似標號表示相似結構單元。在附圖的各圖中通過示例而未通過限制來圖示在本文中的實施例。
[0012]圖1A示意地圖示示例封裝布置，該封裝布置包括裸片向下倒裝PoP結構的示例裸片布置。
[0013]圖1B示意地圖示頂部封裝體附著到底部封裝體的圖1A的示例封裝布置。
[0014]圖2示意地圖示另一示例封裝布置，該封裝布置包括裸片向下倒裝PoP結構的另一示例裸片布置，該向下倒裝PoP結構具有暴露的材料以提供用于散熱的路徑。
[0015]圖3示意地圖示另一示例封裝布置，該封裝布置包括裸片向下倒裝PoP結構的另一示例裸片布置，該裸片向下倒裝PoP結構被暴露以提供用于散熱的路徑。
[0016]圖4示意地圖示另一示例封裝布置，該封裝布置包括具有硅通孔(TSV)的裸片向下倒裝PoP結構的另一示例裸片布置。
[0017]圖5示意地圖示另一示例封裝布置，該封裝布置包括具有嵌入印刷電路板(PCB)和/或插入體的裸片向下倒裝PoP結構的另一示例裸片布置。
[0018]圖6示意地圖示另一示例封裝布置，該封裝布置包括具有嵌入PCB和/或插入體的裸片向下倒裝PoP結構的另一示例裸片布置。
[0019]圖7是用于在本文中描述的PoP結構的方法的工藝流程圖。
[0020]圖8示意地圖示示例PoP封裝布置。
[0021]圖9示意地圖示另一示例PoP封裝布置。
【具體實施方式】[0022]圖1A圖示根據(jù)一個實施例的封裝布置100，其中堆疊式封裝體(PoP)封裝布置包括頂部封裝體102和底部封裝體104。出于示例目的，將封裝體圖示為分離項目。頂部封裝體102包括襯底層106。在頂部封裝體102內的裸片布置可以包括第一裸片108和第二裸片110，其中每個裸片108、110經(jīng)由焊球112附著到襯底層106。這一配置可以包括在焊球112與襯底層116之間的空間中的下填充材料114。焊球112總體位于鍵合焊盤或者接觸區(qū)域處(未圖示)。裸片108、110可以經(jīng)由倒裝芯片操作耦合到襯底層106。備選地，接線鍵合工藝和粘合劑層(未圖示)可以用來將裸片108、110耦合到襯底層106。此外，頂部封裝體102可以包括兩個或者更多個體頂部封裝體102(未圖示)，其中每個個體頂部封裝體102包括一個或者多個裸片。
[0023]根據(jù)各種實施例，第一裸片108和第二裸片110是存儲器器件，并且根據(jù)一個實施例，第一裸片108和第二裸片110是用于移動設備的移動雙數(shù)據(jù)速率(mDDR)同步動態(tài)隨機存取存儲器(DRAM)。移動DDR也稱為低功率DDR。然而可以利用其它類型的存儲器器件，包括但不限于雙數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(DDRSDRAM)、動態(tài)隨機存取存儲器(DRAM)、NOR或者NAND閃存、靜態(tài)隨機存取存儲器(SRAM)等。
[0024]根據(jù)另一實施例，具有第一裸片108和第二裸片110的頂部封裝體102涉及專用產品，并且根據(jù)一個實施例，第一裸片108和/或第二裸片110可以代表用于移動設備的專用集成電路(ASIC)。
[0025]頂部封裝體102還包括多個焊球115。多個焊球115可以附著到頂部封裝體102的襯底層106的底部側。在圖1A的實施例中，多個焊球115形成用于在底部封裝體104上電和物理附著或者堆疊頂部封裝體102的配置。
[0026]為了清楚，在本文中可以并不具體圖示和/或描述在頂部封裝體102內使用的材料和/或在頂部封裝體102內的其它部件。這樣的材料和部件一般在本領域中是熟知的。
[0027]底部封裝體104包括襯底層116，該襯底層包括頂部側117a和底部側117b。如圖1A中所示，頂部側117a定義底部側104的基本上平坦的表面，即基本上無槽、凸塊、缺口、溝等的基本上平滑的表面。在一個實施例中，頂部側117a的基本上平坦的表面不含任何部件，這允許頂部側117a接收(或者支持)頂部封裝體102的各種設計和選擇。因此，底部封裝體104的平坦頂表面提供一種用于頂部封裝體102的多個焊球115附著到底部封裝體104的便利方式，這允許在設計頂部封裝體102 (或者多個個體頂部封裝體102)并且由此設計封裝布置100時的更大靈活性。
[0028]底部封裝體104包括裸片118，該裸片在裸片向下倒裝結構中經(jīng)由粘合劑層120附著到襯底層116的底部側117b。在其它實施例中，如在本文中將進一步討論的那樣，裸片118可以經(jīng)由焊球附著到襯底層116的底部側117b。
[0029]根據(jù)各種實施例，裸片118可以是存儲器器件，比如用于移動設備的移動雙數(shù)據(jù)速率(mDDR)同步動態(tài)隨機存取存儲器(DRAM)?？梢岳闷渌愋偷拇鎯ζ髌骷ǖ幌抻陔p數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(DDR SDRAM)、動態(tài)隨機存取存儲器(DRAM)、NOR或者NAND閃存、靜態(tài)隨機存取存儲器(SRAM)等。根據(jù)另一實施例，裸片118可以是用于創(chuàng)建混合邏輯存儲器堆疊的邏輯器件，該混合邏輯存儲器堆疊包括在底部封裝體104上的邏輯和在頂部封裝體102上的存儲器。
[0030]裸片118具有包括一個或者多個鍵合焊盤112a、112b的表面。一個或者多個焊盤122a、122b總體包括導電材料，如比如鋁或者銅?？梢栽谄渌鼘嵤├惺褂闷渌m當材料。裸片118經(jīng)由耦合到對應鍵合焊盤122a、122b的鍵合接線126a、126b而耦合到位于襯底層116上的一個或者多個襯底焊盤124a、124b。裸片118可以通過模制材料粘附到底部封裝體104。在其它實施例中，裸片118可以經(jīng)由倒裝芯片或者傳導粘合劑與襯底層116電互連。裸片118的電信號可以例如包括用于在裸片118上形成的集成電路(IC)器件(未圖示)的輸入/輸出(I/O)信號和/或電源/接地。
[0031]根據(jù)一個實施例，經(jīng)由模具陣列工藝(MAP)創(chuàng)建底部封裝體104。底部封裝體104還包括總體為包封劑這一形式的外殼128。蝕刻外殼128以暴露焊球129。備選地，在蝕刻外殼128之后向外殼128的蝕刻的開口 131中添加焊球129。焊球130被添加到焊球129并且可以用來將封裝布置100耦合到襯底(未圖示)，如比如印刷電路板(PCB)、另一封裝體等。備選地,在蝕刻外殼128之后向蝕刻的開口 131中添加單獨焊球(組合的焊球129和焊球130)。焊球130總體在底部封裝體104的側部或者外圍周圍，由此形成球柵陣列(BGA)。
[0032]為了清楚，在本文中可以未具體圖示和/或描述在底部封裝體104內使用的材料和在底部封裝體104內的其它部件。這樣的材料和部件一般在本領域中是熟知的。
[0033]圖1B圖示頂部封裝體102附著到底部封裝體104的封裝布置100。在圖1A和IB的實施例中，多個焊球115形成用于將頂部封裝體102電和物理附著或者堆疊到底部封裝體104的配置。如先前指出的那樣，頂部封裝體102可以包括附著到底部封裝體104的兩個或者更多個體頂部封裝體。
[0034]本公開內容的附加實施例總體涉及包括具有裸片向下倒裝結構的底部封裝體104的各種實施例并且在圖2至圖6中圖示的封裝布置。為了簡潔，在本文中未進一步討論與圖2至圖7中的部件相同或者相似的圖1中所示部件。
[0035]圖2圖示包括頂部封裝體102和底部封裝體204的封裝布置200的另一實施例。在圖2的實施例中，在裸片118的底部側上包括熱傳導材料206。在一個實施例中，熱傳導材料206經(jīng)由粘合劑層208附著到裸片118的底部側。熱傳導材料206包括但不限于金屬、硅或者適合用于良好熱傳導的任何材料。
[0036]底部封裝體204包括耦合到熱傳導材料206的熱界面材料(--Μ) 210。TIM210包括但不限于膜、油脂成分和下填充材料。膜可以是可以通過沉積非晶材料來制備的超薄、熱傳導材料。油脂成分可以包括具有高熱傳導率和優(yōu)良分配特性的成分。常見TIM是白色膏或者熱油脂，通常為氧化鋁、氧化鋅或者氮化硼填充的硅樹脂油。一些類型的TIM使用微粉化或者磨成粉的銀。另一類型的--Μ包括相變材料。相變材料一般在室溫為固體，但是在操作溫度液化并且表現(xiàn)如同油脂。
[0037]可以基于希望的物理性質選擇下填充材料。因此，熱傳導材料206提供用于向TIM210散熱的路徑。封裝布置200可以耦合到襯底(未圖示)，如比如PCB或者另一封裝布置?？梢栽谝r底中提供孔以容納--Μ210。
[0038] 圖3圖示包括頂部封裝體102和底部封裝體304的封裝布置300的一個實施例。裸片118經(jīng)由焊球306附著到襯底層116。根據(jù)各種實施例，在焊球306之間在裸片118與襯底層116之間提供下填充材料308。下填充材料308提供對由焊球306形成的接頭的保護。它也防止裸片118的內層的破裂和分層。下填充材料308可以是高純度、低應力液體環(huán)氧樹脂。總體而言，焊球306的尺寸越大，對于下填充材料308的需要就越少。[0039]底部封裝體304包括耦合到裸片118的背側的熱界面材料(--Μ) 310。TIM310包括但不限于如先前描述的膜、油脂成分和下填充材料。在圖3的實施例中，暴露裸片118的背側。裸片118的暴露的背側提供用于向--Μ310散熱的路徑。封裝布置300可以耦合到襯底(未圖示)，如比如PCB或者另一封裝布置?？梢栽谝r底中提供孔以容納--Μ310。
[0040]圖4圖示包括頂部封裝體102和底部封裝體404的封裝布置400的一個實施例。裸片118經(jīng)由焊塊306附著到襯底層116。在位于底部封裝體404的裸片118與襯底層116之間的空間中提供下填充材料308。下填充材料308提供對由焊球306形成的接頭的保護。
[0041]在圖4的實施例中，裸片118包括硅通孔(TSV) 406。在一個實施例中，可以在外殼128內凹陷裸片118以幫助暴露裸片118的背側。TSV406是穿過裸片118到達焊球306的豎直電連接過孔(豎直互連接入)。在一個實施例中，底部封裝體404包括附著到底部封裝體404的附加焊球408。附加焊球408可以例如用于接地/電源和輸入/輸出。[0042]一個或者多個TSV406電耦合到鍵合焊盤(未圖示)并且總體由導電材料(例如銅)填充以經(jīng)過裸片118路由電信號。TSV406往往提供相對于鍵合接線的改進的性能，因為過孔的密度與鍵合接線比較明顯更高并且連接的長度更短。裸片118的暴露的背側提供底部封裝體404的散熱。因此，封裝布置400可以對于使用封裝布置400的電子設備提供增加的引腳計數(shù)和更高的速度。
[0043]圖5圖示包括頂部封裝體102和底部封裝體504的封裝布置500的一個實施例。裸片118經(jīng)由焊塊306附著到襯底層510。
[0044]在圖5的實施例中，底部封裝體504包括附著到裸片118的底部側的一個或者多個PCB和/或插入體506。根據(jù)各種實施例，PCB/插入體506使用熱壓縮工藝或者焊接回流工藝來鍵合到裸片118。也就是說，在PCB/插入體506和裸片118上形成一個或者多個導電結構(例如柱、凸塊、焊盤、重分布層)以在PCB/插入體506與裸片118之間形成鍵合。
[0045]在一些實施例中，裸片118和PCB/插入體506均包括具有相同或者相似熱膨脹系數(shù)(CTE)的材料(例如硅)。將具有相同或者相似CTE的材料用于裸片118和PCB/插入體506減少了與材料的加熱和/或冷卻失配相關聯(lián)的應力。
[0046]PCB/插入體506向裸片118提供物理緩沖、支撐和加強媒介，尤其是在形成一個或者多個層以在外殼128中嵌入裸片118期間。也就是說，如在本文中描述的那樣耦合到PCB/插入體506的裸片118提供受保護的集成電路結構，該集成電路結構比裸片118本身在結構上對與制作外殼128關聯(lián)的應力更有彈性，從而造成底部封裝體504的提高的產量和可靠性。
[0047]在一個實施例中，底部封裝體504包括附加焊球512。附著到PCB/插入體506的附加焊球512可以例如用于接地/電源和輸入/輸出。
[0048]圖6圖示包括頂部封裝體102和底部封裝體604的封裝布置600的一個實施例。裸片118經(jīng)由粘合劑層120附著到襯底層116。如圖所示，裸片118經(jīng)由接線鍵合工藝耦合到襯底層116。
[0049]焊塊606附著到裸片118的底部側。PCB或者插入體608附著到焊球606。在一個實施例中，可以暴露或者凹陷PCB/插入體608。在一個實施例中，底部封裝體604包括附加焊球610。附加焊球610可以例如用于接地/電源和輸入/輸出。圖6的實施例可以允許附加引腳計數(shù)，并且提供用于底部封裝體604的散熱的經(jīng)由PCB/插入體608的路徑。[0050]圖7圖示根據(jù)本公開內容的一個實施例的示例方法700。在702，方法700包括提供包括襯底層的第一封裝體，其中襯底層包括(i)頂部側和(ii)與頂部側相對的底部側，其中襯底層的頂部側限定基本上平坦的表面，并且其中第一封裝體還包括耦合到襯底層的底部側的裸片。
[0051]在704，方法700包括提供具有多行焊球的第二封裝體，這些多行焊球附著到第二封裝體的底表面。
[0052]在706，方法700包括經(jīng)由第二封裝體的多行焊球將第二封裝體附著到第一封裝體的基本上平坦的表面。
[0053]該描述可以使用基于透視的描述，比如上/下、之上/之下、和/或、或者頂部/底部。這樣的描述僅用來有助于討論而未旨在于將在本文中描述的實施例的應用限制為任何特定取向。
[0054]出于本公開內容的目的，短語“A/B”意味著A或者B。出于本公開內容的目的，短語“A和/或B”意味著“(A)、⑶或者(A和B)”。出于本公開內容的目的，短語“A、B和C中的至少一個”意味著“ (A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C) ”。出于本公開內容的目的，短語“(A)B”意味著“(B)或者(AB) ”，也就是說，A是可選要素。
[0055]以在理解要求保護的主題內容時最有幫助的方式將各種操作依次描述為多個分立操作。然而不應解釋描述順序為意味著這些操作必然地依賴于順序。具體而言，可以不按照呈現(xiàn)順序執(zhí)行這些操作?？梢园凑张c描述的實施例不同的順序執(zhí)行描述的操作。在附加實施例中可以執(zhí)行各種附加操作和/或可以省略描述的操作。
[0056]描述使用短語“在一個實施例中”、“在實施例中”或者相似言語，這些短語可以各自指代相同或者不同實施例中的一個或者多個實施例。另外，術語“包括”、“具有”等如關于本公開內容的實施例使用的那樣同義。
[0057]術語芯片、集成電路、單片器件、半導體器件、裸片和微電子器件在微電子領域中經(jīng)常可互換地使用。本發(fā)明適用于所有上述器件，因為它們在領域中廣為理解。
[0058]雖然在本文中已經(jīng)圖示和描述某些實施例，但是被設計用于實現(xiàn)相同目的的廣泛多種備選和/或等效實施例或者實現(xiàn)方式可以替換圖示和描述的實施例，而未脫離本公開內容的范圍。本公開內容旨在于覆蓋在本文中討論的實施例的任何改寫或者變化。因此清楚地旨在于在本文中描述的實施例僅由權利要求及其等效含義限制。
【權利要求】
1.一種堆疊式封裝體布置，包括: 第一封裝體，包括: 襯底層，包括(i)頂部側和(ii)與所述頂部側相對的底部側，其中所述襯底層的所述頂部側限定基本上平坦的表面，以及 裸片，耦合到所述襯底層的所述底部側；以及 第二封裝體，包括多行焊球， 其中所述第二封裝體經(jīng)由所述多行焊球附著到所述第一封裝體的所述襯底層的所述頂部側的所述基本上平坦的表面。
2.根據(jù)權利要求1所述的堆疊式封裝體布置，還包括: 粘合劑層，位于所述裸片與所述襯底層之間， 其中所述粘合劑層將所述裸片附著到所述第二封裝體的所述襯底層的所述底部側。
3.根據(jù)權利要求1所述的堆疊式封裝體布置，還包括: 鍵合焊盤，位于所述裸片的所述底部側上；以及 襯底焊盤，位于所述第二封裝體的所述襯底層的所述底部側上， 其中所述裸片的所述鍵合焊盤經(jīng)由接線耦合到所述襯底層的所述襯底焊盤以路由所述裸片的電信號。
4.根據(jù)權利要求1所述的堆疊式封裝體布置，其中所述多行焊球包括第一焊球，并且所述堆疊式封裝體布置還包括:` 第二焊球，附著到所述襯底層的所述底部側以將所述裸片電連接到所述第二封裝體的所述襯底層；以及 下填充材料，位于所述第二焊球與所述第二封裝體的所述襯底層之間。
5.根據(jù)權利要求1所述的堆疊式封裝體布置，其中所述多行焊球包括第一焊球，并且所述堆疊式封裝體布置還包括: 第二焊球，附著到所述第二封裝體的底部側；并且 所述第二焊球位于所述第二封裝體的外圍周圍以由此形成球柵陣列。
6.根據(jù)權利要求1所述的堆疊式封裝體布置，其中 所述多行焊球包括第一焊球； 所述襯底層包括第一襯底層； 所述第一封裝體包括布置于第二裸片旁邊的第一裸片；并且 所述第一裸片和所述第二裸片中的每個裸片經(jīng)由第二焊球連接到所述第一封裝體中的第二襯底層。
7.根據(jù)權利要求1所述的堆疊式封裝體布置，還包括: 熱界面材料，附著到所述裸片的底部側。
8.根據(jù)權利要求7所述的堆疊式封裝體布置，還包括: 熱傳導材料，附著到所述熱界面材料。
9.根據(jù)權利要求8所述的堆疊式封裝體布置，其中所述熱界面材料包括膜、油脂成分或者下填充材料之一。
10.根據(jù)權利要求1所述的堆疊式封裝體布置，還包括: 附著到所述裸片的底部側的(i)插入體或者(ii)印刷電路板之一。
11.根據(jù)權利要求1所述的堆疊式封裝體布置，其中: 所述多行焊球包括第一多行焊球； 所述堆疊式封裝體布置還包括第三封裝體，所述第三封裝體包括第二多行焊球；所述第一封裝體經(jīng)由所述第一多行焊球附著到所述第二封裝體的所述基本上平坦的表面；并且 所述第三封裝體經(jīng)由所述第二多行焊球附著到所述第二封裝體的所述基本上平坦的表面。
12.根據(jù)權利要求1所述的堆疊式封裝體布置，其中所述多行焊球包括第一焊球，并且所述堆疊式封裝體布置還包括: 第二焊球，附著到所述襯底層的所述底部側和所述裸片的頂部側；以及位于所述裸片中的多個硅通孔，其中所述多個硅通孔分別在至少一些所述第二焊球與多個第三焊球之間延伸，所述多個第三焊球附著到所述底部封裝體的底部側。
13.—種方法,包括: 提供包括襯底層的第一封裝體，其中所述襯底層包括(i)頂部側和(ii)與所述頂部側相對的底部側，其中所述襯底層的所述頂部側限定基本上平坦的表面，并且其中所述第一封裝體還包括耦合到所述襯底層的所述底部側的裸片； 提供具有多行焊球的第二封裝體，所述多行焊球附著到所述第二封裝體的底表面；并且 經(jīng)由所述第 二封裝體的所述多行焊球將所述第二封裝體附著到所述第一封裝體的所述基本上平坦的表面。
14.根據(jù)權利要求13所述的方法，其中將所述裸片附著到所述襯底層的所述底部側包括經(jīng)由粘合劑層將所述裸片附著到所述襯底層的所述底部側。
15.根據(jù)權利要求13所述的方法，其中所述多行焊球包括第一焊球，并且將所述裸片附著到所述襯底層的所述底部側包括經(jīng)由第二焊球將所述裸片附著到所述襯底層的所述底部側。
16.根據(jù)權利要求15所述的方法，還包括: 在位于(i)所述第二焊球之間以及(ii)所述裸片與所述第一封裝體的所述襯底層的所述底部側之間的空間之間提供下填充材料。
17.根據(jù)權利要求13所述的方法，還包括: 在所述裸片上提供鍵合焊盤，其中所述鍵合焊盤定位于所述裸片的底部側上； 在所述襯底層上提供襯底焊盤，其中所述襯底焊盤定位于所述第一封裝體的所述襯底層的所述底部側上；并且 經(jīng)由接線鍵合工藝將所述裸片上的所述鍵合焊盤耦合到所述襯底層上的所述襯底焊盤，以由此路由所述裸片的電信號。
18.根據(jù)權利要求13所述的方法，其中所述多行焊球包括第一焊球，并且所述方法還包括: 將第二焊球附著到所述第一封裝體的底部側， 其中所述第二焊球定位于所述第一封裝體的右側和左側。
19.根據(jù)權利要求13所述的方法，還包括:將熱界面材料附著到所述裸片的底部側。
20.根據(jù)權利要求13所述的方法，其中所述多行焊球包括第一焊球，并且所述方法還包括: 在所述襯底層的所述底部側上附著第二焊球； 經(jīng)由所述第二焊球將所述裸片附著到所述襯底層的所述底部側；并且在所述裸片中提供硅通孔以將所述第二焊球連接到第三焊球，所述第三焊球附著到所述第一封裝體的底部側。
21.根據(jù)權利要求13所述的方法，其中所述多行焊球包括第一焊球，并且所述方法還包括: 將第二焊球附著到所述裸片的底部側；并且 將(i)插入體或者(ii)印刷電路板之一耦合到所述第二焊球。
22.根據(jù)權利要求13所述的方法，其中: 所述多行焊球包括第一多行焊球；并且 所述方法還包括: 提供具有第二多行焊球的第三封裝體，所述第二多行焊球附著到所述第三封裝體的底表面，并且 經(jīng)由所述第二多行焊球將所述第三封裝體附著到所述第一封裝體的所述基本上平坦的表面。`
【文檔編號】H01L25/10GK103890942SQ201280050766
【公開日】2014年6月25日 申請日期:2012年8月15日 優(yōu)先權日:2011年8月19日
【發(fā)明者】高華宏, S-m·劉 申請人:馬維爾國際貿易有限公司