包括具有改進(jìn)的鈍化層的iii-n層堆疊的器件及相關(guān)聯(lián)的制造方法
【專(zhuān)利摘要】公開(kāi)了一種包括特征在于二維電子氣的III-N層堆疊的器件，所述器件包括：III-N層；所述III-N層頂部的Al-III-N層；所述Al-III-N層頂部的鈍化層，所述鈍化層包括氮化硅(SiN)；其中所述鈍化層包括Al-III-N界面處的全晶體子層并且所述全晶體子層的至少一部分包括Al和/或B；以及用于制造所述器件的相關(guān)聯(lián)的方法。
【專(zhuān)利說(shuō)明】包括具有改進(jìn)的鈍化層的Μ I-N層堆疊的器件及相關(guān)聯(lián)的 制造方法 發(fā)明領(lǐng)域
[0001] 本發(fā)明涉及半導(dǎo)體處理的領(lǐng)域，更具體地，涉及包括III-N層堆疊的器件以及用 于制造這樣的器件的方法。

【背景技術(shù)】
[0002] 使用氮化硅（SiN)作為III-N HEMT器件的鈍化層是已知的。因?yàn)樯⑸湫?yīng)和器 件的動(dòng)態(tài)性能的可能變化，鈍化是重要的。已經(jīng)表明，鈍化層應(yīng)當(dāng)足夠厚（例如，具有大于 200nm的厚度）。這示出在圖2中。SiN被就地沉積。
[0003] 在其保持在晶體管類(lèi)型的器件的阻擋層和柵極之間的情況下，SiN層也可被用作 柵極介電層，如圖1所示。這樣的柵極介電層通常降低柵極的泄漏電流并對(duì)該器件的改進(jìn) 的可靠性作出貢獻(xiàn)。
[0004] 然而，在被用作柵極介電層時(shí)，SiN層不應(yīng)過(guò)厚：將實(shí)際柵極與二維電子氣（2DEG) 分開(kāi)降低了這兩者之間耦合的電容，這造成該器件的較低跨導(dǎo)（gm)以及負(fù)的且對(duì)于實(shí)際 應(yīng)用而言過(guò)高的閾值電壓（Vth)。理想地，SiN柵極介電層在3nm和10nm厚之間。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目標(biāo)是提供具有改進(jìn)的鈍化層的、包括特征在于二維電子氣的III-N層 堆疊的器件。
[0006] 這一目標(biāo)用根據(jù)本發(fā)明的各獨(dú)立權(quán)利要求的方法和裝置來(lái)滿(mǎn)足。各從屬權(quán)利要求 涉及優(yōu)選實(shí)施例。
[0007] 就地SiN的經(jīng)改進(jìn)的鈍化屬性歸因于較高密度的SiN和與（In) AlGaN經(jīng)改進(jìn)的對(duì) 接：
[0008] ERDA已經(jīng)揭示就地SiN因?yàn)榈蜌浜慷哂懈呙芏?。從存?chǔ)器技術(shù)中已知，SiN 在捕獲電荷時(shí)非常高效且氫在這之中發(fā)揮作用。
[0009] TEM已經(jīng)揭示SiN的前幾個(gè)單層外延地生長(zhǎng)在（In) AlGaN阻擋層上。然而，隨后生 長(zhǎng)的SiN很快恢復(fù)到無(wú)定形層。通過(guò)用外延地匹配的層來(lái)端接（In) AlGaN阻擋層的表面， 存在較少的懸空鍵或不良端接的鍵（bond)。這些懸空鍵創(chuàng)建能帶中的陷阱狀態(tài)，使得這樣 的懸空鍵的消除產(chǎn)生更好的鈍化屬性。此外，與無(wú)定形SiN相比，晶體SiN在該塊中也具有 較少的懸空鍵--無(wú)論它是否由原子氫端接。未被端接的懸空鍵和通過(guò)氫來(lái)端接的這樣的 懸空鍵兩者創(chuàng)建了能帶中的陷阱狀態(tài)。
[0010] 因此，據(jù)信，在被用作鈍化層或柵極介電層時(shí)，完全外延地生長(zhǎng)的SiN層的存在 (即，全晶體的SiN層）有益于器件性能。
[0011] (In)AlGaN阻擋層的頂部的柵極介電層的鈍化屬性對(duì)于器件性能而言也非常重 要。柵極介電層與阻擋層之間的界面處的界面密度狀態(tài)具有對(duì)電子器件參數(shù)的直接影響， 如高頻跨導(dǎo)或亞閾值斜率。因?yàn)闁艠O介電層的厚度由外延生長(zhǎng)過(guò)程而非由諸如蝕刻工藝等 處理步驟的均勻性來(lái)限定，所以它被非常好地控制并且所得的器件具有擁有非常低的跨距 (spread)的重要參數(shù)，如Vth和柵極泄露電流。
[0012] 根據(jù)本發(fā)明的第一方面，提供了一種包括特征在于二維電子氣的III-N層堆疊的 器件，所述器件包括：
[0013] III-N 層；
[0014] 所述III-N層頂部的A1-III-N層；
[0015] 所述ΑΙ-III-N層頂部的鈍化層，所述鈍化層包括氮化娃（SiN);
[0016] 其中所述鈍化層包括A1-III-N界面處的全晶體子層并且所述全晶體子層的至少 一部分包括A1或B。
[0017] 二維電子氣（2DEG)是在兩個(gè)維度上自由移動(dòng)但在第三維度上緊密地受約束的電 子氣。這一緊密約束造成在該方向上的運(yùn)動(dòng)的量化能級(jí)。電子看起來(lái)是嵌入在3D世界中 的2D薄片。
[0018] III-N層堆疊可包括III-N層（例如，GaN層）和III-N層頂部上的A1-III-N(例 如，AlGaN、InAlGaN)層。2DEG通常可存在于或生成在這兩層之間的界面處。
[0019] 優(yōu)選地，SiN是就地生長(zhǎng)的SiN。一個(gè)優(yōu)點(diǎn)是就地生長(zhǎng)的SiN的晶體性通過(guò)用諸 如A1或B等對(duì)它摻雜或添加諸如A1或B等物質(zhì)來(lái)維持。Takizawa(電子材料期刊，卷37, 2008年第5期，第628頁(yè)，2008年）顯示就地SiN具有與β相SiN相似的晶體結(jié)構(gòu)。β相 SiN的理論面內(nèi)晶格常數(shù)比GaN的大19%，并且就地SiN由此當(dāng)生長(zhǎng)在GaN頂部上時(shí)變形 成為所謂的缺陷纖鋅礦結(jié)構(gòu)以接納這一應(yīng)力。公知的是，大晶格失配是將外延生長(zhǎng)模式從 二維逐層生長(zhǎng)模式恢復(fù)成三維Volker-Weber生長(zhǎng)模式（這隨后進(jìn)而更易于轉(zhuǎn)變成無(wú)定形 生長(zhǎng)模式）的觸發(fā)。根據(jù)本發(fā)明的各方面，比Si更小的原子因而被包括，諸如A1或B，以縮 小β相SiN的晶格常數(shù)并使其與GaN晶格常數(shù)更好地匹配。此外，B和A1具有非常高的 鍵強(qiáng)度。
[0020] 全晶體子層中A1或B的濃度可以例如在從約lel5/cm3的雜質(zhì)摻雜水平到10%到 20%的實(shí)際合金濃度（約le23/cm3)的范圍內(nèi)。該濃度可以例如在從lel5/cm3直到le20/ cm 3、或直到lel9/cm3、或直到lel8/cm3、或直到lel7/cm 3、或直到lel6/cm3的范圍中。該濃 度可以例如在從le21/cm3到le23/cm 3的范圍中或在從le22/cm3到le23/cm3的范圍中。
[0021] 在SiN晶格中包括A1的附加優(yōu)點(diǎn)是對(duì)基于氟的等離子體中的干法蝕刻的經(jīng)改進(jìn) 的抗蝕性，因?yàn)锳1和F之間的相互作用造成了高度不揮發(fā)的A1F。這一抗性依賴(lài)于A1含 量，即對(duì)于較高濃度抗性較高且對(duì)于較低濃度抗性較低。優(yōu)選地，AlGaN合金被用作蝕刻停 止（A1濃度量級(jí)是le23/cm 3)，因?yàn)檫@樣的合金擔(dān)當(dāng)完美蝕刻停止（沒(méi)有發(fā)生蝕刻，除了通 過(guò)動(dòng)能粒子進(jìn)行移除）。較低濃度將仍然減緩蝕刻，并且可仍然是有利的。
[0022] 在一優(yōu)選方法中，在晶體管器件的柵極沉積之前，通過(guò)選擇性蝕刻，無(wú) A1或較少 A1摻雜的SiN將被移除，使得柵極直接接觸A1摻雜的SiN，但它在一方面的晶體管器件的 柵極與另一方面的源極或漏極之間的區(qū)域中保持，以維持良好的鈍化屬性。也相信，B摻雜 或包括B的SiN是作為具有對(duì)基于氟的等離子體中的干法蝕刻的高抗蝕性的層的良好候 選。A1摻雜或包括A1的SiN的帶隙以及B摻雜或包括B的SiN的帶隙大大高于SiN的帶 隙，進(jìn)一步使得這些材料成為比SiN更佳的柵極介電層選擇。
[0023] 根據(jù)各優(yōu)選實(shí)施例，全晶體子層包括至少幾個(gè)晶體單層。
[0024] 根據(jù)各優(yōu)選實(shí)施例，全晶體子層具有0. lnm和20nm之間的厚度，優(yōu)選地在3nm和 10nm之間。
[0025] 根據(jù)各優(yōu)選實(shí)施例，全晶體子層包括遍布整個(gè)層的A1和/或B。A1或B可例如以 均勻的方式分布在整個(gè)層中。換言之，A1或B遍布該層的密度可基本上恒定。
[0026] 根據(jù)各優(yōu)選實(shí)施例，全晶體子層的至少一部分或晶體子層的全部是A1和/或B摻 雜的。
[0027] 根據(jù)各優(yōu)選實(shí)施例，鈍化層還包括全晶體子層頂部上的第二SiN子層。
[0028] 根據(jù)各優(yōu)選實(shí)施例，第二SiN子層不包括A1-，不包括B-，或不包括A1和B中的任 一個(gè)。
[0029] 根據(jù)各優(yōu)選實(shí)施例，全晶體子層包括A1且第二SiN子層包括比全晶體子層更少的 A1。例如，全晶體子層可以是A1摻雜的且第二SiN子層可以是比全晶體子層更少A1摻雜 的。
[0030] 根據(jù)各優(yōu)選實(shí)施例，全晶體子層包括B且第二SiN子層包括比全晶體子層更少的 B。例如，全晶體子層可以是B摻雜的且第二SiN子層可以是比全晶體子層更少B摻雜的。 [0031 ] 注意，全晶體子層可包括A1，而第二SiN子層可包括B，或反之。
[0032] 根據(jù)各優(yōu)選實(shí)施例，該器件還包括全晶體子層與第二SiN子層之間的A1N或BN層 (中間層）。這可以是有利的，因?yàn)樗筛倪M(jìn)觸點(diǎn)蝕刻的選擇性。優(yōu)選地，A1N或BN中間層 具有50nm和500nm之間的厚度。它可以例如是約200nm厚。
[0033] 注意，A1N或BN中間層中的任一個(gè)可以與構(gòu)成全晶體子層的A1-和/或B-相組 合。
[0034] 根據(jù)本發(fā)明的各方面，因而可提供雙重功能鈍化堆疊，例如包括A1摻雜或B摻雜 的SiN，并且提供在無(wú) A1或無(wú) B或者較少A1摻雜或較少B摻雜的SiN的頂部上，其中A1摻 雜的SiN或B摻雜的SiN的厚度適于用作柵極介電層并且鈍化層的總厚度足夠大以擔(dān)當(dāng)良 好的鈍化無(wú) A1和/或無(wú) B SiN的至少一部分可外部沉積，優(yōu)選地通過(guò)LPCVD，但也可通過(guò) PECVD〇
[0035] 根據(jù)本發(fā)明的各實(shí)施例，III-N層堆疊外延地生長(zhǎng)在基板上。根據(jù)各優(yōu)選實(shí)施例， 基板是Si〈lll>。或者，基板可以是例如Ge〈lll>。根據(jù)其他實(shí)施例，基板可以是具有晶體 Ge覆蓋的Si基板，晶體Ge覆蓋外延地生長(zhǎng)在該Si基板頂部上。Si與Ge之間可存在分級(jí) SiGe過(guò)渡層。根據(jù)其他較佳實(shí)施例，基板是絕緣體上Si (SOI)基板。在其他實(shí)施例中，基板 可以是SiC基板或者藍(lán)寶石基板或者獨(dú)立GaN或獨(dú)立A1N基板。
[0036] 外延層結(jié)構(gòu)可包括基板與III-N層堆疊之間的一個(gè)或多個(gè)（In)AlGaN緩沖層，并 且包括InAlGaN溝道層和InAlGaN阻擋層。這些溝道和阻擋層隨后被用鈍化層堆疊就地覆 蓋，鈍化層堆疊的一個(gè)或多個(gè)起始層是晶體。
[0037] 在一示例中，（In)AlGaN緩沖層單獨(dú)地通常是500nm厚（厚度優(yōu)選地在50nm到 2μπι的范圍內(nèi)），其中A1含量通常在0% -100%之間變化，優(yōu)選地在1% -99%之間，更優(yōu) 選地在20%和90%之間，諸如例如50%。這些緩沖層也可任選地包括另一 III族元素，如 銦?？偅↖n)AlGaN緩沖通常是100nm到10 μ m厚，諸如從500nm到5 μ m厚。
[0038] 根據(jù)各優(yōu)選實(shí)施例，InAlGaN溝道層的厚度在5nm到2 μ m的范圍內(nèi)。例如，溝道 層的厚度可以在20nm到1 μ m的范圍內(nèi)，或在20nm和500nm的范圍內(nèi)，或在20nm到250nm、 50nm到200nm之間的范圍內(nèi)，諸如例如150nm。
[0039] 根據(jù)各優(yōu)選實(shí)施例，InAlGaN阻擋層的厚度在lnm到50nm的范圍內(nèi)。例如，阻擋 層的厚度優(yōu)選地在5nm到25nm的范圍內(nèi)，諸如例如20nm。
[0040] 根據(jù)各優(yōu)選實(shí)施例，鈍化層堆疊的各單獨(dú)層中的任一層的厚度在0. lnm到500nm 的范圍內(nèi)。例如，A1摻雜或B摻雜的SiN(或即AlSiN或BSiN)的厚度優(yōu)選地在0. lnm到 50nm、3nm到15nm的范圍內(nèi)，諸如例如10nm。A1N或BN層優(yōu)選地具有0· lnm和10nm的范 圍內(nèi)的厚度，優(yōu)選地在〇. 5nm到3nm的范圍內(nèi)，例如lnm。較少摻雜或無(wú)摻雜SiN優(yōu)選地具 有10nm到1 μ m的范圍內(nèi)的厚度，優(yōu)選地在50nm到500nm的范圍內(nèi)，例如200nm。優(yōu)選地， 鈍化層堆疊包括或包含SiN和/或AlSiN(或BSiN)和/或具有高密度的A1摻雜（或B摻 雜）SiN層，它們?cè)贛OCVD反應(yīng)器中被就地沉積?；蛘撸瑹o(wú) A1和/或較少A1摻雜的SiN的 至少一部分可外部沉積，優(yōu)選地通過(guò)LPCVD，但也可通過(guò)PECVD。
[0041] 根據(jù)各優(yōu)選實(shí)施例，該器件還包括延伸穿過(guò)SiN子層并在存在A1N或BN層的情況 下穿過(guò)所述A1N或BN層的至少一個(gè)柵極觸點(diǎn)，所述柵極觸點(diǎn)接觸全晶體子層。
[0042] 根據(jù)各優(yōu)選實(shí)施例，包括A1N或BN層，該器件還包括延伸穿過(guò)SiN子層的至少一 個(gè)柵極觸點(diǎn)，該柵極觸點(diǎn)接觸A1N或BN層。
[0043] 根據(jù)各優(yōu)選實(shí)施例，該器件還包括基本上延伸穿過(guò)SiN子層并在存在A1N或BN層 的情況下穿過(guò)所述A1N或BN層并且通過(guò)一個(gè)或多個(gè)高k介電層與全晶體子層分開(kāi)的至少 一個(gè)柵極觸點(diǎn)。高k介電層可以例如包括氧化鋁、或氧化鉿、或氧化鋯。
[0044] 根據(jù)各優(yōu)選實(shí)施例，包括A1N或BN層，該器件還包括基本上延伸穿過(guò)SiN子層并 通過(guò)一個(gè)或多個(gè)高k介電層與所述A1N和BN分開(kāi)的至少一個(gè)柵極觸點(diǎn)。
[0045] 就地生長(zhǎng)的A1摻雜或B摻雜的SiN與高k介電層的組合是有利的，因?yàn)樗筛倪M(jìn) 柵極介電層。
[0046] 根據(jù)各優(yōu)選實(shí)施例，該器件還包括基本上延伸穿過(guò)SiN子層并且通過(guò)氧化鋁層與 所述全晶體子層分開(kāi)的至少一個(gè)柵極觸點(diǎn)，所述氧化鋁與所述A1N處于同一水平。根據(jù)各 優(yōu)選實(shí)施例，高k介電層（氧化鋁）通過(guò)對(duì)A1N中間層進(jìn)行局部氧化（熱、等離子體、臭氧） 來(lái)形成。
[0047] 根據(jù)各優(yōu)選實(shí)施例，III族氮化物是GaN。
[0048] 根據(jù)各優(yōu)選實(shí)施例，A1-III-N是InAlGaN，其中III族元素的相對(duì)組成是X的In、 y的A1以及1-x-y的Ga,其中X和y取0和1之間的值。根據(jù)各優(yōu)選實(shí)施例,χ是0且y是 1。根據(jù)各優(yōu)選實(shí)施例，X是〇. 17且y是0. 83。根據(jù)各優(yōu)選實(shí)施例，X是0且y取0和1之 間的值。
[0049] 根據(jù)各優(yōu)選實(shí)施例，鈍化層是全晶體，且包括A1或B。
[0050] 根據(jù)各優(yōu)選實(shí)施例，鈍化層是全晶體，且是A1摻雜或B摻雜的。
[0051] 根據(jù)各優(yōu)選實(shí)施例，鈍化層的總厚度大于200nm。
[0052] 根據(jù)本發(fā)明的第二方面，公開(kāi)了一種用于制造包括特征在于二維電子氣的III-N 層堆疊的器件的方法，所述方法包括：
[0053] 提供 III-N 層；
[0054] 在所述III-N層的頂部上提供A1-III-N層；
[0055] 在所述A1-III-N層頂部上提供鈍化層，所述鈍化層包括氮化硅（SiN);其中提供 所述鈍化層包括在A1-III-N界面處提供全晶體子層，所述全晶體子層的至少一部分包括 A1 或 B。
[0056] 根據(jù)各優(yōu)選實(shí)施例，提供鈍化層包括在全晶體子層的頂部上提供第二SiN子層， 該第二SiN子層不是A1摻雜的或是比全晶體子層更少A1摻雜的。
[0057] 根據(jù)各優(yōu)選實(shí)施例，第二SiN子層不包括A1-，不包括B-，或不包括A1和B中的任 一個(gè)。
[0058] 根據(jù)各優(yōu)選實(shí)施例，全晶體子層包括A1且第二SiN子層包括比全晶體子層更少的 A1。例如，全晶體子層可以是A1摻雜的且第二層可以是比全晶體子層更少A1摻雜的。
[0059] 根據(jù)各優(yōu)選實(shí)施例，全晶體子層包括B且第二SiN子層包括比全晶體子層更少的 B。例如，全晶體子層是B摻雜的且第二層是比全晶體子層更少B摻雜的。
[0060] 根據(jù)各優(yōu)選實(shí)施例，該方法還包括在全晶體子層與第二SiN子層之間提供A1N或 BN層。
[0061] 根據(jù)各優(yōu)選實(shí)施例，該方法還包括提供延伸穿過(guò)第二SiN子層并在存在A1N或BN 層的情況下穿過(guò)所述A1N或BN層的至少一個(gè)柵極觸點(diǎn)，所述柵極觸點(diǎn)接觸所述全晶體子 層。
[0062] 根據(jù)各優(yōu)選實(shí)施例，該方法還包括提供延伸穿過(guò)所述第二SiN子層的至少一個(gè)柵 極觸點(diǎn)，所述柵極觸點(diǎn)接觸所述A1N或BN層。
[0063] 根據(jù)各優(yōu)選實(shí)施例，該方法還包括
[0064] 執(zhí)行觸點(diǎn)蝕刻穿過(guò)所述第二SiN子層以及在存在A1N或BN層的情況下穿過(guò)所述 A1N層或BN層，從而在所述全晶體子層上限定觸點(diǎn)區(qū)；
[0065] 在至少所述觸點(diǎn)區(qū)中提供高k介電層；
[0066] 在所述高k介電層的頂部上在所述觸點(diǎn)區(qū)中提供觸點(diǎn)。
[0067] 根據(jù)各優(yōu)選實(shí)施例，該方法還包括
[0068] 執(zhí)行觸點(diǎn)蝕刻穿過(guò)所述第二SiN子層，從而在所述全晶體子層上限定觸點(diǎn)區(qū)；
[0069] 在至少所述觸點(diǎn)區(qū)提供高k介電層；
[0070] 在所述高k介電層的頂部上在所述觸點(diǎn)區(qū)中提供觸點(diǎn)。
[0071] 根據(jù)各優(yōu)選實(shí)施例，該方法還包括
[0072] 執(zhí)行觸點(diǎn)蝕刻穿過(guò)所述第二SiN子層直至A1N層，從而在所述A1N層上限定觸點(diǎn) 區(qū)；
[0073] 氧化至少所述觸點(diǎn)區(qū)中的所述A1N層；
[0074] 在所述經(jīng)氧化的觸點(diǎn)區(qū)的頂部上在所述觸點(diǎn)區(qū)中提供觸點(diǎn)。
[0075] 本領(lǐng)域技術(shù)人員將明白，在已作必要修改的情況下，相關(guān)于本發(fā)明的第一方面描 述的特征和優(yōu)點(diǎn)也適用于本發(fā)明的第二方面。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0076] 本發(fā)明的進(jìn)一步特征將從附圖中明顯看出，其中：
[0077] 圖1是現(xiàn)有技術(shù)半導(dǎo)體器件的示意截面圖。
[0078] 圖2是另一現(xiàn)有技術(shù)半導(dǎo)體器件的示意截面圖。
[0079] 圖3是根據(jù)本發(fā)明的一實(shí)施例的示意截面圖。
[0080] 圖4A和圖4B示出根據(jù)本發(fā)明的包括另外的A1N層的其他實(shí)施例。
[0081] 圖5A、圖5B以及圖5C示出根據(jù)本發(fā)明的包括使用高k介電層的其他實(shí)施例。 [0082] 圖6示出本發(fā)明的包括在器件的觸點(diǎn)區(qū)中的部分氧化的A1N層的其他實(shí)施例。

【具體實(shí)施方式】
[0083] 將針對(duì)具體實(shí)施例且參考特定附圖來(lái)描述本發(fā)明，但是本發(fā)明不限于此而僅由權(quán) 利要求書(shū)定義。所描述的附圖只是示意性的和非限制性的。在附圖中，出于說(shuō)明的目的，一 些元件的尺寸可被夸大且不按比例地繪制。在本說(shuō)明書(shū)和權(quán)利要求書(shū)中使用術(shù)語(yǔ)"包括"之 處，它不排除其他元件或步驟。在引用單數(shù)名詞時(shí)使用不定冠詞或定冠詞（例如，"一"或 "該"，"所述"）之處，這包括該名詞的復(fù)數(shù)形式，除非特別聲明。
[0084] 權(quán)利要求中所使用的術(shù)語(yǔ)"包括"不應(yīng)被解釋為限于此后列出的裝置；它不排除其 他元件或步驟。因此，措詞"一種包括裝置A和B的設(shè)備"的范圍不應(yīng)當(dāng)被限定于僅由組件 A和B構(gòu)成的設(shè)備。這意味著該設(shè)備與本發(fā)明有關(guān)的唯一相關(guān)組件是A和B。
[0085] 此外，本說(shuō)明書(shū)和權(quán)利要求書(shū)中的術(shù)語(yǔ)第一、第二、第三等等用于在類(lèi)似的元件之 間進(jìn)行區(qū)分，而不一定用于描述順序次序或時(shí)間次序。應(yīng)理解，如此使用的術(shù)語(yǔ)在適當(dāng)情況 下是可互換的，且本文中所描述的本發(fā)明的實(shí)施例能以不同于本文所描述或示出的其它順 序操作。
[0086] 此外，本說(shuō)明書(shū)和權(quán)利要求書(shū)中的術(shù)語(yǔ)頂部、底部、上方、下方等用于描述性目的， 而不一定用于描述相對(duì)位置。應(yīng)理解，如此使用的術(shù)語(yǔ)在適當(dāng)情況下是可互換的，且本文中 所描述的本發(fā)明的實(shí)施例能以不同于本文所描述或示出的其它取向操作。
[0087] 在附圖中，類(lèi)似參考標(biāo)號(hào)指示類(lèi)似特征；并且，在多于一個(gè)附圖中出現(xiàn)的參考標(biāo)號(hào) 指代相同的元件。
[0088] 圖1示出現(xiàn)有技術(shù)晶體管類(lèi)型的器件，其中層堆疊頂部上的SiN層4被用作該晶 體管器件的柵極介電層，該層堆疊包括GaN層1和該GaN層1頂部上的InAlGaN層2。該 晶體管器件可例如包括源極5S、漏極?以及柵極5G。SiN層4不應(yīng)過(guò)厚，因?yàn)閷?shí)際柵極 5G與二維電子氣（2DEG)分開(kāi)降低了這兩者之間耦合的電容，這造成該器件的較低跨導(dǎo)以 及負(fù)的且對(duì)于實(shí)際應(yīng)用而言過(guò)高的閾值電壓。理想地，SiN柵極介電層在3nm和10nm厚之 間。
[0089] 圖2示出另一現(xiàn)有技術(shù)晶體管類(lèi)型的器件，其中SiN被用作ΙΙΙ-Ν HEMT器件的鈍 化層。因?yàn)樯⑸湫?yīng)和這樣的器件的動(dòng)態(tài)性能的可能變化，鈍化是重要的。已經(jīng)表明，鈍化 層應(yīng)當(dāng)足夠厚（例如，具有大于200nm的厚度）。
[0090] 根據(jù)本發(fā)明的第一實(shí)施例在圖3中示出。在GaN基板1上，提供外延層或?qū)佣询B， 包括InAlGaN層2。在頂部上提供鈍化層，該鈍化層包括A1摻雜的第一 SiN子層3和在第 一子層上提供的較少摻雜或無(wú)摻雜的第二SiN子層4。較少摻雜或無(wú)摻雜的第二SiN子層 4被蝕刻，以在該第二子層內(nèi)提供觸點(diǎn)區(qū)。這一蝕刻可以相對(duì)于第一子層選擇性地執(zhí)行。隨 后一個(gè)或多個(gè)金屬層被提供以在觸點(diǎn)區(qū)中形成觸點(diǎn)5。
[0091] 根據(jù)本發(fā)明的第二實(shí)施例在圖4A中示出。在GaN基板1上，提供外延層或?qū)佣询B， 包括InAlGaN層2。在頂部上提供鈍化層，該鈍化層包括A1摻雜或B摻雜的第一 SiN子層 3、包括第一子層的頂部上的A1N或BN層的中間子層6、以及在中間子層上提供的較少摻雜 或無(wú)摻雜的第二SiN子層4。較少摻雜或無(wú)摻雜的第二SiN子層4被蝕刻，以在該第二子層 內(nèi)提供觸點(diǎn)區(qū)。這一蝕刻可以相對(duì)于中間子層（例如，A1N或BN層6)選擇性地執(zhí)行，例如 通過(guò)使用基于氟化學(xué)的干法蝕刻工藝：這一類(lèi)型的蝕刻通常被用來(lái)蝕刻SiN，但在使用包 含A1或B的層時(shí)具有低得多的蝕刻速率。如此，在SiN的蝕刻速率與含B或A1的材料的 蝕刻速率之間獲得了高選擇性。隨后一個(gè)或多個(gè)金屬層被提供以在觸點(diǎn)區(qū)中形成觸點(diǎn)5。 在圖4B中，示出了另選的實(shí)施例，它類(lèi)似于相關(guān)于圖4A描述的實(shí)施例，但其中觸點(diǎn)蝕刻延 伸穿過(guò)中間子層6。觸點(diǎn)5隨后穿過(guò)中間子層6并接觸第一 SiN子層。
[0092] 在圖5A中，示出了本發(fā)明的又一另選實(shí)施例。這一實(shí)施例與針對(duì)圖3描述的實(shí)施 例相對(duì)應(yīng)，但還包括在沉積限定觸點(diǎn)5的一個(gè)或多個(gè)金屬層之前，至少在觸點(diǎn)蝕刻所限定 的觸點(diǎn)區(qū)中沉積高k介電層7。形成觸點(diǎn)5的觸點(diǎn)層因而通過(guò)該高k介電層與觸點(diǎn)區(qū)中的 第一子層3分開(kāi)。
[0093] 在圖5B中，示出了與相關(guān)于圖4B描述的實(shí)施例相類(lèi)似的實(shí)施例。這一實(shí)施例包 括在沉積形成柵極觸點(diǎn)5的一個(gè)或多個(gè)金屬層之前至少在觸點(diǎn)區(qū)沉積高k介電層7,其中觸 點(diǎn)蝕刻延伸穿過(guò)中間子層6,從而接觸第一 SiN子層3。形成觸點(diǎn)5的觸點(diǎn)層因而通過(guò)該高 k介電層與觸點(diǎn)區(qū)中的第一子層3分開(kāi)。
[0094] 在圖5C中，不出了又一另選實(shí)施例，它基于相關(guān)于圖4A描述的實(shí)施例。類(lèi)似于例 如針對(duì)圖5A描述的，該方法包括在沉積限定觸點(diǎn)5的一個(gè)或多個(gè)金屬層之前，至少在觸點(diǎn) 蝕刻所限定的觸點(diǎn)區(qū)中沉積高k介電層7。存在中間子層6 (例如，A1N或BN層），但觸點(diǎn)蝕 刻或觸點(diǎn)區(qū)沒(méi)有延伸穿過(guò)中間子層6。由此，觸點(diǎn)5通過(guò)高k介電層7與中間子層6分開(kāi)。
[0095] 在圖6中，示出了又一另選實(shí)施例。該實(shí)施例類(lèi)似于圖4A中示出的實(shí)施例。在此， 執(zhí)行觸點(diǎn)蝕刻穿過(guò)鈍化堆疊的第二子層，直至中間子層6的頂表面。隨后，至少觸點(diǎn)區(qū)（包 括在觸點(diǎn)蝕刻步驟中蝕刻的開(kāi)口的底部）被氧化，由此至少將觸點(diǎn)區(qū)中的A1N轉(zhuǎn)換成氧化 鋁（AlOx)。隨后通過(guò)提供一個(gè)或多個(gè)金屬層來(lái)形成觸點(diǎn)5。
[0096] 下文描述更具體的處理參數(shù)和選項(xiàng)的示例，并且除非特別指明，否則如本領(lǐng)域技 術(shù)人員將明白的，這些示例可適用于上述任何實(shí)施例。
[0097] 例如，有源器件的處理包含下文描述的若干工藝步驟，這些工藝步驟可使用本領(lǐng) 域技術(shù)人員已知的方法和工作邏輯按各種次序一次性或重復(fù)地組合。
[0098] 外延層堆疊或結(jié)構(gòu)可包括一個(gè)或多個(gè)（In)AlGaN緩沖層2,包括InAlGaN溝道層和 InAlGaN阻擋層。這些被就地覆蓋有鈍化層堆疊（3,4,6,7,8)，該鈍化層堆疊的至少一個(gè)或 多個(gè)開(kāi)始層是晶體。
[0099] 各AlGaN緩沖層各自通常是300nm厚（厚度優(yōu)選地處于50nm到500nm的范圍內(nèi)）， 其中A1含量通常在0%到100%的范圍內(nèi)變化，優(yōu)選地在1 %到99%的范圍內(nèi)，更優(yōu)選地在 20%到90%的范圍內(nèi)，諸如例如50%。這些緩沖層也可任選地包括另一 III族元素,如銦。 總AlGaN緩沖通常是100nm到10 μ m厚，諸如從500nm到5 μ m厚。
[0100] 鈍化堆疊至少包括A1摻雜的第一 SiN層3和無(wú)或較少A1摻雜的第二SiN子層 4。這些SiN層可以是化學(xué)計(jì)量（stoechiometric)或非化學(xué)計(jì)量的。在一優(yōu)選示例中，第 一 SiN層中的A1濃度高于第二SiN層中的A1濃度。在一示例中，總SiN層通常是50nm到 500nm厚，諸如例如200nm厚。在某些實(shí)施例中，在任何其他處理步驟之前，就地SiN層可通 過(guò)PECVD或LPCVD SiN、或Si0x (用于超過(guò)500nm的厚度）、或SiC、或鉆石、或任何其他材料 或材料堆疊在外部被加厚。
[0101] 在一示例中，有源器件的處理包含用于形成歐姆觸點(diǎn)5的工藝步驟。在一示例中， 這通過(guò)使用光致抗蝕劑的沉積以及限定歐姆觸點(diǎn)5的區(qū)域的光刻步驟開(kāi)始來(lái)完成。鈍化層 隨后被完全或部分地移除。在一示例中，這一移除是在基于氟化學(xué)的干法蝕刻系統(tǒng)中完成 的，例如在使用SF 6或CF4作為蝕刻氣體且RF (或"滾筒"）和ICP (或"線圈"）蝕刻功率分 別是10W和150W的感應(yīng)耦合等離子體系統(tǒng)中。因?yàn)殁g化堆疊的不同層的組成，不同SiN層 的蝕刻速率是不同的，并且獲得了不同層之間的蝕刻選擇性。這允許只選擇性地移除鈍化 堆疊中的各SiN層中的一些。在一示例中，在歐姆觸點(diǎn)的區(qū)域中只有該堆疊中的第二SiN 層和A1N層被移除，在其他實(shí)施例中，如所描述的，A1N層可存在。另選地，在歐姆觸點(diǎn)的區(qū) 域中，可移除完整的鈍化堆疊。
[0102] 一旦歐姆觸點(diǎn)5的區(qū)域被限定，可例如通過(guò)熱蒸鍍或通過(guò)濺射或通過(guò)電子束蒸鍍 來(lái)沉積金屬層或金屬層堆疊金屬可例如包括Ti或A1。在一示例中，Ti和A1還可由另一 金屬（如難熔金屬或Ti或Ni)和/或Au來(lái)覆蓋。通過(guò)在光致抗蝕劑的頂部并且不接觸阻 擋層以執(zhí)行金屬的脫離來(lái)連貫地限定金屬圖案。在另一示例中，光致抗蝕劑被首先移除，隨 后沉積包括Ti和A1的金屬堆疊，并且隨后完成第二光致抗蝕劑沉積和光刻步驟以允許對(duì) 不想要區(qū)域中的金屬堆疊進(jìn)行干法蝕刻并移除光致抗蝕劑。在下一步驟，由此限定的金屬 圖案經(jīng)受一個(gè)或多個(gè)合金步驟，例如在降低大氣壓或惰性大氣壓（如氫氣或合成氣體或氮 氣）中在800°C和900°C之間的溫度下的1分鐘持續(xù)時(shí)間的快速熱退火步驟。
[0103] 優(yōu)選地，有源器件的處理包含用于限定隔離圖案的工藝步驟。這通過(guò)執(zhí)行光致抗 蝕劑沉積和光刻步驟來(lái)完成。在一示例中，由此形成的光致抗蝕劑圖案擔(dān)當(dāng)用于蝕刻臺(tái) 面的掩膜，例如在基于氯化學(xué)的干法蝕刻系統(tǒng)中，例如在使用Cl 2或此13作為蝕刻氣體且 RF(或"滾筒"）和ICP (或"線圈"）蝕刻功率分別是50W和150W的感應(yīng)耦合等離子體系統(tǒng) 中。在另一示例中，由此形成的圖案擔(dān)當(dāng)用于雜質(zhì)注入的掩膜，例如通過(guò)注入氮、氦、氫、硼、 鐵、或鎂。在一示例中，雜質(zhì)注入使用三個(gè)注入步驟，例如在30keV加速電壓處的一個(gè)步驟， 注入6倍10 13/cm2的N14的劑量；160keV加速電壓處的第二步驟，注入1. 8倍1013/cm2的N14 的劑量；以及400kev加速電壓處的第三步驟，注入2. 5倍1013/cm2的N14的劑量。在另一示 例中，在通過(guò)臺(tái)面蝕刻或雜質(zhì)注入來(lái)限定隔離圖案之前，移除鈍化堆疊的一些層或全部層， 例如通過(guò)使用SF 6或CF4作為蝕刻氣體的感應(yīng)耦合等離子體系統(tǒng)中的干法蝕刻。在另一示 例中，在通過(guò)雜質(zhì)注入來(lái)限定隔離圖案之后，移除鈍化堆疊的一些層或全部層，例如通過(guò)使 用SF 6或CF4作為蝕刻氣體的感應(yīng)耦合等離子體系統(tǒng)中的干法蝕刻。
[0104] 在一示例中，有源器件的處理包含用于限定柵極腳的工藝步驟。在一優(yōu)選示例中， 這通過(guò)用光致抗蝕劑的沉積和通過(guò)部分地移除鈍化層限定柵極觸點(diǎn)的腳的光刻步驟的開(kāi) 始來(lái)完成。以此方式，鈍化堆疊的一些層保持在柵極腳之下并形成柵極介電層以降低陷阱 效應(yīng)和泄露電流。在一示例中，這一移除是在基于氟化學(xué)的干法蝕刻系統(tǒng)中完成的，例如在 具有低損傷蝕刻工藝的感應(yīng)耦合等離子體系統(tǒng)中，例如使用SF 6或CF4作為蝕刻氣體且在 20mTorr壓力處RF(或"滾筒"）和ICP (或"線圈"）蝕刻功率分別是10W和150W。
[0105] 因?yàn)殁g化堆疊的不同層的組成，不同SiN層的蝕刻速率是不同的，并且獲得了不 同層之間的蝕刻選擇性。這允許只選擇性地移除鈍化堆疊中的各SiN層中的一些。在一優(yōu) 選示例中，在柵極腳的區(qū)域中只移除第二SiN層（無(wú)摻雜或較少摻雜的SiN層）。以此方 式，第一 SiN層和A1N層保持在柵極觸點(diǎn)之下并形成柵極介電層以降低陷阱效應(yīng)和泄露電 流。在一示例中，恢復(fù)步驟在只局部移除鈍化堆疊的第二SiN層之后完成，其中光致抗蝕劑 被移除并且根據(jù)一些實(shí)施例如果存在暴露的A1N層，則暴露的A1N層經(jīng)受恢復(fù)或轉(zhuǎn)換步驟， 例如通過(guò)在氨、或氫、或氧、或氮或臭氧中在300°C和600°C之間的溫度的熱退火，或者通過(guò) 在氨、或氫、或氧、或氮或臭氧化學(xué)中的等離子體處理，或者通過(guò)部分回蝕A1N層的頂部部 分，或者通過(guò)上述處理的任何組合。
[0106] 在另一示例中，在柵極腳的區(qū)域中，第二SiN層以及A1N(根據(jù)一些實(shí)施例如果存 在的話）兩者被移除。以此方式，第一 SiN層保持在柵極觸點(diǎn)之下并形成柵極介電層以降 低陷阱效應(yīng)和泄露電流?？扇芜x的恢復(fù)步驟在局部移除鈍化堆疊的第二SiN層和A1N層之 后完成，其中光致抗蝕劑被移除并且暴露的第一 SiN層經(jīng)受恢復(fù)或轉(zhuǎn)換步驟，例如通過(guò)在 氨、或氫、或氧、或氮或臭氧中在300°C和600°C之間的溫度的熱退火，或者通過(guò)在氨、或氫、 或氧、或氮或臭氧化學(xué)中的等離子體處理，或者通過(guò)部分回蝕第一 SiN層的頂部部分，或者 通過(guò)上述處理的任何組合。
[0107] 在一示例中，在恢復(fù)步驟之后，執(zhí)行光致抗蝕劑沉積和光刻步驟，很好地與柵極腳 對(duì)齊。隨后，沉積柵極金屬堆疊，例如包括Ni、Pt、W、WN、或TiN并由Al、Au、或Cu覆蓋。通 過(guò)在光致抗蝕劑的頂部并且不接觸阻擋層以執(zhí)行金屬的脫離來(lái)連貫地限定金屬圖案。在一 優(yōu)選示例中，在恢復(fù)步驟之后，沉積柵極金屬堆疊，例如包括Ni、Pt、W、WN、或TiN并由A1、 Au、或Cu覆蓋。隨后，執(zhí)行光致抗蝕劑沉積和光刻步驟，很好地與柵極腳對(duì)齊。由此限定的 光致抗蝕劑圖案擔(dān)當(dāng)金屬堆疊的在不想要其的區(qū)域中的干法蝕刻的掩膜。接著，移除光致 抗蝕劑。
[0108] 在另一示例中，在恢復(fù)步驟之后，在金屬沉積之前，諸如高k介電層等另一介電層 (如，氧化鋁、或氧化鉿、或氧化鋯）被沉積或形成。
[0109] 在一示例中，有源器件的處理包含用于添加附加鈍化層的工藝步驟。在一示例中， 鈍化層包括SiN或氧化硅，例如通過(guò)LPCVD或PE-CVD或ICP-CVD來(lái)沉積。在一示例中，通 過(guò)執(zhí)行光刻步驟并蝕刻鈍化層來(lái)在鈍化層中制作開(kāi)口以顯現(xiàn)器件接線端，例如通過(guò)HF或 緩沖HF中的濕法蝕刻或者通過(guò)氟化學(xué)中RIE或ICP等離子體工具中的干法蝕刻。
[0110] 根據(jù)優(yōu)選實(shí)施例，有源器件的處理包含使用本領(lǐng)域技術(shù)人員已知的方法來(lái)限定附 加金屬互連層的工藝步驟，以允許柵極、源極和漏極電流的低電阻通路。
[0111] 應(yīng)該理解的是本發(fā)明并不限于裝置的特定特征和/或所描述的方法的處理步驟， 因?yàn)檠b置和方法可變化。應(yīng)當(dāng)理解本文中所使用的術(shù)語(yǔ)僅為了描述特定的實(shí)施而不是限制 性的。要注意到，在說(shuō)明書(shū)以及所附權(quán)利要求書(shū)中所使用地，單數(shù)形式的"一"、"一個(gè)"以及 "該"包括單數(shù)和/或復(fù)數(shù)引用，除非該內(nèi)容另外明確地指出相反情形。還應(yīng)該理解的是復(fù) 數(shù)形式包括單數(shù)和/或復(fù)數(shù)引用，除非語(yǔ)境清楚地另有所指。另外要理解的是，在用數(shù)值劃 界給定參數(shù)范圍的情況下，該范圍意在包括這些極限值。
[0112] 上述具體實(shí)施例中的元件和特征的特定組合僅是示例性的。如本領(lǐng)域技術(shù)人員所 了解的，可進(jìn)行對(duì)本文中所描述內(nèi)容的變化、修改和其他實(shí)現(xiàn)，而不背離所要求保護(hù)的發(fā)明 的精神和范圍。因此，上述描述僅作為示例，而并不意在限制。本發(fā)明的范圍如以下權(quán)利要 求書(shū)及其等效方案所定義。進(jìn)一步，說(shuō)明書(shū)和權(quán)利要求中所使用的參考標(biāo)記并不限制本發(fā) 明的范圍。
【權(quán)利要求】
1. 一種包括特征在于二維電子氣的ΙΙΙ-Ν層堆疊的器件，所述器件包括： -ΙΙΙ-Ν 層； -所述ΙΙΙ-Ν層頂部的Α1-ΙΙΙ-Ν層； -所述Α1-ΙΙΙ-Ν層頂部的鈍化層，所述鈍化層包括氮化硅（SiN); 其中所述鈍化層包括A1-III-N界面處的全晶體子層并且所述全晶體子層的至少一部 分包括A1和/或B。
2. 如權(quán)利要求1所述的器件，其特征在于，所述全晶體子層包括至少幾個(gè)晶體單層。
3. 如權(quán)利要求2所述的器件，其特征在于，所述全晶體子層具有0. 1和20nm之間的厚 度。
4. 如前述權(quán)利要求中的任一項(xiàng)所述的器件，其特征在于，所述全晶體子層包括遍布所 述整個(gè)層的A1和/或B。
5. 如前述權(quán)利要求中的任一項(xiàng)所述的器件，其特征在于，所述全晶體子層的至少一部 分或所述晶體子層的全部是A1和/或B摻雜的。
6. 如前述權(quán)利要求中的任一項(xiàng)所述的器件，其特征在于，所述鈍化層還包括所述全晶 體子層頂部的第二SiN子層。
7. 如權(quán)利要求6所述的器件，其特征在于，所述第二SiN子層不包括A1-，不包括B-，或 不包括A1和B中的任一個(gè)。
8. 如權(quán)利要求6所述的器件，其特征在于，所述全晶體子層包括A1，并且其中所述第二 SiN子層包括比所述全晶體子層更少的A1，例如其中所述全晶體子層是A1摻雜的且所述第 二SiN子層是比所述全晶體子層更少的A1摻雜的。
9. 如權(quán)利要求6所述的器件，其特征在于，所述全晶體子層包括B，并且其中所述第二 SiN子層包括比所述全晶體子層更少的B，例如其中所述全晶體子層是B摻雜的且所述第二 SiN子層是比所述全晶體子層更少的B摻雜的。
10. 如權(quán)利要求6到9中的任一項(xiàng)所述的器件，其特征在于，還包括所述全晶體SiN子 層與所述第二SiN子層之間的A1N層或BN層。
11. 如權(quán)利要求6到10中的任一項(xiàng)所述的器件，其特征在于，還包括延伸穿過(guò)所述第 二SiN子層并在存在A1N或BN層的情況下穿過(guò)所述A1N或BN層的至少一個(gè)柵極觸點(diǎn)，所 述柵極觸點(diǎn)接觸所述全晶體子層。
12. 如權(quán)利要求10所述的器件，其特征在于，還包括延伸穿過(guò)所述第二SiN子層的至少 一個(gè)柵極觸點(diǎn)，所述柵極觸點(diǎn)接觸所述A1N或BN層。
13. 如權(quán)利要求6到12所述的器件，其特征在于，還包括基本上延伸穿過(guò)所述第二SiN 子層并在存在A1N或BN層的情況下穿過(guò)所述A1N或BN層并且通過(guò)高k介電層與所述全晶 體子層分開(kāi)的至少一個(gè)柵極觸點(diǎn)。
14. 如權(quán)利要求10所述的器件，其特征在于，還包括基本上延伸穿過(guò)所述第二SiN子層 并且通過(guò)高k介電層與所述A1N或BN分開(kāi)的至少一個(gè)柵極觸點(diǎn)。
15. 如權(quán)利要求10所述的器件，其特征在于，還包括基本上延伸穿過(guò)所述第二SiN子層 并且通過(guò)氧化鋁層與所述全晶體子層分開(kāi)的至少一個(gè)柵極觸點(diǎn)，所述氧化鋁層與所述A1N 層處于同一水平。
16. 如前述權(quán)利要求中的任一項(xiàng)所述的器件，其特征在于，所述III族氮化物是GaN且 所述A1-III-N是InAlGaN，其中III族元素的相對(duì)組成是x的In、y的A1以及1-x-y的Ga， 其中X和y取〇和1之間的值。
17. 如權(quán)利要求1所述的器件，其特征在于，所述鈍化層是全晶體并且包括A1和/或 B〇
18. 如權(quán)利要求17所述的器件，其特征在于，所述鈍化層是全晶體并且是A1摻雜和/ 或B摻雜的。
19. 如前述權(quán)利要求中的任一項(xiàng)所述的器件，其特征在于，所述鈍化層的總厚度大于 200nm〇
20. -種用于制造包括特征在于二維電子氣的III-N層堆疊的器件的方法，所述方法 包括： -提供III-N層； -在所述III-N層的頂部上提供A1-III-N層； -在所述A1-III-N層的頂部上提供鈍化層，所述鈍化層包括氮化硅（SiN); 其中提供所述鈍化層包括在A1-III-N界面處提供全晶體子層，所述全晶體子層的至 少一部分包括A1或B。
21. 如權(quán)利要求20所述的方法，其特征在于，提供所述鈍化層包括在所述全晶體子層 的頂部上提供第二SiN子層。
22. 如權(quán)利要求21所述的方法，其特征在于，所述第二SiN子層不包括A1-，不包括B-， 或不包括A1和B中的任一個(gè)。
23. 如權(quán)利要求21所述的方法，其特征在于，所述全晶體子層包括A1，并且其中所述第 二SiN子層包括比所述全晶體子層更少的A1，例如其中所述全晶體子層是A1摻雜的且所述 第二層是比所述全晶體子層更少的A1摻雜的。
24. 如權(quán)利要求21所述的方法，其特征在于，所述全晶體子層包括B，并且其中所述第 二SiN子層包括比所述全晶體子層更少的B，例如其中所述全晶體子層是B摻雜的且所述第 二層是比所述全晶體子層更少的B摻雜的。
25. 如權(quán)利要求21到24中的任一項(xiàng)所述的方法，其特征在于，還包括在所述全晶體子 層與所述第二SiN子層之間提供A1N層或BN層。
26. 如權(quán)利要求25所述的方法，其特征在于，還包括提供延伸穿過(guò)所述第二SiN子層并 在存在A1N或BN層的情況下穿過(guò)所述A1N或BN層的至少一個(gè)柵極觸點(diǎn)，所述柵極觸點(diǎn)接 觸所述全晶體子層。
27. 如權(quán)利要求25所述的方法，其特征在于，還包括提供延伸穿過(guò)所述第二SiN子層的 至少一個(gè)柵極觸點(diǎn)，所述柵極觸點(diǎn)接觸所述A1N或BN層。
28. 如權(quán)利要求26所述的方法，其特征在于，還包括： -執(zhí)行觸點(diǎn)蝕刻穿過(guò)所述第二SiN子層以及在存在A1N或BN層的情況下穿過(guò)所述A1N 層或BN層，從而在所述全晶體子層上限定觸點(diǎn)區(qū)； -在至少所述觸點(diǎn)區(qū)內(nèi)提供高k介電層； -在所述高k介電層的頂部上在所述觸點(diǎn)區(qū)中提供觸點(diǎn)。
29. 如權(quán)利要求27所述的方法，其特征在于，還包括： -執(zhí)行觸點(diǎn)蝕刻穿過(guò)所述第二SiN子層，從而限定觸點(diǎn)區(qū)； -在至少所述觸點(diǎn)區(qū)提供高k介電層； -在所述高k介電層的頂部上在所述觸點(diǎn)區(qū)中提供觸點(diǎn)。
30.如權(quán)利要求25所述的方法，其特征在于，在所述全晶體子層和所述第二SiN子層之 間提供A1N層，還包括： -執(zhí)行觸點(diǎn)蝕刻穿過(guò)所述第二SiN子層，從而限定觸點(diǎn)區(qū)； -氧化至少所述觸點(diǎn)區(qū)中的所述A1N ; -在所述經(jīng)氧化的觸點(diǎn)區(qū)的頂部上在所述觸點(diǎn)區(qū)中提供觸點(diǎn)。
【文檔編號(hào)】H01L29/66GK104160510SQ201280071307
【公開(kāi)日】2014年11月19日 申請(qǐng)日期:2012年10月12日 優(yōu)先權(quán)日:2012年2月23日
【發(fā)明者】J·德魯恩, S·迪格魯特, M·杰曼 申請(qǐng)人:埃皮根股份有限公司