專利名稱：內(nèi)嵌封裝體的封裝模塊及其制造方法
內(nèi)嵌封裝體的封裝模塊及其制造方法技術(shù)領(lǐng)域
本發(fā)明是關(guān)于一種封裝模塊與封裝體及其兩者的制造方法，尤指一種不具有核心板的封裝體、內(nèi)嵌該封裝體的封裝模塊、以及其兩者的制造方法。
背景技術(shù)：
隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品在型態(tài)上趨于輕薄短小，在功能上則逐漸邁入高功能、高性能、高速度化的研發(fā)方向。為了滿足半導(dǎo)體裝置的高積集度(Integration)以及微型化(Miniaturization)需求,其中所埋設(shè)的半導(dǎo)體芯片體積也隨之微型化，因此半導(dǎo)體芯片上用于與外部電性連接的電極墊面積也同樣縮小，此狀況便增加半導(dǎo)體芯片電性連接與封裝時(shí)的困難度。
上述半導(dǎo)體芯片電性連接與封裝，通常是芯片載板制造業(yè)者將適用于半導(dǎo)體芯片的載板(如基板或?qū)Ь€架)交給半導(dǎo)體封裝業(yè)者后，半導(dǎo)體封裝業(yè)者將半導(dǎo)體芯片背面黏貼于封裝基板頂面進(jìn)行打線接合(wirebonding)，或者將半導(dǎo)體芯片主動(dòng)面以覆晶接合(Flip chip)方式與封裝基板接合，再于基板的背面植上焊料球與其他電子裝置或被動(dòng)元件進(jìn)行電性連接。
然而，若上述封裝過(guò)程中，欲將數(shù)個(gè)尺寸大小差距很大的半導(dǎo)體芯片進(jìn)行封裝時(shí)，則會(huì)因工藝上難以一致控制而造成封裝良率降低；抑或，因微型半導(dǎo)體芯片的封裝不良或者半導(dǎo)體芯片所使用的載板內(nèi)線路因尺寸過(guò)小發(fā)生斷路或短路，而造成整體封裝模塊電性失效。
據(jù)此，若可以發(fā)展出一種封裝技術(shù)，能夠挑選出測(cè)試后具有良好功能的良品晶粒(Known good die),而后再行封裝此微型半導(dǎo)體芯片，且過(guò)程中無(wú)需使用芯片載板,將可確保所制得的封裝模塊的良率與效能，同時(shí)亦可避免載板內(nèi)線路短路或斷路所造成的線性失效。發(fā)明內(nèi)容
本發(fā)明的主要目的是在提供一種封裝體及其制造方法，其主要是先將欲封裝的元件依尺寸大小進(jìn)行分類并分段執(zhí)行封裝工藝，以確保其封裝良率，意即先將小尺寸元件先行整合封裝成一封裝體后，再將其與較大尺寸元件進(jìn)行后續(xù)模塊封裝，且其中的封裝體乃是使用經(jīng)測(cè)試后功能良好的封裝體進(jìn)行封裝，而在封裝過(guò)程中使用金屬箔做為電鍍或無(wú)電電鍍過(guò)程中的導(dǎo)電晶種層，同時(shí)利用離型膜與載板，因此便無(wú)需使用如同已知技術(shù)中的芯片載板，而可通過(guò)簡(jiǎn)單且低成本的工藝，制出不需使用芯片載板的封裝體。
為達(dá)成上述目的，本發(fā)明的一態(tài)樣提供一種封裝體，具有一第一表面與一相對(duì)的該第二表面，且包括:至少一第一半導(dǎo)體芯片，具有一第一主動(dòng)面、一第一被動(dòng)面、以及一位于該第一主動(dòng)面的第一電極墊，且該第一被動(dòng)面面向該第一表面；一第一電性連接墊，設(shè)置于該第一表面并電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋于該第一封裝材料，該第一封裝材料于該第一表面顯露該第一電性連接墊。
本發(fā)明上述封裝體，可以使用下述方法進(jìn)行制造，該方法可以包括一以下步驟:提供一載板，其中，該載板表面具有一離型膜；于該離型膜上形成一圖案化的阻層，其中，該阻層具有多個(gè)開(kāi)孔；于該阻層的所述開(kāi)孔內(nèi)形成一第一電性連接墊；移除該阻層，以顯露一芯片設(shè)置區(qū)；于該芯片設(shè)置區(qū)上放置至少一第一半導(dǎo)體芯片，其中，該第一半導(dǎo)體芯片具有一第一主動(dòng)面、一第一被動(dòng)面、以及一位于該第一主動(dòng)面的第一電極墊，且該第一半導(dǎo)體芯片是以該第一被動(dòng)面設(shè)置于該芯片設(shè)置區(qū)；電性連接該第一半導(dǎo)體芯片的第一電極墊與該第一電性連接墊；以一第一封裝材料模封該第一半導(dǎo)體芯片、該第一電性連接墊以及其兩者之間的電性連接；以及移除該載板以及該離型膜，以顯露該第一電性連接墊并形成一封裝體，其中，該封裝體具有一第一表面與一相對(duì)的該第二表面，該第一表面具有該第一電性連接墊。利用上述方法形成的封裝體中，該第一電性連接墊的表面是與該第一表面形成一共平面。
此外，于上述封裝體的制造方法中，在該阻層形成于該離型膜上之前，可還包括一以下步驟:于該離型膜上形成一導(dǎo)電層，且可于移除該載板以及該離型膜的時(shí)移除該導(dǎo)電層。
相較于已知技術(shù),本發(fā)明于載板表面依次貼覆離型膜與導(dǎo)電層，做為臨時(shí)性的支持板，以方便封裝過(guò)程中的線路制作等。此臨時(shí)性的支持板，除了達(dá)到支持效果外，同時(shí)也可以做為導(dǎo)電性晶種層，因此結(jié)合黃光工藝與電鍍便可形成電性連接墊，封裝體內(nèi)的半導(dǎo)體芯片，則可以通過(guò)此電性連接墊與其他元件電性連接。
于本發(fā)明一較佳具體實(shí)例中，上述封裝體的制造方法還包括一以下步驟:在該阻層形成于該離型膜上之前，于該離型膜上形成一導(dǎo)電層，且可于移除該載板以及該離型膜的時(shí)移除該導(dǎo)電層。此導(dǎo)電層可以直接做為電鍍工藝中的晶種層，故可以直接形成電性連接墊。此外，亦方便電性連接墊構(gòu)成多層金屬結(jié)構(gòu)，例如金/鎳/金的三層金屬結(jié)構(gòu)，此多層金屬結(jié)構(gòu)除了具有較高的強(qiáng)度之外，也有利于與半導(dǎo)體芯片以及其他元件電性連接。雖然本發(fā)明上述形成電性連接墊，但事實(shí)上若有需要亦可形成包含有電性連接墊的線路層，此時(shí)線路層即成為一重新分配層(redistributionlayer),如此可將封裝體的電性連接墊集中于單側(cè)，而方便封裝體與其他元件電性連接。
另外，在第一半導(dǎo)體芯片放置于該芯片設(shè)置區(qū)上之前，還包括一以下步驟:于該第一被動(dòng)面形成一黏著膜，使該黏著膜設(shè)置于該第一半導(dǎo)體芯片與該第一表面之間，其中，該黏著膜嵌埋于該第一封裝材料且其表面與該第一表面形成一共平面。
此外，于本發(fā)明另一較佳具體實(shí)例中，上述封裝體的制造方法還包括一以下步驟:形成一導(dǎo)電通孔，該導(dǎo)電通孔貫穿該第一封裝材料并連接該第一電性連接墊，其中，該第一封裝材料于該第二表面顯露該導(dǎo)電通孔。
本發(fā)明的另一目的是在提供一種封裝模塊及其制造方法，其中利用經(jīng)測(cè)試且功能良好的半導(dǎo)體芯片封裝體續(xù)行封裝，通過(guò)堆疊封裝體與芯片的方式制出良率佳且效能高的封裝模塊，其亦即成為內(nèi)嵌有封裝體的封裝模塊(package in package)。
為達(dá)成上述目的，本發(fā)明的另一態(tài)樣提供一種封裝模塊，包括:一封裝體，具有一第一表面與一相對(duì)的該第二表面，且包括:一第一半導(dǎo)體芯片，具有一第一主動(dòng)面、一第一被動(dòng)面、以及一位于該第一主動(dòng)面的第一電極墊，且該第一被動(dòng)面面向該第一表面；一第一電性連接墊，設(shè)置于該第一表面并電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋于該第一封裝材料，該第一封裝材料于該第一表面顯露該第一電性連接墊；以及一第二半導(dǎo)體芯片，具有一第二主動(dòng)面、一第二被動(dòng)面、以及一位于該第二主動(dòng)面的第二電極墊，其中，該第二主動(dòng)面是面向該第二表面，且該第二電極墊電性連接該第一電性連接墊。
于本發(fā)明一較佳具體實(shí)例中，上述封裝模塊還包括:一封裝基板，具有一第二電性連接墊，其中，該第二電性連接墊電性連接該第一電性連接墊；以及一第二封裝材料，模封該封裝體、該第一電性連接墊、該第二半導(dǎo)體芯片、該第二電極墊、該第二電性連接墊、該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接。
本發(fā)明上述封裝模塊，可以使用下述方法進(jìn)行制造，該方法可以包括一以下步驟:提供一封裝基板，其中，該封裝基板具有一第二電性連接墊；于該封裝基板具有該第二電性連接墊的表面，堆疊設(shè)置一第二半導(dǎo)體芯片，其中，該第二半導(dǎo)體芯片具有一第二主動(dòng)面、一第二被動(dòng)面、以及一位于該第二主動(dòng)面的第二電極墊，且該第二被動(dòng)面是面向該封裝基板；于該第二主動(dòng)面上堆疊設(shè)置一封裝體，其中，該封裝體具有一第一表面與一相對(duì)該第一表面且面對(duì)該第二主動(dòng)面的該第二表面，且包括:一第一半導(dǎo)體芯片，具有一第一主動(dòng)面、一第一被動(dòng)面、以及一位于該第一主動(dòng)面的第一電極墊，且該第一被動(dòng)面面向該第一表面；一第一電性連接墊，設(shè)置于該第一表面并電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋于該第一封裝材料，該第一封裝材料于該第一表面顯露該第一電性連接墊；電性連接該第一電性連接墊與該第二電性連接墊以及該第一電性連接墊與該第二電極墊；以及以一第二封裝材料模封該封裝體、該第一電性連接墊、該第二半導(dǎo)體芯片、該第二電極墊、該第二電性連接墊、該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接。
于本發(fā)明上述的封裝模塊與其制造方法中，所使用的封裝體是前文所述的本發(fā)明封裝體，因此亦具有類似的優(yōu)勢(shì)與功效。除此之外，本發(fā)明封裝模塊可保護(hù)僅由第一封裝材料膜封的第一半導(dǎo)體芯片，避免空氣濕度等外界因素造成芯片或者電性連接腐蝕失效，也可以提升封裝體的結(jié)構(gòu)強(qiáng)度，避免封裝體因第一封裝材料強(qiáng)度不足而造成其中電性連接受損。
于上述封裝模塊的制造方法中，在該第二半導(dǎo)體芯片堆疊設(shè)置于該封裝基板具有該第二電性連接墊的表面之前，以及在該封裝體堆疊設(shè)置于該第二主動(dòng)面上之前，可還包括一以下步驟:分別于該第二被動(dòng)面以及該第二表面，形成一第三黏著膜以及一第二黏著膜。換言之，亦將該第三黏著膜與該第二黏著膜分別設(shè)置于該第二半導(dǎo)體芯片與該封裝基板之間以及于該封裝體與該第二半導(dǎo)體芯片之間。
此外，上述的電性連接沒(méi)有特別限制，可為打線接合或覆晶接合。于本發(fā)明一較佳具體實(shí)例中，該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接是為打線接合。
于本發(fā)明一具體實(shí)例中，該封裝模塊中是采用具有導(dǎo)電通孔的封裝體，因此該封裝體與該第二半導(dǎo)體芯片之間的電性連接則由該導(dǎo)電通孔達(dá)成，亦即該第一電性連接墊經(jīng)由該導(dǎo)電通孔連接第二電極墊。


為了詳細(xì)說(shuō)明本發(fā)明的結(jié)構(gòu)、特征以及功效的所在，以下結(jié)合較佳實(shí)施例并配合

如后，其中:圖1A至圖1I是本發(fā)明實(shí)施例一及實(shí)施例二制造封裝體的流程示意圖。圖2A至圖2C是本發(fā)明實(shí)施例三制造封裝模塊的流程示意圖。圖3是本發(fā)明實(shí)施例四封裝模塊的示意圖。
具體實(shí)施例方式以下是通過(guò)特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，熟習(xí)此技術(shù)的人士可由本說(shuō)明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明亦可通過(guò)其他不同的具體實(shí)施例加以施行或應(yīng)用，本說(shuō)明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不悖離本發(fā)明的精神下進(jìn)行各種修飾與變更。本發(fā)明的實(shí)施例中所述附圖均為簡(jiǎn)化的示意圖。惟所述附圖中的圖標(biāo)僅顯示與本發(fā)明有關(guān)的元件，其所顯示的元件非為實(shí)際實(shí)施時(shí)的態(tài)樣，其實(shí)際實(shí)施時(shí)的元件數(shù)目、形狀等比例為一選擇性的設(shè)計(jì)，且其元件布局型態(tài)可能更復(fù)雜。實(shí)施例一參考圖1A至圖1H，其是本實(shí)施例制造封裝體的流程示意圖。首先，如圖1A所示，提供一載板9，且于該載板9表面貼附一離型膜10。此離型膜10與該載板9的材料沒(méi)有特別限制，可以使用本發(fā)明常用的材料。接著，如圖1B所示，于該離型膜10表面貼附一導(dǎo)電層11，并于該導(dǎo)電層11表面利用黃光工藝(photolithography)形成一圖案化的阻層12，其中，該阻層12具有多個(gè)開(kāi)孔121。于本實(shí)施例中，使用厚度約為ISym的金屬銅箔做為該導(dǎo)電層11，且該阻層12所使用的材料是本領(lǐng)域常用的光阻材料。如圖1C所示，以該導(dǎo)電層11做為導(dǎo)電性晶種層，于該阻層12的所述開(kāi)孔121內(nèi)，電鍍形成一第一電性連接墊13，其中，該第一電性連接墊13可以利用多次電鍍，形成多層金屬層結(jié)構(gòu)的連接墊，且各層的金屬材料可不同。于本實(shí)施例中，該第一電性連接墊13是一具有金層/鎳層/金層的三層結(jié)構(gòu)的連接墊，如此可以方便后續(xù)進(jìn)行打線接合或其他類似方式的電性連接。接著，如圖1D所示，移除該阻層12，因此顯露出一芯片設(shè)置區(qū)Z。然后,如圖1F所不,準(zhǔn)備至少一第一半導(dǎo)體芯片15,該第一半導(dǎo)體芯片15具有一第一主動(dòng)面15a、一第一被動(dòng)面15b、以及一位于該第一主動(dòng)面15a的第一電極墊151。于第一半導(dǎo)體芯片15的第一被動(dòng)面15b貼附一黏著膜14,再通過(guò)此黏著膜14,使該第一半導(dǎo)體芯片15放置于該芯片設(shè)置區(qū)Z。此亦表不該第一半導(dǎo)體芯片15是以該第一被動(dòng)面15b設(shè)置于該芯片設(shè)置區(qū)Z。此外，該黏著膜14的材料沒(méi)有特別限制，只要能夠?qū)⒃摰谝话雽?dǎo)體芯片15設(shè)置于該芯片設(shè)置區(qū)Z即可。如圖1F所示，使用線路16打線接合該第一半導(dǎo)體芯片15的第一電極墊151與該第一電性連接墊13。接著，如圖1G所示，以一第一封裝材料17模封該第一半導(dǎo)體芯片15、該第一電性連接墊13以及其兩者之間的電性連接。最后，如圖1H所示，移除該載板9、該離型膜10、以及該導(dǎo)電層11，以顯露該第一電性連接墊13并形成一封裝體1，其中可以簡(jiǎn)單用機(jī)械性外力撕除該載板9與該離型膜10，但對(duì)于該導(dǎo)電層11則需利用蝕刻或研磨去除。如此，所制得的封裝體1，具有一第一表面Ia與一相對(duì)的該第二表面lb，且包括:一第一半導(dǎo)體芯片15，具有一第一主動(dòng)面15a、一第一被動(dòng)面15b、以及一位于該第一主動(dòng)面15a的第一電極墊151，且該第一被動(dòng)面15b面向該第一表面Ia ;—第一電性連接墊13，設(shè)置于該第一表面Ia并電性連接該第一電極墊151 第一封裝材料17，模封該第一半導(dǎo)體芯片15、該第一電性連接墊13以及其兩者之間的電性連接，其中，該第一電性連接墊13嵌埋于該第一封裝材料17，該第一封裝材料17于該第一表面Ia顯露該第一電性連接墊13 ;以及一黏著膜14,設(shè)置于該第一半導(dǎo)體芯片15與該第一表面Ia之間,其中，該黏著膜14嵌埋于該第一封裝材料17,且該黏著膜14表面、該第一表面la、與該第一電性連接墊13的表面形成一共平面。實(shí)施例二參考圖1A至圖1I，其是本實(shí)施例制造封裝體的流程示意圖。本實(shí)施例制造本發(fā)明封裝體I’的方法，大致上類似上述實(shí)施例一，不同點(diǎn)在于圖1F的步驟是將該黏著膜14先放置于該芯片設(shè)置區(qū)Z后，再將該第一半導(dǎo)體芯片15以第一被動(dòng)面15b面向該黏著膜14的方式，使該第一半導(dǎo)體芯片15設(shè)置于該芯片設(shè)置區(qū)Z ;以及，最后如圖1I所示，于該第一封裝材料17上對(duì)應(yīng)該第一電性連接墊13的位置，開(kāi)設(shè)一導(dǎo)電通孔18，貫穿該第一封裝材料17并連接該第一電性連接墊13，其中，該第一封裝材料17于該第二表面Ib顯露該導(dǎo)電通孔18。此導(dǎo)電通孔18的形成方式?jīng)]有特別限制，可以使用金屬膠如銀膠填充而成，或者以電鍍方式形成。實(shí)施例三參考圖2A至圖2C，其是本實(shí)施例制造封裝模塊的流程示意圖。首先，如圖2A所示，提供一封裝基板30以及一第二半導(dǎo)體芯片20，其中，該封裝基板30具有一第二電性連接墊301，該第二半導(dǎo)體芯片20具有一第二主動(dòng)面20a、一第二被動(dòng)面20b、以及一位于該第二主動(dòng)面20a的第二電極墊201。于該第二半導(dǎo)體芯片20的第二被動(dòng)面20b，貼附一第三黏著膜21。接著，如圖2B所示，通過(guò)該第三黏著膜21將該第二半導(dǎo)體芯片20設(shè)置于該封裝基板30具有該第二電性連接墊301的表面。此外，再使用一第二黏著膜22貼附于實(shí)施例一制得的封裝體I的第二表面Ib以及該第二半導(dǎo)體芯片20的該第二主動(dòng)面20a之間。最后，如圖2C所示，以線路31與32分別打線接合該第一電性連接墊13與該第二電性連接墊301以及該第一電性連接墊13與該第二電極墊201，并以一第二封裝材料33模封該封裝體1、該第一電性連接墊13、該第二半導(dǎo)體芯片20、該第二電極墊201、該第二電性連接墊301、該第一電性連接墊13與該第二電性連接墊301兩者之間的電性連接以及該第一電性連接墊13與該第二電極墊201兩者之間的電性連接。據(jù)此，所制得的封裝模塊包括:封裝體1，具有一第一表面Ia與一相對(duì)的該第二表面lb，且包括:一第一半導(dǎo)體芯片15，具有一第一主動(dòng)面15a、一第一被動(dòng)面15b、以及一位于該第一主動(dòng)面15a的第一電極墊151,且該第一被動(dòng)面15b面向該第一表面Ia 第一電性連接墊13，設(shè)置于該第一表面Ia并電性連接該第一電極墊151 第一封裝材料17，模封該第一半導(dǎo)體芯片15、該第一電性連接墊13以及其兩者之間的電性連接，其中，該第一電性連接墊13嵌埋于該第一封裝材料17,該第一封裝材料17于該第一表面Ia顯露該第一電性連接墊13 ;—第二半導(dǎo)體芯片20，具有一第二主動(dòng)面20a、一第二被動(dòng)面20b、以及一位于該第二主動(dòng)面20a的第二電極墊201，其中，該第二主動(dòng)面20a是面向該第二表面lb，且該第二電極墊201電性連接該第一電性連接墊13 ;—封裝基板30，具有一第二電性連接墊301，其中，該第二電性連接墊301電性連接該第一電性連接墊13 第二封裝材料33，模封該封裝體1、該第一電性連接墊13、該第二半導(dǎo)體芯片20、該第二電極墊201、該第二電性連接墊301、該第一電性連接墊13與該第二電性連接墊301兩者之間的電性連接以及該第一電性連接墊13與該第二電極墊201兩者之間的電性連接；以及一第三黏著膜21與一第二黏著膜22，分別設(shè)置于該第二半導(dǎo)體芯片20與該封裝基板30之間以及于該封裝體I與該第二半導(dǎo)體芯片20之間。實(shí)施例四參考圖3，其是本實(shí)施例封裝模塊的示意圖。本實(shí)施例的封裝模塊的制造流程，大致上類似于上述實(shí)施例三，不同點(diǎn)在于本實(shí)施例是使用實(shí)施例二的封裝體1’，且封裝體I’與該第二半導(dǎo)體芯片20之間的電性連接并非通過(guò)打線接合，而是利用封裝體I ’內(nèi)的導(dǎo)電通孔18，使導(dǎo)電通孔18表面超出該第二表面Ib而可直接與該第二半導(dǎo)體芯片20的第二電極墊201連接。上述實(shí)施例僅是為了方便說(shuō)明而舉例而已，本發(fā)明所主張的權(quán)利范圍自應(yīng)以權(quán)利要求范圍所述為準(zhǔn)，而非僅限于上述實(shí)施例。
權(quán)利要求
1.一種封裝模塊，包括: 一封裝體，具有一第一表面與一相對(duì)的該第二表面，且包括:一第一半導(dǎo)體芯片，具有一第一主動(dòng)面、一第一被動(dòng)面、以及一位于該第一主動(dòng)面的第一電極墊，且該第一被動(dòng)面面向該第一表面；一第一電性連接墊，設(shè)置于該第一表面并電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋于該第一封裝材料，該第一封裝材料于該第一表面顯露該第一電性連接墊；以及 一第二半導(dǎo)體芯片，具有一第二主動(dòng)面、一第二被動(dòng)面、以及一位于該第二主動(dòng)面的第二電極墊，其中，該第二主動(dòng)面是面向該第二表面，且該第二電極墊電性連接該第一電性連接墊。
2.如權(quán)利要求1所述的封裝模塊，還包括:一封裝基板，具有一第二電性連接墊，其中，該第二電性連接墊電性連接該第一電性連接墊；以及一第二封裝材料，模封該封裝體、該第一電性連接墊、該第二半導(dǎo)體芯片、該第二電極墊、該第二電性連接墊、該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接。
3.如權(quán)利要求2所述的封裝模塊，還包括:一第三黏著膜與一第二黏著膜，分別設(shè)置于該第二半導(dǎo)體芯片與該封裝基板之間以及于該封裝體與該第二半導(dǎo)體芯片之間。
4.如權(quán)利要求1所述的封裝模塊，其中，該封裝體還包括:一導(dǎo)電通孔，貫穿該第一封裝材料并連接該第一電性連接墊，且該第一封裝材料于該第二表面顯露該導(dǎo)電通孔。
5.如權(quán)利要求4所述的封裝模塊，其中，該第一電性連接墊經(jīng)由該導(dǎo)電通孔連接第二電極墊。
6.如權(quán)利要求1所述的封裝模塊，其中，該第一電性連接墊的表面與該第一表面形成一共平面。
7.一種封裝模塊的制造方法，包括一以下步驟: 提供一封裝基板，其中，該封裝基板具有一第二電性連接墊； 于該封裝基板具有該第二電性連接墊的表面，堆疊設(shè)置一第二半導(dǎo)體芯片，其中，該第二半導(dǎo)體芯片具有一第二主動(dòng)面、一第二被動(dòng)面、以及一位于該第二主動(dòng)面的第二電極墊，且該第二被動(dòng)面是面向該封裝基板； 于該第二主動(dòng)面上堆疊設(shè)置一封裝體，其中，該封裝體具有一第一表面與一相對(duì)該第一表面且面對(duì)該第二主動(dòng)面的該第二表面，且包括:一第一半導(dǎo)體芯片，具有一第一主動(dòng)面、一第一被動(dòng)面、以及一位于該第一主動(dòng)面的第一電極墊，且該第一被動(dòng)面面向該第一表面；一第一電性連接墊，設(shè)置于該第一表面并電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋于該第一封裝材料，該第一封裝材料于該第一表面顯露該第一電性連接墊； 電性連接該第一電性連接墊與該第二電性連接墊以及該第一電性連接墊與該第二電極墊；以及 以一第二封裝材料模封該封裝體、該第一電性連接墊、該第二半導(dǎo)體芯片、該第二電極墊、該第二電性連接墊、 該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接。
8.如權(quán)利要求7所述的封裝模塊的制造方法，還包括一以下步驟:在該第二半導(dǎo)體芯片堆疊設(shè)置于該封裝基板具有該第二電性連接墊的表面之前，形成一第三黏著膜于該第二被動(dòng)面。
9.如權(quán)利要求8所述的封裝模塊的制造方法，還包括一以下步驟:在該封裝體堆疊設(shè)置于該第二主動(dòng)面上之前，形成一第二黏著膜于該第二表面。
10.如權(quán)利要求7所述的封裝模塊的制造方法，其中，該封裝體還包括:一導(dǎo)電通孔，貫穿該第一封裝材料并連接該第一電性連接墊，且該第一封裝材料于該第二表面顯露該導(dǎo)電通孔，該第一電性連接墊經(jīng)由該導(dǎo)電通孔連接第二電極墊。
11.如權(quán)利要求7所述的封裝模塊的制造方法，其中，該第一電性連接墊的表面與該第一表面形成一共平面。
12.一種封裝體，具有一第一表面與一相對(duì)的該第二表面，且包括: 一第一半導(dǎo)體芯片，具有一第一主動(dòng)面、一第一被動(dòng)面、以及一位于該第一主動(dòng)面的第一電極墊，且該第一被動(dòng)面面向該第一表面； 一第一電性連接墊，設(shè)置于該第一表面并電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一電性連接墊以及其兩者之間的電性連接， 其中，該第一電性連接墊嵌埋于該第一封裝材料，該第一封裝材料于該第一表面顯露該第一電性連接墊。
13.如權(quán)利要求12所述的封裝體，還包括:一導(dǎo)電通孔，貫穿該第一封裝材料并連接該第一電性連接墊，其中，該第一封裝材料于該第二表面顯露該導(dǎo)電通孔。
14.如權(quán)利要求12所述的封裝體，還包括:一黏著膜，設(shè)置于該第一半導(dǎo)體芯片與該第一表面之間，其中，該黏著膜嵌埋于該第一封裝材料且其表面與該第一表面形成一共平面。
15.如權(quán)利要求12所述的封裝體，其中，該第一電性連接墊的表面是與該第一表面形成一共平面。
16.一種封裝體的制造方法，包括一以下步驟: 提供一載板，其中，該載板表面具有一離型膜； 于該離型膜上形成一圖 案化的阻層，其中，該阻層具有多個(gè)開(kāi)孔； 于該阻層的所述開(kāi)孔內(nèi)形成一第一電性連接墊； 移除該阻層，以顯露一芯片設(shè)置區(qū)； 于該芯片設(shè)置區(qū)上放置一第一半導(dǎo)體芯片，其中，該第一半導(dǎo)體芯片具有一第一主動(dòng)面、一第一被動(dòng)面、以及一位于該第一主動(dòng)面的第一電極墊，且該第一半導(dǎo)體芯片是以該第一被動(dòng)面設(shè)置于該芯片設(shè)置區(qū)； 電性連接該第一半導(dǎo)體芯片的第一電極墊與該第一電性連接墊； 以一第一封裝材料模封該第一半導(dǎo)體芯片、該第一電性連接墊以及其兩者之間的電性連接；以及 移除該載板以及該離型膜，以顯露該第一電性連接墊并形成一封裝體，其中，該封裝體具有一第一表面與一相對(duì)的該第二表面，該第一表面具有該第一電性連接墊。
17.如權(quán)利要求16所述的封裝體的制造方法，還包括一以下步驟:在該阻層形成于該離型膜上之前，于該離型膜上形成一導(dǎo)電層，且于移除該載板以及該離型膜的時(shí)移除該導(dǎo)電層。
18.如權(quán)利要求16所述的封裝體的制造方法，還包括一以下步驟:形成一導(dǎo)電通孔，該導(dǎo)電通孔貫穿該第一封裝材料并連接該第一電性連接墊，其中，該第一封裝材料于該第二表面顯露該導(dǎo)電通孔。
19.如權(quán)利要求16所述的封裝體的制造方法，還包括一以下步驟:在第一半導(dǎo)體芯片放置于該芯片設(shè)置區(qū)上之前，形成一黏著膜于該第一被動(dòng)面，其中，該黏著膜嵌埋于該第一封裝材料且其表面與該第一表面形成一共平面。
20.如權(quán)利要求16所述的封裝體的制造方法，其中，該第一電性連接墊的表面與該第一表面形成 一共平面。
全文摘要
本發(fā)明是有關(guān)于一種封裝模塊與封裝體及其兩者的制造方法，該封裝體包括第一半導(dǎo)體芯片、第一電性連接墊、以及第一封裝材料，且該封裝模塊主要包括該封裝體以及第二半導(dǎo)體芯片，其封裝體于封裝完成后可先行測(cè)試以確保其是以良品的狀態(tài)進(jìn)行后續(xù)模塊化封裝，如此便可保持封裝模塊的良率，減少封裝模塊因封裝體完成的質(zhì)量不良而降低生產(chǎn)良率的可能。
文檔編號(hào)H01L23/31GK103208467SQ20131000135
公開(kāi)日2013年7月17日 申請(qǐng)日期2013年1月5日 優(yōu)先權(quán)日2012年1月13日
發(fā)明者林殿方 申請(qǐng)人:東琳精密股份有限公司