專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠在不發(fā)生耐壓下降或?qū)娮柙龃蟮那闆r下提高雪崩耐量的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
為了實(shí)現(xiàn)節(jié)省能量或裝置的小型化這樣的市場要求，要求作為MOSFET或IGBT等半導(dǎo)體裝置在導(dǎo)通狀態(tài)以及開關(guān)時的過渡狀態(tài)的低損失化。此處，當(dāng)僅著眼于導(dǎo)通狀態(tài)時，通過使作為主體部(bulk portion)的外延層的晶片指標(biāo)(wafer specif ication)低電阻化，從而降低導(dǎo)通電阻，能夠?qū)崿F(xiàn)低損失化。但是，導(dǎo)通電阻和耐壓處于折衷(tradeoff)的關(guān)系，若僅單純地使晶片指標(biāo)為低電阻，則元件耐壓下降，達(dá)不到目的。因此，在低電阻的晶片指標(biāo)中使單元的設(shè)計最優(yōu)化來得到高的耐壓，并且得到由該晶片指標(biāo)的低電阻化帶來的導(dǎo)通電阻下降的效果，由此，謀求折衷的改善。伴隨由單元設(shè)計的最優(yōu)化帶來的耐壓提高，當(dāng)發(fā)生由感應(yīng)負(fù)載開關(guān)的關(guān)斷浪涌引起的雪崩動作時，電流容易向單元以外的部位流入。為了在這樣的狀況下也得到高的耐量，提出了使柵極焊盤下的P型基極層形成得比邊緣終端部(芯片外周)的P型基極層深的技術(shù)或使柵極焊盤下的P型基極層浮置的技術(shù)(例如，參照專利文獻(xiàn)I)。專利文獻(xiàn)1:日本特開2011-97116號公報。在關(guān)斷時電壓由于感應(yīng)負(fù)載的反電動勢而上升，當(dāng)電壓超過元件具有的耐壓時，半導(dǎo)體裝置進(jìn)行雪崩動作。將此時裝置能夠流過(能夠斷開)的電流值或能量值稱為雪崩耐量(avalanche capacity)。在由于單元區(qū)域的耐壓提高而使雪崩電流容易流到單元區(qū)域以外的部位的情況下，存在如下問題，即，在柵極焊盤和單元區(qū)域之間所設(shè)置的P型基極層在雪崩動作時由于電流集中而被破壞。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述課題而提出的，其目的在于得到在不發(fā)生耐壓下降或?qū)娮柙龃蟮那闆r下能夠提高雪崩耐量的半導(dǎo)體裝置及其制造方法。本發(fā)明提供一種半導(dǎo)體裝置，具有:第一導(dǎo)電型的半導(dǎo)體層，設(shè)置在半導(dǎo)體襯底的單元區(qū)域、焊盤區(qū)域以及所述單元區(qū)域和所述焊盤區(qū)域之間的中間區(qū)域；第二導(dǎo)電型的第一基極層，在所述單元區(qū)域設(shè)置在所述半導(dǎo)體層上；第二導(dǎo)電型的第二基極層，在所述中間區(qū)域設(shè)置在所述半導(dǎo)體層上；第一導(dǎo)電型的導(dǎo)電區(qū)域，設(shè)置在所述第一基極層內(nèi)；柵極電極，隔著柵極絕緣膜設(shè)置在被所述導(dǎo)電區(qū)域和所述半導(dǎo)體層夾持的溝道區(qū)域上；第一電極，與所述第一以及第二基極層連接；第二電極，與所述半導(dǎo)體層的下表面連接；柵極焊盤，在所述焊盤區(qū)域隔著絕緣膜設(shè)置在所述半導(dǎo)體層上并且與所述柵極電極連接；所述第二基極層的所述柵極焊盤側(cè)是雜質(zhì)濃度梯度比所述第一基極層平緩的VLD (Variation LateralDoping:橫向變摻雜)結(jié)構(gòu)。根據(jù)本發(fā)明， 能夠在不發(fā)生耐壓下降或?qū)娮柙龃蟮那闆r下提高雪崩耐量。


圖1是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的俯視圖。圖2是沿著圖1的A-A’的剖視圖。圖3是沿著圖1的B-B’的剖視圖。圖4是沿著圖1的C-C’的剖視圖。圖5是表示中間區(qū)域的P型基極層的形成方法的圖。圖6是表示中間區(qū)域的P型基極層的形成方法的圖。圖7是表示中間區(qū)域的P型基極層的形成方法的圖。圖8是表示中間區(qū)域的P型基極層的形成方法的圖。圖9是表示邊緣終端區(qū)域的電場分布的圖。圖10是表示中間區(qū)域附近(柵極焊盤區(qū)域)的電場分布的圖。圖11是表示比較例I的半導(dǎo)體裝置的剖視圖。圖12是表示模擬了使MOSFET進(jìn)行L負(fù)載開關(guān)時的開關(guān)波形的結(jié)果的圖。圖13是表示比較例2的半導(dǎo)體裝置的剖視圖。圖14是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的變形例I的剖視圖。圖15是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的變形例2的剖視圖。圖16是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的剖視圖。圖17是表示實(shí)施方式2和比較例I的柵極焊盤下的電場強(qiáng)度的圖。圖18是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的變形例的剖視圖。圖19是表示本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的剖視圖。其中，附圖標(biāo)記說明如下:
1硅襯底(半導(dǎo)體襯底)
2 N —型漏極層(半導(dǎo)體層)
4漏極電極(第二電極)
5 P—型基極層(第一基極層)
6、24 P型基極層(第二基極層)
7 N+型源極區(qū)域(導(dǎo)電區(qū)域)
8柵極電極
9柵極絕緣膜
10源極電極(第一電極)
11柵極焊盤 12絕緣膜 13柵極布線
14、15、16、23 P型基極層(第三基極層)
21 SiO2膜(掩模)。
具體實(shí)施例方式參照附圖對本發(fā)明的實(shí)施方式的半導(dǎo)體裝置及其制造方法進(jìn)行說明。對相同或?qū)?yīng)的結(jié)構(gòu)要素標(biāo)注相同的附圖標(biāo)記，有時省略重復(fù)說明。實(shí)施方式I
圖1是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的俯視圖。圖2是沿著圖1的A-A’的首1J視圖。硅襯底I具有單元區(qū)域、焊盤區(qū)域、中間區(qū)域以及邊緣終端區(qū)域。中間區(qū)域配置在單元區(qū)域和焊盤區(qū)域之間。邊緣終端區(qū)域配置在單元區(qū)域以及焊盤區(qū)域的外側(cè)。在硅襯底I內(nèi)的整個區(qū)域設(shè)置有N 一型漏極層2。在N 一型漏極層2之下設(shè)置有N+型漏極層3，在該N+型漏極層3的下表面連接有漏極電極4。在單元區(qū)域，在N一型漏極層2上設(shè)置有P一型基極層5。在中間區(qū)域，在N—型漏極層2上設(shè)置有P型基極層6。在P 一型基極層5內(nèi)設(shè)置有N+型源極區(qū)域7。柵極電極8隔著柵極絕緣膜9設(shè)置于被N+型源極區(qū)域7和N—型漏極層2夾持的溝道區(qū)域上。源極電極10連接于P—型基極層5以及P型基極層6。漏極電極4連接于N+型漏極層3的下表面。柵極焊盤11在焊盤區(qū)域隔著絕緣膜12設(shè)置在N—型漏極層2上。柵極焊盤11連接于柵極電極8。作為本實(shí)施方式的特征，在柵極焊盤11的周圍的中間區(qū)域呈環(huán)狀設(shè)置的P型基極層6的柵極焊盤11側(cè)(a)是雜質(zhì)濃度梯度比P—型基極層5平緩的VLD(Variation LateralDoping:橫向變摻雜)結(jié)構(gòu)。圖3是沿著圖1的B-B’的剖視圖。柵極布線13在焊盤區(qū)域(實(shí)際上是布線區(qū)域而不是焊盤區(qū)域，但是，此處為了便于說明這樣稱呼)隔著絕緣膜12設(shè)置在N—型漏極層2上。柵極布線13將柵極電極8和柵極焊盤11連接。P型基極層6的柵極布線13側(cè)是雜質(zhì)濃度梯度比P 一型基極層5平緩的VLD結(jié)構(gòu)。圖4是沿著圖1的C-C’的剖視圖。在邊緣終端區(qū)域，在N一型漏極層2上設(shè)置有P 型基極層 14、15、16。P 型基極層 14、15、16 是 FLR (Field Limiting Ring:場限環(huán))。在最外周設(shè)置有N+型溝道停止層17。在P型基極層15、16上分別連接有環(huán)形電極18、19。溝道停止電極20連接于N+型溝道停止層17。P型基極層14、15、16的外側(cè)是雜質(zhì)濃度梯度比P 一型基極層5平緩的VLD結(jié)構(gòu)。接著，對中間區(qū)域的P型基極層6的形成方法進(jìn)行說明。圖5至圖8是表示中間區(qū)域的P型基極層的形成方法的圖。首先，如圖5所示，在N一型漏極層2上形成SiO2膜21。接著，如圖6所示，在SiO2膜21上形成抗蝕劑22，利用照相制版處理對抗蝕劑22進(jìn)行構(gòu)圖。將該抗蝕劑22作為掩模進(jìn)行蝕刻，對SiO2膜21進(jìn)行構(gòu)圖。構(gòu)圖后的SiO2膜21在中間區(qū)域具有朝向焊盤區(qū)域?qū)挾茸冋亩鄠€開口。接著，如圖7所示，通過SiO2膜21的多個開口將硼等雜質(zhì)注入到N—型漏極層2，如圖8所示，利用高溫驅(qū)動(high-temperature driving)使雜質(zhì)擴(kuò)散,形成P型基極層6。將利用這樣的晶片工藝所制作的雜質(zhì)濃度梯度平緩的擴(kuò)散形狀稱為VLD結(jié)構(gòu)。此外，邊緣終端區(qū)域的P型基極層14、15、16的外側(cè)也同樣由VLD形成(例如，參照 Semiconductor Devices and Power IC Handbook by Institute of ElectricalEngineers of Japan, p.62 63、日本特開 2011-204710 號公報)。接著，對設(shè)置有VLD結(jié)構(gòu)的P型基極層的兩個區(qū)域的電場分布的差異進(jìn)行說明。圖9是表示邊緣終端區(qū)域的電場分布的圖。 圖10是表示中間區(qū)域附近(柵極焊盤區(qū)域)的電場分布的圖。虛線表示等電位線。在邊緣終端區(qū)域，在源極電極10和溝道停止電極20之間具有電位差，在橫向保持器件耐壓。另一方面，在中間區(qū)域附近(柵極焊盤區(qū)域)，在源極電極10和柵極焊盤11之間沒有電位差。接著，與比較例1、2比較，對本實(shí)施方式的效果進(jìn)行說明。圖11是表示比較例I的半導(dǎo)體裝置的剖視圖。在比較例I中，中間區(qū)域的P型基極層6和焊盤區(qū)域的P型基極層23相連接，兩者的厚度相同。在比較例I的情況下，在寬的P型基極層6、23正下方產(chǎn)生的由碰撞電離引起的雪崩電流(碰撞電離電流)流入源極接觸部(b)，存在發(fā)生電流集中并導(dǎo)致破壞的情況。圖12是表示模擬了使MOSFET進(jìn)行L負(fù)載開關(guān)時的開關(guān)波形的結(jié)果的圖。總電流是單元區(qū)域和中間區(qū)域的電流之和。比較例I和實(shí)施方式I的總電流相同，但是，在比較例I中，向中間區(qū)域的電流高，所以，發(fā)生向源極接觸部的電流集中。另一方面，在實(shí)施方式I中，向單元區(qū)域的電流增加，所以，能夠緩和向中間區(qū)域的電流集中。此外，在比較例I中，為了減小碰撞電離電流，對雜質(zhì)注入量或熱處理進(jìn)行控制而使P型基極層6、23變淺時，與它們同時形成的邊緣終端區(qū)域的P型基極層14、15、16也變淺。因此，邊緣終端區(qū)域的P型基極層14、15、16的濃度梯度變陡(圓弧部分的曲率即半徑變小)，擔(dān)心邊緣終端耐壓的下降、進(jìn)而擔(dān)心雪崩耐量的下降或可靠性的惡化。圖13是表示比較例2的半導(dǎo)體裝置的剖視圖。在比較例2中，中間區(qū)域的P型基極層6和焊盤區(qū)域的P型基極層23分離。即，焊盤區(qū)域的P型基極層23浮置。由此，如果與比較例I相比，則能夠緩和向中間區(qū)域的電流集中。但是，在比較例2中，P型基極層6的柵極焊盤11側(cè)(a)的雜質(zhì)濃度梯度陡(P型基極層6的圓弧部分的曲率小)，所以，碰撞電離電流流入到源極接觸部(b)，存在發(fā)生電流集中并導(dǎo)致破壞的情況。相對于此，在本實(shí)施方式中，利用VLD形成的P型基極層6的柵極焊盤11側(cè)(a)是雜質(zhì)濃度梯度比P—型基極層5平緩的VLD結(jié)構(gòu)。由此，在雪崩動作時能夠防止碰撞電離電流向源極接觸部(b)的集中。因此，能夠提高雪崩耐量。另外，在本實(shí)施方式中，僅變更中間區(qū)域的結(jié)構(gòu)，沒有變更電流流過的有源區(qū)域即單元區(qū)域的結(jié)構(gòu)。因此，不會發(fā)生耐壓下降或?qū)娮柙龃?。另外，不僅是柵極焊盤11的周圍，在柵極布線13的周圍的P型基極層6也應(yīng)用VLD結(jié)構(gòu)。由此，能夠抑制在柵極布線13的周圍的P型基極層6的碰撞電離，能夠防止雪崩耐量成為柵極布線13的設(shè)計決定要素。另外，優(yōu)選在形成P型基極層6時使用的SiO2膜21的多個開口的最大寬度w不足P型基極層6的最深部的深度d的2倍。這樣，當(dāng)開口的寬度窄時，P型基極層6的深度淺，所以，能夠增加N—型漏極層2，減小碰撞電離電流。另一方面，在形成作為FLR的P型基極層14、15、16時，使開口的最大寬度w為P型基極層6的最深部的深度d的2倍以上，使P型基極層14、1 5、16變深。另外，優(yōu)選同時形成中間區(qū)域的P型基極層6和邊緣終端區(qū)域的P型基極層14、15、16。由此，能夠在不增加掩模的情況下形成兩者的VLD結(jié)構(gòu)。圖14是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的變形例I的剖視圖。P型基極層6的與柵極焊盤11相反的一側(cè)也是雜質(zhì)濃度梯度比P—型基極層5平緩的VLD結(jié)構(gòu)。S卩，在單元側(cè)也形成VLD結(jié)構(gòu)。由此，能夠更可靠地防止在雪崩動作時碰撞電離電流向源極接觸部(b)的集中。圖15是表示本發(fā)明的實(shí)施方式I的半導(dǎo)體裝置的變形例2的剖視圖。除了實(shí)施方式I的結(jié)構(gòu)外，在焊盤區(qū)域，在N—型漏極層2上設(shè)置有P型基極層23。由此，能夠減少柵極焊盤11之下的電容。實(shí)施方式2
圖16是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的剖視圖。除了實(shí)施方式I的結(jié)構(gòu)外，在焊盤區(qū)域，在N一型漏極層2上設(shè)置有P型基極層23。中間區(qū)域的P型基極層6和焊盤區(qū)域的P型基極層23相連接。但是，與比較例I不同，P型基極層23比P型基極層6的最深部淺。圖17是表示實(shí)施方式2和比較例I的柵極焊盤下的電場強(qiáng)度的圖。橫軸表示電場強(qiáng)度，縱軸表示距硅襯底I的表面的深度。圖中的三角形的面積相當(dāng)于N一型漏極層2和P型基極層23分別保持的電壓。在比較例I中，利用向N一型漏極層2擴(kuò)展的耗盡層保持大部分的耐壓。另一方面，在實(shí)施方式2中，耗盡層也向P型基極層23擴(kuò)展，所以，P型基極層23的電壓分擔(dān)增加。由此，雪崩時的PN結(jié)附近的電場強(qiáng)度下降，能夠降低碰撞電離電流。另外，優(yōu)選P型基極層23的雜質(zhì)濃度為1.0 2.0E12ions/cm2。由此，成為在對PN結(jié)施加反向電壓時耗盡層向PN雙方的擴(kuò)散層整體擴(kuò)展的RESURF(Reduced Surface Field:降低表面電場)條件。因此，耗盡層向P型基極層23的整體擴(kuò)展。由此，能夠進(jìn)一步降低碰撞電離電流。另外，優(yōu)選同時形成單元區(qū)域的P —型基極層5和焊盤區(qū)域的P型基極層23。由此，能夠在不增加掩模的情況下形成這兩個結(jié)構(gòu)。圖18是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的變形例的剖視圖。在圖16中，P型基極層6的柵極焊盤11側(cè)為VLD結(jié)構(gòu)，但是，在該變形例中，P型基極層6不是VLD結(jié)構(gòu)。在該情況下，P型基極層23比P型基極層6的最深部淺，由此，能夠降低碰撞電離電流。另外，VLD結(jié)構(gòu)以條紋或微細(xì)的孔形狀制作圖案，所以，需要尺寸控制性好的細(xì)微加工裝置。這樣的尺寸控制性好的細(xì)微加工裝置在變形例中不需要。實(shí)施方式3
圖19是表示本發(fā)明的實(shí)施方式3的半導(dǎo)體裝置的剖視圖。代替實(shí)施方式I的P型基極層6，在中間區(qū)域以及焊盤區(qū)域，在N 一型漏極層2上設(shè)置有P型基極層24。P型基極層24的雜質(zhì)濃度向柵極焊盤11的中心方向增加，在柵極焊盤11的中心部，濃度成為峰值。P型基極層24是雜質(zhì)濃度梯度比P 一型基極層5平緩的VLD結(jié)構(gòu)。由此，能夠降低雪崩動作時的碰撞電離電流。此外， 在實(shí)施方式I 3中，將本發(fā)明應(yīng)用于η溝道功率MOSFET。但是，并不限定于此，本發(fā)明也能夠應(yīng)用于P溝道功率MOSFET、IGBT或SiC器件。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具有: 第一導(dǎo)電型的半導(dǎo)體層，設(shè)置在半導(dǎo)體襯底的單元區(qū)域、焊盤區(qū)域以及所述單元區(qū)域和所述焊盤區(qū)域之間的中間區(qū)域； 第二導(dǎo)電型的第一基極層，在所述單元區(qū)域設(shè)置在所述半導(dǎo)體層上； 第二導(dǎo)電型的第二基極層，在所述中間區(qū)域設(shè)置在所述半導(dǎo)體層上； 第一導(dǎo)電型的導(dǎo)電區(qū)域，設(shè)置在所述第一基極層內(nèi)； 柵極電極，隔著柵極絕緣膜設(shè)置在被所述導(dǎo)電區(qū)域和所述半導(dǎo)體層夾持的溝道區(qū)域上； 第一電極，與所述第一以及第二基極層連接； 第二電極，與所述半導(dǎo)體層的下表面連接；以及 柵極焊盤，在所述焊盤區(qū)域隔著絕緣膜設(shè)置在所述半導(dǎo)體層上并且與所述柵極電極連接， 所述第二基極層的所述柵極焊盤側(cè)是雜質(zhì)濃度梯度比所述第一基極層平緩的VLD結(jié)構(gòu)。
2.如權(quán)利要求1所述 的半導(dǎo)體裝置，其特征在于， 還具有:第二導(dǎo)電型的第三基極層，在所述半導(dǎo)體襯底的所述單元區(qū)域以及所述焊盤區(qū)域的外側(cè)所配置的邊緣終端區(qū)域，設(shè)置在所述半導(dǎo)體層上， 所述第三基極層的外側(cè)是雜質(zhì)濃度梯度比所述第一基極層平緩的VLD結(jié)構(gòu)。
3.如權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 還具有:柵極布線，在所述焊盤區(qū)域隔著所述絕緣膜設(shè)置在所述半導(dǎo)體層上，并且與所述柵極電極以及所述柵極焊盤連接， 所述第二基極層的所述柵極布線側(cè)是雜質(zhì)濃度梯度比所述第一基極層平緩的VLD結(jié)構(gòu)。
4.如權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述第二基極層的與所述柵極焊盤相反的一側(cè)也是雜質(zhì)濃度梯度比所述第一基極層平緩的VLD結(jié)構(gòu)。
5.一種半導(dǎo)體裝置，其特征在于，具有: 第一導(dǎo)電型的半導(dǎo)體層，設(shè)置在半導(dǎo)體襯底的單元區(qū)域、焊盤區(qū)域以及所述單元區(qū)域和所述焊盤區(qū)域之間的中間區(qū)域； 第二導(dǎo)電型的第一基極層，在所述單元區(qū)域設(shè)置在所述半導(dǎo)體層上； 第二導(dǎo)電型的第二基極層，在所述中間區(qū)域設(shè)置在所述半導(dǎo)體層上； 第二導(dǎo)電型的第三基極層，在所述焊盤區(qū)域設(shè)置在所述半導(dǎo)體層上并且比所述第二基極層的最深部淺； 第一導(dǎo)電型的導(dǎo)電區(qū)域，設(shè)置在所述第一基極層內(nèi)； 柵極電極，隔著柵極絕緣膜設(shè)置在被所述導(dǎo)電區(qū)域和所述半導(dǎo)體層夾持的溝道區(qū)域上； 第一電極，與所述第一以及第二基極層連接； 第二電極，與所述半導(dǎo)體層的下表面連接；以及 柵極焊盤，在所述焊盤區(qū)域隔著絕緣膜設(shè)置在所述半導(dǎo)體層上并且與所述柵極電極連接。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于， 所述第三基極層的雜質(zhì)濃度為1.0 2.0E12ions/cm2。
7.如權(quán)利要求5或6所述的半導(dǎo)體裝置，其特征在于， 所述第二基極層的所述柵極焊盤側(cè)是雜質(zhì)濃度梯度比所述第一基極層平緩的VLD結(jié)構(gòu)。
8.一種半導(dǎo)體裝置，其特征在于，具有: 第一導(dǎo)電型的半導(dǎo)體層，設(shè)置在半導(dǎo)體襯底的單元區(qū)域、焊盤區(qū)域以及所述單元區(qū)域和所述焊盤區(qū)域之間的中間區(qū)域； 第二導(dǎo)電型的 第一基極層，在所述單元區(qū)域設(shè)置在所述半導(dǎo)體層上； 第二導(dǎo)電型的第二基極層，在所述中間區(qū)域以及所述焊盤區(qū)域設(shè)置在所述半導(dǎo)體層上; 第一導(dǎo)電型的導(dǎo)電區(qū)域，設(shè)置在所述第一基極層內(nèi)； 柵極電極，隔著柵極絕緣膜設(shè)置在被所述導(dǎo)電區(qū)域和所述半導(dǎo)體層夾持的溝道區(qū)域上； 第一電極，與所述第一以及第二基極層連接； 第二電極，與所述半導(dǎo)體層的下表面連接；以及 柵極焊盤，在所述焊盤區(qū)域隔著絕緣膜設(shè)置在所述半導(dǎo)體層上并且與所述柵極電極連接， 所述第二基極層的雜質(zhì)濃度向所述柵極焊盤的中心方向增加， 所述第二基極層是雜質(zhì)濃度梯度比所述第一基極層平緩的VLD結(jié)構(gòu)。
9.一種半導(dǎo)體裝置的制造方法，制造權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，包括如下工序: 在所述中間區(qū)域，在所述半導(dǎo)體層上形成掩模，該掩模具有朝向所述焊盤區(qū)域?qū)挾茸冋亩鄠€開口； 通過所述掩模的所述多個開口向所述半導(dǎo)體層注入雜質(zhì)，形成所述第二基極層。
10.如權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征在于， 所述多個開口的最大寬度不足所述第二基極層的最深部的深度的2倍。
11.一種半導(dǎo)體裝置的制造方法，制造權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于， 同時形成所述第二基極層和所述第三基極層。
12.—種半導(dǎo)體裝置的制造方法，制造權(quán)利要求5或6所述的半導(dǎo)體裝置，其特征在于， 同時形成所述第一基極層和所述第三基極層。
全文摘要
本發(fā)明提供能在不發(fā)生耐壓下降或?qū)娮柙龃蟮那闆r下提高雪崩耐量的半導(dǎo)體裝置及其制造方法。在單元區(qū)域，在N－型漏極層(2)上設(shè)置有P－型基極層(5)。在中間區(qū)域，在N－型漏極層(2)上設(shè)置有(P)型基極層(6)。在P－型基極層(5)內(nèi)設(shè)置有N+型源極區(qū)域(7)。柵極電極(8)隔著柵極絕緣膜(9)設(shè)置在被N－型漏極層(2)和N+型源極區(qū)域(7)夾持的溝道區(qū)域上。源極電極(10)連接于P－型基極層(5)和P型基極層(6)。柵極焊盤(11)在焊盤區(qū)域隔著絕緣膜(12)設(shè)置在N－型漏極層(2)上，與柵極電極(8)連接。P型基極層(6)的柵極焊盤(11)側(cè)是雜質(zhì)濃度梯度比P－型基極層(5)平緩的VLD(VariationLateralDoping)結(jié)構(gòu)。
文檔編號H01L29/36GK103219364SQ201310001570
公開日2013年7月24日 申請日期2013年1月4日 優(yōu)先權(quán)日2012年1月24日
發(fā)明者高野和豐 申請人:三菱電機(jī)株式會社