專利名稱：半導(dǎo)體的基板工序、封裝方法、封裝及系統(tǒng)級(jí)封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種用于一半導(dǎo)體封裝的基板工序、封裝方法、封裝結(jié)構(gòu)及系統(tǒng)級(jí)封裝結(jié)構(gòu)；更詳細(xì)而言，本發(fā)明關(guān)于一種以一圖案化金屬箔為基板進(jìn)行封裝的基板工序、封裝方法、封裝結(jié)構(gòu)及系統(tǒng)級(jí)封裝結(jié)構(gòu)。
背景技術(shù)：
一般而言，半導(dǎo)體工序可分為二個(gè)階段，其中第一階段為圓片(Wafer)工序，而第二階段則為封裝測(cè)試。隨著半導(dǎo)體技術(shù)的日新月異，圓片工序技術(shù)亦不斷改良，以滿足半導(dǎo)體產(chǎn)業(yè)的需求。另一方面，由于圓片工序技術(shù)的不斷改良，傳統(tǒng)的封裝測(cè)試技術(shù)亦逐漸受到市場(chǎng)淘汰，使得封裝測(cè)試技術(shù)亦推陳出新，以應(yīng)付半導(dǎo)體產(chǎn)業(yè)的變化。進(jìn)一步言，封裝測(cè)試技術(shù)可歸類為封裝階段以及測(cè)試階段，其中封裝階段主要提供產(chǎn)品保護(hù)、散熱及電路導(dǎo)通等功能，而測(cè)試階段則是檢測(cè)所產(chǎn)品的功能是否正常。由于封裝階段的優(yōu)劣對(duì)于半導(dǎo)體工序的品質(zhì)及后續(xù)的應(yīng)用層面影響甚大，也因此應(yīng)用于封裝階段的封裝技術(shù)常常隨著半導(dǎo)體市場(chǎng)的趨勢(shì)而有所改變，造成市場(chǎng)上發(fā)展出許多不同的封裝技術(shù)，例如倒裝芯片封裝(Flip Chip Package)、堆疊芯片封裝(Stacked Die Package)、芯片尺寸封裝(Chip Scale Package)等等 。盡管市面上充斥著林林總總的封裝技術(shù)，為了滿足電子產(chǎn)品朝向輕薄化的發(fā)展趨勢(shì)，所有封裝技術(shù)仍無(wú)法跳脫出一個(gè)原則，那就是如何使封裝后的體積更趨輕薄。進(jìn)一步言，由于輕薄的封裝體積具有降低成本、節(jié)省空間等優(yōu)點(diǎn)，故理想的封裝技術(shù)除了提供產(chǎn)品保護(hù)、散熱及電路導(dǎo)通等功能外，更必須朝向輕薄的封裝體積邁進(jìn)，方可被市場(chǎng)所青睞。進(jìn)一步言，傳統(tǒng)的封裝技術(shù)皆必須采用一具有一定厚度(大約為200微米)的基板進(jìn)行封裝，例如常見的導(dǎo)線架或銅制基板。由于傳統(tǒng)的封裝技術(shù)現(xiàn)今仍無(wú)法在大幅減少基板的厚度的情況下完成封裝且具有相同的封裝品質(zhì)，以致于封裝后的產(chǎn)品并無(wú)法明顯地輕薄化。有鑒于此，如何提供一種半導(dǎo)體封裝技術(shù)，以確保封裝后的體積更趨輕薄，乃業(yè)界亟需努力的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種用于一半導(dǎo)體封裝的基板工序、封裝方法、封裝結(jié)構(gòu)及系統(tǒng)級(jí)封裝結(jié)構(gòu)。本發(fā)明的基板工序、封裝方法、封裝結(jié)構(gòu)及系統(tǒng)級(jí)封裝結(jié)構(gòu)藉由一圖案化金屬箔作為一封裝體的基板進(jìn)行封裝，將有效改善傳統(tǒng)封裝技術(shù)采用一具有一定厚度的基板進(jìn)行封裝的缺失。具體而言，由于圖案化金屬箔的厚度遠(yuǎn)小于傳統(tǒng)封裝技術(shù)采用的基板的厚度，故封裝后的體積相對(duì)于傳統(tǒng)封裝技術(shù)已有效地輕薄化。另一方面，當(dāng)應(yīng)用于系統(tǒng)級(jí)封裝形態(tài)時(shí)，本發(fā)明的系統(tǒng)級(jí)封裝結(jié)構(gòu)相對(duì)于傳統(tǒng)封裝技術(shù)不但少了一層基板的空間，更增加封裝體彼此之間線路連接的靈活性。
為達(dá)上述目的，本發(fā)明提供了一種用于一半導(dǎo)體封裝的基板工序，該基板工序包含下列步驟:(I)提供一金屬箔(Metal Foil )，該金屬箔包含一第一表面及一第二表面；(2)分別形成一圖案化抗蝕層于該第一表面及該第二表面上；(3)分別形成至少一連接墊(Connection Pad)于各該圖案化抗蝕層上；以及(4)刻蝕該金屬箔。為達(dá)上述目的，本發(fā)明更提供了一種用于一半導(dǎo)體封裝的封裝方法，該封裝方法包含下列步驟:(I)提供一金屬箔，該金屬箔包含一第一表面及一第二表面；(2)分別形成一圖案化抗蝕層 于該金屬箔的該第一表面及該第二表面上；(3)形成至少一連接墊于各該圖案化抗蝕層上；(4)壓合該金屬箔的該第二表面至一載板的一釋放層(Release Layer)上；(5)刻蝕該金屬箔以形成一圖案化金屬箔；(6)設(shè)置至少一半導(dǎo)體元件于該圖案化金屬箔的該第一表面的該圖案化抗蝕層上；(7)電性連接該至少一半導(dǎo)體元件至該第一表面的該至少一連接墊；(8)封裝該載板上的一空間；以及(9)移除該載板。為達(dá)上述目的，本發(fā)明又提供了一種用于一半導(dǎo)體封裝的封裝結(jié)構(gòu)，其中該封裝結(jié)構(gòu)包含一封裝及一圖案化金屬箔。該圖案化金屬箔設(shè)置于該封裝內(nèi)，且包含一第一表面、一第二表面及至少一半導(dǎo)體元件。該第一表面上具有一第一圖案化抗蝕層，其中該第一圖案化抗蝕層上具有至少一第一連接墊。該第二表面上具有一第二圖案化抗蝕層，其中該第二圖案化抗蝕層上具有至少一暴露于該封裝外的第二連接墊。該至少一半導(dǎo)體元件設(shè)置于該圖案化金屬箔的該第一表面的該第一圖案化抗蝕層上，并電性連接至該至少一第一連接墊。為達(dá)上述目的，本發(fā)明另提供了一種用于一半導(dǎo)體封裝的系統(tǒng)級(jí)封裝結(jié)構(gòu)，其中該系統(tǒng)級(jí)封裝結(jié)構(gòu)包含一封裝結(jié)構(gòu)、一基板及一芯片裝置。該封裝結(jié)構(gòu)包含一封裝及一圖案化金屬箔。該圖案化金屬箔設(shè)置于該封裝內(nèi)，且包含一第一表面、一第二表面及至少一半導(dǎo)體元件。該第一表面上具有一第一圖案化抗蝕層，其中該第一圖案化抗蝕層上具有至少一第一連接墊。該第二表面上具有一第二圖案化抗蝕層，其中該第二圖案化抗蝕層上具有至少一暴露于該封裝外的第二連接墊。該至少一半導(dǎo)體元件設(shè)置于該圖案化金屬箔的該第一表面的該第一圖案化抗蝕層上，并電性連接至該至少一第一連接墊。該基板具有至少一基板連接墊，其中該基板連接墊電性連接至該圖案化金屬箔的該第二表面上的該至少一第二連接墊。該芯片裝置設(shè)置粘合于該封裝結(jié)構(gòu)及該基板之間。該芯片裝置具有至少一芯片連接墊，其中該芯片連接墊電性連接至該圖案化金屬箔的該第二表面上的該至少一第二連接墊。在參閱圖示及隨后描述的實(shí)施方式后，所屬技術(shù)領(lǐng)域具通常知識(shí)者便可了解本發(fā)明的其他目的，以及本發(fā)明的技術(shù)手段及實(shí)施方式。


圖1為本發(fā)明的第一實(shí)施例的一流程圖；圖2A-2I為本發(fā)明的第一實(shí)施例的一封裝過程示意圖；圖3為本發(fā)明的第四實(shí)施例的一系統(tǒng)級(jí)封裝結(jié)構(gòu)3的一剖面示意圖；以及圖4為本發(fā)明的第五實(shí)施例的一系統(tǒng)級(jí)封裝結(jié)構(gòu)4的一剖面示意圖。
具體實(shí)施例方式以下將通過實(shí)施例來(lái)解釋本發(fā)明的內(nèi)容，本發(fā)明的實(shí)施例并非用以限制本發(fā)明須在如實(shí)施例所述的任何特定的環(huán)境、應(yīng)用或特殊方式方能實(shí)施。因此，關(guān)于實(shí)施例的說(shuō)明僅為闡釋本發(fā)明的目的，而非用以限制本發(fā)明。須說(shuō)明者，以下實(shí)施例及圖示中，與本發(fā)明非直接相關(guān)的元件已省 略而未繪示，且圖示中各元件間的尺寸關(guān)系僅為求容易了解，非用以限制實(shí)際實(shí)施的比例。此外，在下述各實(shí)施例中，若未特別注明，則具有相同標(biāo)號(hào)的元件可視為相同。本發(fā)明的第一實(shí)施例為一種用于一半導(dǎo)體封裝的封裝方法。圖1為第一實(shí)施例的一流程圖。如圖1所示，在步驟S101，提供一金屬箔，該金屬箔包含一第一表面及一第二表面。在步驟S103，分別形成一圖案化抗蝕層于該金屬箔的該第一表面及該第二表面上。在步驟S105，形成至少一連接墊于各該圖案化抗蝕層上。在步驟S107，壓合該金屬箔的該第二表面至一載板的一釋放層上，在步驟S109，刻蝕該金屬箔以形成一圖案化金屬箔。在步驟S111，設(shè)置至少一半導(dǎo)體元件于該金屬箔的該第一表面的該圖案化抗蝕層上。在步驟S113，電性連接該至少一半導(dǎo)體元件至該第一表面的該至少一連接墊。在步驟S115，封裝該載板上的一空間。在步驟SI 17，移除該載板。圖2A為一金屬箔的一橫切面不意圖。如圖2A所不,一金屬箔21被用以作為一基底，金屬箔21包含一第一表面23及一第二表面25。金屬箔21的材質(zhì)為銅(Cu),且其厚度Hl實(shí)質(zhì)上為35微米(μπι)。需說(shuō)明者，金屬箔21的材質(zhì)并非限定為銅，而本技術(shù)領(lǐng)域具通常知識(shí)者可輕易置換的材質(zhì)皆屬本案請(qǐng)求保護(hù)的范圍。此外，金屬箔21的厚度Hl實(shí)質(zhì)上為35微米是本實(shí)施例的一較佳實(shí)施方式，而金屬箔21的厚度Hl可根據(jù)相關(guān)技術(shù)的增進(jìn)而更輕薄。如圖2Β所不,金屬箔21的一第一表面23上被形成一圖案化抗蝕層231,而金屬箔21的一第二表面25上被形成一圖案化抗蝕層251,使被圖案化抗蝕層231覆蓋的第一表面23及被圖案化抗蝕層251覆蓋的第二表面25可免于被刻蝕。此外，圖案化抗蝕層231及圖案化抗蝕層251可增加金屬箔21的一抗拉強(qiáng)度及一硬度，使金屬箔21較為強(qiáng)韌且不易受到破壞。需說(shuō)明者，圖案化抗蝕層231的范圍及圖案化抗蝕層251的范圍可相同亦可不同。進(jìn)一步言，圖案化抗蝕層231及圖案化抗蝕層251的材質(zhì)為鎳(Ni)，且其厚度范圍實(shí)質(zhì)上介于2 5微米。然而，圖案化抗蝕層231及圖案化抗蝕層251的材質(zhì)并非限定為鎳，而本技術(shù)領(lǐng)域具通常知識(shí)者可輕易置換的材質(zhì)皆屬本案請(qǐng)求保護(hù)的范圍。此外，圖案化抗蝕層231及圖案化抗蝕層251的厚度范圍實(shí)質(zhì)上介于2 5微米是本實(shí)施例的一較佳實(shí)施方式，而非用以限定本發(fā)明。如圖2C所示，圖案化抗蝕層231上被形成至少一第一連接墊2311，而圖案化抗蝕層251被形成至少一第二連接墊2511。進(jìn)一步言，第一連接墊2311及第二連接墊2511的材質(zhì)為金(Au)，且其厚度實(shí)質(zhì)上低于0.2微米。然而，第一連接墊2311及第二連接墊2511的材質(zhì)并非限定為金，而本技術(shù)領(lǐng)域具通常知識(shí)者可輕易置換的材質(zhì)皆屬本案請(qǐng)求保護(hù)的范圍。此外，第一連接墊2311及第二連接墊2511的厚度實(shí)質(zhì)上低于0.2微米是本實(shí)施例的一較佳實(shí)施方式，而非用以限定本發(fā)明。如圖2D所不，金屬箔21的第二表面25被壓合至一載板201的一釋放層203上。釋放層203可為一膠性材質(zhì)，用以適應(yīng)地承接金屬箔21的第二表面25，而載板201可為一硬性材質(zhì)，用以作為支撐的基底。 如圖2E所示，通過一刻蝕技術(shù)刻蝕金屬箔21，以刻蝕金屬箔21未被圖案化抗蝕層231及圖案化抗蝕層251覆蓋的表面，使形成一圖案化金屬箔21a。圖案化金屬箔21a的第一表面23上僅存有圖案化抗蝕層231，而圖案化金屬箔21a的第二表面25上僅存有圖案化抗蝕層251。因本技術(shù)領(lǐng)域具通常知識(shí)者可輕易理解如何刻蝕金屬箔21以形成圖案化金屬箔21a，于此不再贅述。需說(shuō)明者，在其他實(shí)施例中，圖2D及圖2E所述的步驟可相互對(duì)調(diào)。具體而言，刻蝕金屬箔21的步驟可在金屬箔21的第二表面25被壓合至一載板201的一釋放層203上之前執(zhí)行，且本技術(shù)領(lǐng)域具通常知識(shí)者亦能輕易理解圖2D及圖2E所述的步驟相互對(duì)調(diào)后，仍屬本案請(qǐng)求保護(hù)的范圍。如圖2F所示，圖案化金屬箔21a的第一表面23的圖案化的抗蝕層231上被設(shè)置一半導(dǎo)體元件233。進(jìn)一步言,半導(dǎo)體元件233通過一粘芯薄膜(DieAttach Film, DAF)技術(shù)粘合于圖案化金屬箔21a的第一表面23的圖案化抗蝕層231。換言之,半導(dǎo)體兀件233與圖案化金屬箔21a的第一表面23的圖案化抗蝕層231之間具有一粘芯薄膜(未繪示于圖)設(shè)置于圖案化金屬箔21a的第一表面23的圖案化的抗蝕層231上的半導(dǎo)體元件233的數(shù)量?jī)H用以說(shuō)明而非用以限定本發(fā)明，故設(shè)置的半導(dǎo)體元件233數(shù)量可以增加。通過粘芯薄膜技術(shù)粘合半導(dǎo)體元件233至圖案化金屬箔21a的第一表面23的圖案化抗蝕層上231是本實(shí)施例的一較佳實(shí)施方式，而本技術(shù)領(lǐng)域具通常知識(shí)者可輕易置換的粘合技術(shù)皆屬本案請(qǐng)求保護(hù)的范圍。進(jìn)一步言，圖案化金屬箔21a的第一表面23的圖案化的抗蝕層231上亦可以設(shè)置其他被動(dòng)元件(未繪示)，以與半導(dǎo)體元件233組成具有不同功能的電路。如圖2G所示,通過一引線鍵合(Wire-bonding)或電性連接技術(shù),半導(dǎo)體元件233被電性連接至圖案化金屬箔21a的第一表面23的第一連接墊2311。通過引線鍵合技術(shù)進(jìn)行電性連接為本實(shí)施例的一較佳實(shí)施方式，而本技術(shù)領(lǐng)域具通常知識(shí)者可輕易置換的連接技術(shù)皆屬本案請(qǐng)求保護(hù)的范圍。如圖2H所示,通過一注模處理(Molding Process)對(duì)載板201上的一空間200進(jìn)行封裝，藉以保護(hù)載板201上的所有元件。通過注模處理進(jìn)行封裝為本實(shí)施例的一較佳實(shí)施方式，而本技術(shù)領(lǐng)域具通常知識(shí)者可輕易置換的連接技術(shù)皆屬本案請(qǐng)求保護(hù)的范圍。 如圖21所示，在載板201上的空間200完成封裝后，載板201將被移除，以形成一用于一半導(dǎo)體封裝的封裝結(jié)構(gòu)2。進(jìn)一步言，通過第2A-2I圖所述各步驟產(chǎn)生的封裝結(jié)構(gòu)2，因其圖案化金屬箔21a的厚度Hl遠(yuǎn)小于傳統(tǒng)封裝技術(shù)采用的基板的厚度(大約200微米)，故封裝后的體積相對(duì)于傳統(tǒng)封裝技術(shù)已有效地輕薄化，且仍然可以維持原有的強(qiáng)度。
本發(fā)明的第二實(shí)施例為一種用于一半導(dǎo)體封裝的基板工序。有關(guān)本實(shí)施例的基板工序請(qǐng)參閱圖2A、圖2B、圖2C及圖2E以及第一實(shí)施例的相關(guān)說(shuō)明。在本實(shí)施例中，依照?qǐng)D2A、圖2B、圖2C及圖2E所述各步驟的執(zhí)行順序?yàn)橐惠^佳實(shí)施方式，但非用以限定本發(fā)明。此外，本技術(shù)領(lǐng)域具通常知識(shí)者可基于本發(fā)明的發(fā)明精神，輕易理解適當(dāng)?shù)卣{(diào)換圖2A、圖2B、圖2C及圖2E所述各步驟的執(zhí)行順序仍屬本案的請(qǐng)求保護(hù)范圍。本發(fā)明的第三實(shí)施例為一種用于一半導(dǎo)體封裝的封裝結(jié)構(gòu)。有關(guān)本實(shí)施例的封裝結(jié)構(gòu)請(qǐng)參閱圖21以及第一實(shí)施例的相關(guān)說(shuō)明。具體而言，本實(shí)施例的封裝結(jié)構(gòu)可等同于第一實(shí)施例的封裝結(jié)構(gòu)2。換言之，通過第2A-2I圖的封裝方法所完成的封裝結(jié)構(gòu)2即為本實(shí)施例的封裝結(jié)構(gòu)。需說(shuō)明者，第2A-2I圖所述各步驟的執(zhí)行順序?yàn)楸緦?shí)施例的一較佳實(shí)施方式，而非用以限定本發(fā)明。此外，本技術(shù)領(lǐng)域具通常知識(shí)者可基于本發(fā)明的發(fā)明精神，輕易理解適當(dāng)?shù)卣{(diào)換第2A-2I圖所述各步驟的執(zhí)行順序仍屬本案的請(qǐng)求保護(hù)范圍。本發(fā)明的第四實(shí)施例為一種用于一半導(dǎo)體封裝的系統(tǒng)級(jí)封裝結(jié)構(gòu)3。圖3為本實(shí)施例的系統(tǒng)級(jí)封裝結(jié)構(gòu)3的一剖面示意圖。具體而言，基于同一發(fā)明概念，本實(shí)施例的系統(tǒng)級(jí)封裝結(jié)構(gòu)3包含第三實(shí)施例所述的封裝結(jié)構(gòu)2的所有特征。如圖3所示，系統(tǒng)級(jí)封裝結(jié)構(gòu)3包含一封裝結(jié)構(gòu)2、一基板355及一芯片裝置377。本實(shí)施例的封裝結(jié)構(gòu)2可等同第一實(shí)施例及第三實(shí)施例所述的封裝結(jié)構(gòu)2，并具有相同的技術(shù)特征；而芯片裝置377可視為具有傳統(tǒng)的封裝結(jié)構(gòu)的半導(dǎo)體裝置，亦可視為具有封裝結(jié)構(gòu)2的半導(dǎo)體裝置。進(jìn)一步言，本實(shí)施例通過一粘芯薄膜技術(shù)粘合芯片裝置377與封裝結(jié)構(gòu)2、以及黏合芯片裝置377與基板355，使得芯片裝置377與封裝結(jié)構(gòu)2之間、以及芯片裝置377與基板355之間分別具有一粘芯薄膜(未繪示于圖)是本實(shí)施例的一較佳實(shí)施方式，而本技術(shù)領(lǐng)域具通常知識(shí)者可輕易置換的粘合技術(shù)皆屬本案請(qǐng)求保護(hù)的范圍。須說(shuō)明者，本實(shí)施例的芯片裝置377與封裝結(jié)構(gòu)2是將封裝結(jié)構(gòu)2第一表面23朝向芯片裝置377進(jìn)行粘合，也就是將封裝結(jié)構(gòu)2上下反轉(zhuǎn)后進(jìn)行粘合。如圖3所示，基板355具有至少一個(gè)基板連接墊3551，而芯片裝置377亦具有至少一個(gè)芯片連接墊3771 ;且基板355的基板連接墊3551的數(shù)量以及芯片裝置377的芯片連接墊3771的數(shù)量亦可不同。進(jìn)一步言，通過一引線鍵合或電性連接技術(shù)，電性連接基板連接墊3551至封裝結(jié)構(gòu)2的圖案化金屬箔21a的第二表面25上的第二連接墊2511，且電性連接芯片連接墊3771至封裝結(jié)構(gòu)2的圖案化金屬箔21a的第二表面25上的第二連接墊2511，使系統(tǒng)級(jí)封裝結(jié)構(gòu)3的封裝結(jié)構(gòu)2、芯片裝置377以及基板355彼此之間電性連接。另一方面，通過一注模處理，對(duì)基板355上的一空間300進(jìn)行封裝，藉以保護(hù)基板355上的所有元件。通過注模處理進(jìn)行封裝為本實(shí)施例的一較佳實(shí)施方式，而本技術(shù)領(lǐng)域具通常知識(shí)者可輕易置換的連接技術(shù)皆屬本案請(qǐng)求保護(hù)的范圍。由于系統(tǒng)級(jí)封裝結(jié)構(gòu)3包含第一實(shí)施例及第三實(shí)施例所述的封裝結(jié)構(gòu)2，故同樣具有使封裝后的體積輕薄化的優(yōu)點(diǎn)。此外，相對(duì)于傳統(tǒng)的系統(tǒng)級(jí)封裝技術(shù)，系統(tǒng)級(jí)封裝結(jié)構(gòu)3的結(jié)構(gòu)因可減少封裝體之間的重復(fù)連接，故增加封裝體彼此之間線路連接的靈活性，也就是系統(tǒng)級(jí)封裝結(jié)構(gòu)3的封裝結(jié)構(gòu)2、芯片裝置377以及基板355彼此之間的線路連接配置可藉由封裝結(jié)構(gòu)2的圖案化金屬箔21a的設(shè)計(jì)變化來(lái)增加其所可能應(yīng)用的彈性變化，例如線路連接設(shè)計(jì)時(shí)可包含可能的跳線設(shè)計(jì)，以簡(jiǎn)化后續(xù)電性連接的復(fù)雜度，使其在運(yùn)用上更加靈活。本發(fā)明的第五實(shí)施例為另一種用于一半導(dǎo)體封裝的系統(tǒng)級(jí)封裝結(jié)構(gòu)4。圖4為本實(shí)施例的系統(tǒng)級(jí)封裝結(jié)構(gòu)4的一剖面示意圖。本實(shí)施例與第四實(shí)施例本質(zhì)上相同，而主要差異在于系統(tǒng)級(jí)封裝結(jié)構(gòu)4的芯片裝置377的芯片連接墊3771與封裝結(jié)構(gòu)2的圖案化金屬箔21a的第二表面25上的第二連接墊2511之間并非使用引線鍵合技術(shù)進(jìn)行電性連接。具體而言，系統(tǒng)級(jí)封裝結(jié)構(gòu)4的芯片裝置377的芯片連接墊3771是通過一導(dǎo)體柱3773(Conductive Pillar)電性連接至封裝結(jié)構(gòu)2的圖案化金屬箔21a的第一表面23上的第一連接墊2311。進(jìn)一步言,通過一穿孔(Through via)技術(shù),系統(tǒng)級(jí)封裝結(jié)構(gòu)4的芯片裝置377的芯片連接墊3771及封裝結(jié)構(gòu)2的圖案化金屬箔21a的第二表面25上的第二連接墊2511之間可形成一連接通道，而藉由在該連接通道中填入電性導(dǎo)通材料即形成導(dǎo)體柱3773。通過導(dǎo)體柱3773電性導(dǎo)通特性，芯片裝置377的芯片連接墊3771與封裝結(jié)構(gòu)2的圖案化金屬箔21a的第二表面25上的第二連接墊2511將形成電性連接。由于系統(tǒng)級(jí)封裝結(jié)構(gòu)4包含第一實(shí)施例及第三實(shí)施例所述的封裝結(jié)構(gòu)2，故同樣具有使封裝后的體積輕薄化的優(yōu)點(diǎn)。此外，相對(duì)于傳統(tǒng)的系統(tǒng)級(jí)封裝技術(shù)，系統(tǒng)級(jí)封裝結(jié)構(gòu)4的結(jié)構(gòu)因可減少封裝體之間的重復(fù)連接，故增加封裝體彼此之間線路連接的靈活性，也就是系統(tǒng)級(jí)封裝結(jié)構(gòu)4的封裝結(jié)構(gòu)2、芯片裝置377以及基板355彼此之間的線路連接配置可更加靈活。綜上所述，本發(fā)明的用于一半導(dǎo)體封裝的基板工序、封裝方法、封裝結(jié)構(gòu)及系統(tǒng)級(jí)封裝結(jié)構(gòu)藉由一金屬箔作為一封裝體的基板進(jìn)行封裝，已有效改善傳統(tǒng)封裝技術(shù)采用一具有一定厚度的基板進(jìn)行封裝的缺失。具體而言，由于金屬箔的厚度遠(yuǎn)小于傳統(tǒng)封裝技術(shù)采用的基板的厚度，故封裝后的體積相對(duì)于傳統(tǒng)封裝技術(shù)已有效地輕薄化。另一方面，當(dāng)應(yīng)用于系統(tǒng)級(jí)封裝形態(tài)時(shí)，本發(fā)明的系統(tǒng)級(jí)封裝結(jié)構(gòu)相對(duì)于傳統(tǒng)封裝技術(shù)不但少了一層基板的空間，更增加封裝體彼此之間線路連接的靈活性。上述的實(shí)施例僅用來(lái)例舉本發(fā)明的實(shí)施方式，以及闡釋本發(fā)明的技術(shù)特征，并非用來(lái)限制本發(fā)明的保護(hù)范疇。任何熟悉此技術(shù)者可輕易完成的改變或均等性的安排均屬于本發(fā)明所主張的范圍，本發(fā)明 的權(quán)利保護(hù)范圍應(yīng)以申請(qǐng)專利范圍為準(zhǔn)。
權(quán)利要求
1.一種用于一半導(dǎo)體封裝的基板工序，該基板工序包含下列步驟: (a)提供一金屬箔(MetalFoil),該金屬箔包含一第一表面及一第二表面； (b)分別形成一圖案化抗蝕層于該第一表面及該第二表面上； (c)分別形成至少一連接墊(ConnectionPad)于各該圖案化抗蝕層上；以及 (d)刻蝕該金屬箔以形成一圖案化金屬箔。
2.如權(quán)利要求1所述的基板工序，其中該圖案化抗蝕層用以增加該金屬箔的一抗拉強(qiáng)度及一硬度。
3.一種用于一半導(dǎo)體 封裝的封裝方法，該封裝方法包含下列步驟: (a)提供一金屬箔，該金屬箔包含一第一表面及一第二表面； (b)分別形成一圖案化抗蝕層于該金屬箔的該第一表面及該第二表面上； (C)形成至少一連接墊于各該圖案化抗蝕層上； (d)壓合該金屬箔的該第二表面至一載板的一釋放層(ReleaseLayer)上； (e)刻蝕該金屬箔以形成一圖案化金屬箔； (f)設(shè)置至少一半導(dǎo)體元件于該圖案化金屬箔的該第一表面的該圖案化抗蝕層上； (g)電性連接該至少一半導(dǎo)體元件至該第一表面的該至少一連接墊； (h)封裝該載板上的一空間；以及 (i)移除該載板。
4.如權(quán)利要求3所述的封裝方法，其中該圖案化抗蝕層用以增加該金屬箔的一抗拉強(qiáng)度及一硬度。
5.如權(quán)利要求3所述的封裝方法,其中該步驟(f)是通過一粘芯薄膜(DieAttachFilm ；DAF)設(shè)置該至少一半導(dǎo)體元件于該圖案化金屬箔的該第一表面的該圖案化抗蝕層上。
6.如權(quán)利要求3所述的封裝方法，其中該步驟(f)更包含下列步驟: (fl)設(shè)置至少一被動(dòng)元件于該圖案化金屬箔的該第一表面的該圖案化抗蝕層上。
7.如權(quán)利要求3所述的封裝方法，其中該步驟(h)系通過一注模處理(MoldingProcess)封裝該載板上的該空間。
8.一種用于一半導(dǎo)體封裝的封裝結(jié)構(gòu)，包含: 一封裝； 一圖案化金屬箔，設(shè)置于該封裝內(nèi)，包含: 一第一表面，該第一表面上具有一第一圖案化抗蝕層，該第一圖案化抗蝕層上具有至少一第一連接墊；以及 一第二表面，該第二表面上具有一第二圖案化抗蝕層，該第二圖案化抗蝕層上具有至少一暴露于該封裝外的第二連接墊；以及 至少一半導(dǎo)體元件，設(shè)置于該圖案化金屬箔的該第一表面的該第一圖案化抗蝕層上，并電性連接至該至少一第一連接墊。
9.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該第一圖案化抗蝕層及該第二圖案化抗蝕層用以增加該金屬箔的一抗拉強(qiáng)度及一硬度。
10.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中該至少一半導(dǎo)體元件與該圖案化金屬箔的該第一表面的該第一圖案化抗蝕層之間具有一粘芯薄膜。
11.如權(quán)利要求8所述的封裝結(jié)構(gòu)，其中封裝結(jié)構(gòu)更包含至少一被動(dòng)元件，該至少一被動(dòng)元件設(shè)置于該圖案化金屬箔的該第一表面的該第一圖案化抗蝕層上。
12.—種用于一半導(dǎo)體封裝的系統(tǒng)級(jí)封裝(System-1n-Package ；SIP)結(jié)構(gòu),包含: 一封裝結(jié)構(gòu)，包含: 一封裝； 一圖案化金屬箔，設(shè)置于該封裝內(nèi)，包含: 一第一表面，該第一表面上具有一第一圖案化抗蝕層，該第一圖案化抗蝕層上具有至少一第一連接墊；以及 一第二表面，該第二表面上具有一第二圖案化抗蝕層，該第二圖案化抗蝕層上具有至少一暴露于該封裝外的第二連接墊；以及 至少一半導(dǎo)體元件，設(shè)置于該圖案化金屬箔的該第一表面的該第一圖案化抗蝕層上，并電性連接至該至少一第一連接墊； 一基板，具有至 少一基板連接墊，該基板連接墊電性連接至該圖案化金屬箔的該第二表面上的該至少一第二連接墊；以及 一芯片裝置，粘合于該封裝結(jié)構(gòu)及該基板之間，并具有至少一芯片連接墊，該芯片連接墊電性連接至該圖案化金屬箔的該第二表面上的該至少一第二連接墊。
13.如權(quán)利要求12所述的系統(tǒng)級(jí)封裝結(jié)構(gòu)，其中該芯片裝置的該芯片連接墊通過一導(dǎo)體柱(Conductive Pillar)電性連接至該圖案化金屬箔的該第一表面上的該至少一第一連接墊，從而電性連接至該圖案化金屬箔的該第二表面上的該至少一第二連接墊，該導(dǎo)體柱形成于該封裝結(jié)構(gòu)的該封裝內(nèi)。
14.如權(quán)利要求12所述的系統(tǒng)級(jí)封裝結(jié)構(gòu)，其中該第一圖案化抗蝕層及該第二圖案化抗蝕層用以增加該金屬箔的一抗拉強(qiáng)度及一硬度。
15.如權(quán)利要求12所述的系統(tǒng)級(jí)封裝結(jié)構(gòu)，其中該至少一半導(dǎo)體元件與該圖案化金屬箔的該第一表面的該第一圖案化抗蝕層之間、該芯片裝置與該封裝結(jié)構(gòu)之間、以及該芯片裝置與該基板之間分別具有一粘芯薄膜。
16.如權(quán)利要求12所述的系統(tǒng)級(jí)封裝結(jié)構(gòu)，其中該封裝結(jié)構(gòu)更包含至少一被動(dòng)元件，該至少一被動(dòng)元件設(shè)置于該圖案化金屬箔的該第一表面的該第一圖案化抗蝕層上。
全文摘要
本發(fā)明提供一種用于一半導(dǎo)體封裝的基板工序、封裝方法、封裝結(jié)構(gòu)及系統(tǒng)級(jí)封裝結(jié)構(gòu)。該封裝方法包含下列步驟提供一金屬箔，該金屬箔包含一第一表面及一第二表面；分別形成一圖案化抗蝕層于該金屬箔的該第一表面及該第二表面上；形成至少一連接墊于各該圖案化抗蝕層上；壓合該金屬箔的該第二表面至一載板的一釋放層上；刻蝕該金屬箔以形成一圖案化金屬箔；設(shè)置至少一半導(dǎo)體元件于該圖案化金屬箔的該第一表面的該圖案化抗蝕層上；電性連接該至少一半導(dǎo)體元件至該第一表面的該至少一連接墊；封裝該載板上的一空間；以及移除該載板。
文檔編號(hào)H01L23/31GK103219244SQ201310020318
公開日2013年7月24日 申請(qǐng)日期2013年1月18日 優(yōu)先權(quán)日2012年1月18日
發(fā)明者林殿方 申請(qǐng)人:東琳精密股份有限公司