用于具有提高編程效率的非易失性存儲單元的方法和裝置制造方法
【專利摘要】本發(fā)明提供了用于具有提高編程效率的非易失性存儲單元的方法和裝置。公開了一種裝置，包括在形成半導(dǎo)體襯底上方的浮置柵極的一部分上方所形成的控制柵極?？刂茤艠O包括緊鄰半導(dǎo)體襯底中的源極區(qū)的源極側(cè)的側(cè)壁間隔件和漏極側(cè)的側(cè)壁間隔件，浮置柵極具有緊鄰源極區(qū)的未被控制柵極覆蓋的上表面部分，位于源極側(cè)的側(cè)壁間隔件和浮置柵極緊鄰源極區(qū)的上表面上方的聚合物間電介質(zhì)；以及形成在源極區(qū)上方、覆蓋聚合物間電介質(zhì)并且緊鄰控制柵極的源極側(cè)的側(cè)壁的擦除柵極，擦除柵極覆蓋浮置柵極緊鄰源極區(qū)的上表面至少一部分。提供了形成裝置的方法。
【專利說明】用于具有提高編程效率的非易失性存儲單元的方法和裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地來說，涉及半導(dǎo)體裝置和方法。
【背景技術(shù)】
[0002]通過半導(dǎo)體工藝所制造的最小部件的不斷減小以及生成的器件的尺寸的減小已經(jīng)使得速度、性能、密度以及集成電路和系統(tǒng)的單元功能的成本不斷改進(jìn)。隨著半導(dǎo)體工藝節(jié)點(diǎn)繼續(xù)減小，各種結(jié)構(gòu)也變得越小。然后，某些部件經(jīng)歷了對非易失性單元的性能產(chǎn)生負(fù)面影響的降低耦合。例如，擦除柵極與浮置柵極的耦合是形成的通過一個或者多個介電層隔離的兩個結(jié)構(gòu)區(qū)域的功能。隨著單元尺寸縮小，結(jié)構(gòu)縮小和降低擦除柵極與控制柵極的耦合，從而降低了性能。
[0003]在閃存單元的典型“分離柵極”布置中，擦除柵極形成在兩個存儲單元之間的公共源極區(qū)上方，每個存儲單元都具有位于浮置柵電極上方的由介電材料環(huán)繞的控制柵極?？捎糜谠趩卧幊讨芷谄陂g進(jìn)行耦合的浮置柵極和擦除柵極的耦合區(qū)域?qū)卧阅軄碚f很重要。隨著耦合區(qū)域減小，編程周期性能劣化。這反映需要提高控制柵極上的電位或者降低編程速度。
[0004]隨著可靠存儲器對于諸如移動電話、平板電腦和其他電池操作器件的便攜式器件越來越重要，非易失性存儲器的使用日益流行。因此，提高了對有效制造的、穩(wěn)定的以及有成本效益的高性能FLASH存儲單元。
【發(fā)明內(nèi)容】
[0005]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種裝置，包括:半導(dǎo)體襯底，具有形成在所述半導(dǎo)體襯底中的源極區(qū)并且具有形成在所述半導(dǎo)體襯底中、與所述源極區(qū)間隔開的漏極區(qū)；浮置柵極區(qū)，形成在所述半導(dǎo)體襯底上方并且設(shè)置在所述源極區(qū)和所述漏極區(qū)之間，所述浮置柵極具有源極側(cè)側(cè)壁和上表面；控制柵極，形成在所述浮置柵極的一部分上方，所述控制柵極具有鄰近所述半導(dǎo)體襯底中的所述源極區(qū)的源極側(cè)側(cè)壁和鄰近所述漏極區(qū)的漏極側(cè)側(cè)壁，所述浮置柵極的上表面鄰近所述源極區(qū)的部分未被所述控制柵極覆蓋，所述控制柵極的源極側(cè)側(cè)壁具有第一厚度的源極側(cè)側(cè)壁間隔件并且所述控制柵極的漏極側(cè)側(cè)壁具有大于所述第一厚度的第二厚度的漏極側(cè)側(cè)壁間隔件，所述控制柵極的所述源極側(cè)側(cè)壁間隔件和所述漏極側(cè)側(cè)壁間隔件彼此不對稱；多晶硅層間電介質(zhì)，位于緊鄰所述源極區(qū)的所述浮置柵極的源極側(cè)側(cè)壁和上表面的上方；以及擦除柵極，形成在所述源極區(qū)上方、位于所述多晶硅層間電介質(zhì)上方并且鄰近所述控制柵極的源極側(cè)側(cè)壁，所述擦除柵極覆蓋所述浮置柵極鄰近所述源極區(qū)的所述上表面的至少一部分。
[0006]在該裝置中，位于所述浮置柵極的至少一部分所述上表面上方的所述擦除柵極覆蓋所述浮置柵極至少5%的所述上表面。
[0007]在該裝置中，位于所述浮置柵極的至少一部分所述上表面上方的所述擦除柵極覆蓋所述浮置柵極5%至20%之間的所述上表面。[0008]在該裝置中，位于所述浮置柵極的至少一部分所述上表面上方的所述擦除柵極覆蓋所述浮置柵極5%至10%之間的所述上表面。
[0009]該裝置進(jìn)一步包括鄰近所述控制柵極的源極側(cè)側(cè)壁、形成在所述半導(dǎo)體襯底的所述漏極區(qū)上方的選擇柵極。
[0010]在該裝置中，所述控制柵極的所述源極側(cè)側(cè)壁間隔件和所述漏極側(cè)側(cè)壁間隔件中的至少一個由復(fù)合間隔件形成，所述復(fù)合間隔件包括鄰近所述控制柵極的氮化物間隔件和覆蓋所述氮化物間隔件的氧化物間隔件。
[0011]在該裝置中，所述控制柵極的所述漏極側(cè)側(cè)壁間隔件在所述漏極側(cè)側(cè)壁鄰近所述浮置柵極的所述上表面的底部處具有L形。
[0012]在該裝置中，所述控制柵極的所述源極側(cè)側(cè)壁間隔件在所述浮置柵極鄰近所述控制柵極的底部的所述上表面處終止并且所述源極側(cè)側(cè)壁間隔件在所述浮置柵極的所述上表面上方基本沒有從控制柵極側(cè)壁水平延伸。
[0013]在該裝置中，所述控制柵極的所述漏極側(cè)側(cè)壁間隔件具有從所述控制柵極水平延伸的部分，所述控制柵極覆蓋所述浮置柵極的一部分所述上表面。
[0014]根據(jù)本發(fā)明的另一方面，提供了一種裝置，包括:公共源極區(qū)，形成在半導(dǎo)體襯底中；至少第一漏極區(qū)和第二漏極區(qū)，在所述半導(dǎo)體襯底中形成在所述公共源極區(qū)的相對側(cè)上并且每個漏極區(qū)都與所述公共源極區(qū)間隔開；至少第一浮置柵極和第二浮置柵極，在所述半導(dǎo)體襯底上方被形成為鄰近所述公共源極區(qū)的相對側(cè)并且被設(shè)置在所述公共源極區(qū)與所述第一漏極區(qū)和所述第二漏極區(qū)之間；第一控制柵極和第二控制柵極，所述第一控制柵極形成在所述第一浮置柵極的一部分上方，以及所述第二控制柵極形成在所述第二浮置柵極的一部分上方，所述第一浮置柵極和所述第二浮置柵極中的每一個的上表面都具有未被相應(yīng)的所述第一控制柵極和所述第二控制柵極覆蓋的部分；所述第一控制柵極和所述第二控制柵極中的每一個都具有漏極側(cè)側(cè)壁間隔件，每個所述漏極側(cè)側(cè)壁間隔件都由沿相應(yīng)的所述第一控制柵極和所述第二控制柵極的垂直側(cè)面垂直延伸的復(fù)合間隔件形成；所述第一控制柵極和所述第二控制柵極中的每一個都具有源極側(cè)側(cè)壁間隔件，每個所述源極側(cè)側(cè)壁間隔件都由沿鄰近所述公共源極區(qū)的所述第一控制柵極和所述第二控制柵極中的相應(yīng)一個的垂直側(cè)面垂直延伸的復(fù)合間隔件形成，所述漏極側(cè)側(cè)壁間隔件具有第一厚度并且所述源極側(cè)側(cè)壁間隔件具有比所述第一厚度小的第二厚度；以及擦除柵極，形成在所述半導(dǎo)體襯底中的所述公共源極區(qū)上方，覆蓋所述第一浮置柵極和所述第二浮置柵極中的每一個的一部分所述上表面。
[0015]在該裝置中，位于所述第一浮置柵極和所述第二浮置柵極的至少一部分所述上表面上方的所述擦除柵極覆蓋相應(yīng)的所述第一浮置柵極和所述第二浮置柵極5%和20%之間的所述上表面。
[0016]在該裝置中，所述第一控制柵極和所述第二控制柵極的所述源極側(cè)側(cè)壁間隔件和所述漏極側(cè)側(cè)壁間隔件都由復(fù)合間隔件形成，所述復(fù)合間隔件包括鄰近相應(yīng)的所述第一控制柵極和所述第二控制柵極的氮化物間隔件和覆蓋所述氮化物間隔件的氧化物間隔件。
[0017]在該裝置中，所述第一控制柵極和所述第二控制柵極的所述漏極側(cè)側(cè)壁間隔件都具有位于底部處、鄰近所述第一浮置柵極和所述第二浮置柵極中的相應(yīng)一個的所述上表面并且在所述上表面上方水平延伸的L形。[0018]在該裝置中，所述第一控制柵極和所述第二控制柵的所述源極側(cè)側(cè)壁間隔件在所述第一浮置柵極和所述第二浮置柵極的相應(yīng)一個的所述上表面處終止，并且在所述浮置柵極的所述上表面上方基本沒有水平延伸。
[0019]在該裝置中，相應(yīng)的所述第一控制柵極和所述第二控制柵極的所述源極側(cè)側(cè)壁間隔件被多晶硅層間電介質(zhì)覆蓋。
[0020]根據(jù)又一方面，提供了一種方法，包括:在半導(dǎo)體襯底上方形成浮置柵極層，所述浮置柵極層具有上表面，在所述浮置柵極層的所述上表面的一部分上方形成控制柵極層，并且圖案化所述控制柵極層以形成具有鄰近所述半導(dǎo)體襯底中的公共源極區(qū)的源極側(cè)側(cè)壁和鄰近所述半導(dǎo)體襯底中的漏極區(qū)的漏極側(cè)側(cè)壁的控制柵極；在所述控制柵極和所述浮置柵極層上方沉積復(fù)合間隔件；從所述浮置柵極層未被所述控制柵極覆蓋的所述上表面去除所述復(fù)合間隔件并且圖案化所述控制柵極上方的所述復(fù)合間隔件，在所述控制柵極上形成非對稱側(cè)壁間隔件，源極側(cè)側(cè)壁間隔件比漏極側(cè)側(cè)壁間隔件厚；將所述源極側(cè)側(cè)壁間隔件和所述漏極側(cè)側(cè)壁間隔件用作掩模，蝕刻所述浮置柵極層以形成被所述控制柵極部分覆蓋的浮置柵極；從所述控制柵極的源極側(cè)側(cè)壁以及從所述浮置柵極鄰近所述公共源極區(qū)的部分去除氧化物，使得所述浮置柵極鄰近所述公共源極區(qū)的一部分具有暴露的上表面；以及在所述襯底中的所述公共源極區(qū)上方并且在所述浮置柵極上方形成擦除柵極，所述擦除柵極鄰近所述控制柵極的源極側(cè)側(cè)壁并且位于所述浮置柵極的所述上表面的至少一部分上方。
[0021]在該方法中，所述擦除柵極覆蓋所述浮置柵極至少5%的所述上表面。
[0022]在該方法中，所述擦除柵極覆蓋所述浮置柵極5%和20%之間的所述上表面。
[0023]在該方法中，所述擦除柵極覆蓋所述浮置柵極5%和10%之間的所述上表面。
[0024]該方法進(jìn)一步包括在所述公共源極區(qū)中實(shí)施離子注入以在所述半導(dǎo)體襯底中形成摻雜源極。
【專利附圖】
【附圖說明】
[0025]為了更完整的理解示例性實(shí)施例及其優(yōu)點(diǎn)，現(xiàn)將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:
[0026]圖1以截面圖示出了非易失性單元的實(shí)施例；
[0027]圖2示出了處于中間工藝步驟期間的非易失性存儲單元的截面圖以說明實(shí)施例的使用；
[0028]圖3以截面圖示出了形成用于附加工藝的光刻膠之后的圖2的結(jié)構(gòu)；
[0029]圖4以截面圖示出了包括沉積氧化物層的附加工藝之后的圖3的結(jié)構(gòu)；
[0030]圖5以截面圖示出了包括蝕刻工藝以成形側(cè)壁的附加工藝之后的圖4的結(jié)構(gòu)；
[0031]圖6以截面圖示出了包括蝕刻浮置柵極層的附加工藝之后的圖5的結(jié)構(gòu)；
[0032]圖7以截面圖示出了包括其他氧化物沉積的附加工藝之后的圖6的結(jié)構(gòu)；
[0033]圖8以截面圖示出了包括圖7的對氧化物的蝕刻工藝的附加工藝之后的圖7的結(jié)構(gòu)；
[0034]圖9以截面圖示出了附加氧化物沉積之后的圖8的結(jié)構(gòu)；
[0035]圖10以截面圖示出了形成用于離子注入步驟的光刻膠結(jié)構(gòu)之后的圖9的結(jié)構(gòu)；[0036]圖11以截面圖示出了形成公共源極區(qū)的附加工藝步驟之后的圖10的結(jié)構(gòu)；
[0037]圖12以截面圖示出了包括聚合物間電介質(zhì)的沉積的附加工藝步驟之后的圖11的結(jié)構(gòu)；
[0038]圖13以截面圖示出了多晶硅結(jié)構(gòu)的沉積以完成一種非易失性單元之后圖12的結(jié)構(gòu)；以及
[0039]圖14示出了一種非易失性存儲單元的實(shí)施例的各種操作表。
[0040]除非另有其他指示，否則不同附圖中的相應(yīng)的數(shù)字和標(biāo)號通常涉及相應(yīng)的部件。附圖被繪制為以清晰地示出說明性實(shí)施例的相關(guān)方面，并且不必按比例進(jìn)行繪制。
【具體實(shí)施方式】
[0041]下面，詳細(xì)討論本發(fā)明的說明性實(shí)施例的制造和使用。然而應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實(shí)施例僅示出了制造和使用本發(fā)明的實(shí)施例的具體方式，而這些實(shí)例沒有限定該說明書的范圍并且沒有限定所附權(quán)利要求的范圍。
[0042]提出了本文的實(shí)施例用于闡述和說明，但沒有限定本發(fā)明的范圍并且沒有限定所附權(quán)利要求的范圍。本發(fā)明的實(shí)施例包括用于形成具有浮置柵極、設(shè)置在浮置柵極上方的電介質(zhì)以及設(shè)置在電介質(zhì)上方的控制柵極的非易失性存儲單元的方法。浮置柵極具有向襯底中的公共源極區(qū)延伸并且未被控制柵極覆蓋的部分。擦除柵極形成在公共源極區(qū)上方，該公共源極區(qū)的頂面的一部分覆蓋有浮置柵極的一部分，所述擦除柵極與浮置柵極通過聚合物間電介質(zhì)隔離。浮置柵極和擦除柵極之間的電耦合通過實(shí)施例的使用提高，從而尤其在編程操作中，提高了非易失性存儲單元的性能。
[0043]圖1以截面圖示出了非易失性存儲單元51的示例性實(shí)施例的簡化說明。在圖1中，半導(dǎo)體襯底13具有形成在襯底中的漏極區(qū)55和與該漏極區(qū)間隔開的源極區(qū)16。例如，可以通過注入摻雜劑離子并且擴(kuò)散以形成摻雜擴(kuò)散區(qū)來形成源極區(qū)55和漏極區(qū)16。字線49 (有時稱為“選擇柵極”)形成在襯底13上方并且與襯底13隔離，并且浮置柵極17也形成在襯底13上覆并且通過介電層(為了簡便起見，在圖1中未具體示出該介電層)。與襯底13隔離。字線49和浮置柵極區(qū)17形成“分離柵極”，于是導(dǎo)致電流在源極區(qū)和漏極區(qū)之間流動，在字線49和浮置柵極17上呈現(xiàn)足夠的電勢。浮置柵極17上的電勢通過控制柵極23產(chǎn)生。在操作期間，施加給字線49和控制柵極23的電勢產(chǎn)生浮置柵極17上的電勢以在漏極55和源極16之間的襯底中形成允許電流流動的溝道區(qū)。擦除柵極47形成在源極區(qū)16上方并且通過可以為諸如氧化物的另一電介質(zhì)18與襯底隔離。擦除柵極47還覆蓋浮置柵極17的一部分。在實(shí)施例中，這種重疊可以為浮置柵極17的表面積的5%至大約20%。在某些單元操作中，電勢施加在擦除柵極47上并且耦合用于將擦除柵極連接至浮置柵極17 ;當(dāng)與先前的單元相比時，本實(shí)施例中浮置柵極17上方的擦除柵極47的重疊提供了諸如提高的擦除柵極與浮置柵極的耦合，并且提高了編程速度。在讀取操作中，還可以提高擦除柵極上的電勢(與傳統(tǒng)結(jié)構(gòu)和操作相比)以通過充分利用浮置柵極17和覆蓋的擦除柵極47之間的增加耦合來提高性能。
[0044]浮置柵極17可以通過編程操作存儲位于浮置柵極上的電荷。眾所周知，電荷存儲現(xiàn)象允許可編程閥值器件與浮置柵極形成非易失性存儲單元。當(dāng)非易失性單元存儲電荷時，器件讀取閥值增大，所以當(dāng)在控制柵極和字線上施加讀取電勢時，沒有溝道形成，并且施加在漏極端處的標(biāo)稱電壓(例如，1.2伏特)沒有改變。當(dāng)擦除單元并且沒有電荷存儲在浮置柵極17上時，形成較低的導(dǎo)通閥值，因此當(dāng)在控制柵極23和字線49上施加讀取電勢，并且接地電勢和零電勢施加在源極16處時，漏極處的標(biāo)稱電勢通過形成在襯底13中并將漏極55連接至源極16的溝道區(qū)域被下拉至地電勢。通過向擦除單元分配諸如邏輯值“O”以及向編程單元分配“ I ”，可以使用浮置柵極存儲數(shù)據(jù)。
[0045]在典型非易失性存儲器件中，許多單元(例如51)被布置成行和列。在示例性實(shí)施例中，漏極端連接至位線并且被布置成列。源極區(qū)16也可以被布置成列并且可以在兩列單元之間共享該源極區(qū)以形成用于單元的“公公共源極”。字線49和控制柵極23可以連接至諸如解碼行線。地址解碼器用于選擇用于將數(shù)據(jù)字讀取到位線上的模塊，并且讀放大器可以用于感測位線電壓。通過在讀取周期期間，在一組位線上施加預(yù)充電電壓或者標(biāo)稱電壓，以及選擇耦合至位線的非易失性單元的行，來自陣列中特定行的字可被讀取到位線上并且由讀放大器讀出。以這種方式，可以讀取存儲在非易失性存儲陣列中的數(shù)據(jù)。寫操是將被存儲的數(shù)據(jù)置于位線上的編程操作，并且電勢施加給字線、控制柵極和擦除柵極，從而對選擇的存儲單元進(jìn)行編程以存儲數(shù)據(jù)。可以使用擦除柵極完成單元的擦除以從浮置柵極去除電荷，擦除柵極上的較高電勢可以去除電荷并且將非易失性單元設(shè)置為未編程狀態(tài)或者擦除狀態(tài)。
[0046]圖2以截面圖示出了用于使用示例性方法實(shí)施例在結(jié)構(gòu)11中形成一對非易失性單元IlA和IlB的第一中間工藝階段。注意，盡管在形成通過公共源極區(qū)間隔開的非易失性存儲單元對的方法方面描述了所示的實(shí)施例，但是這些僅是實(shí)例?？梢孕纬蓪?shí)施例而沒有使用公共源極區(qū)并且沒有形成成對單元；相反，可以有專用源極區(qū)形成非易失性單元結(jié)構(gòu)實(shí)施例。例如，在圖1中示出了單個單元51。
[0047]在圖2中，提供了半導(dǎo)體襯底13。在一個實(shí)施例中，半導(dǎo)體襯底為硅晶圓。在可選實(shí)施例中，可以使用砷化鎵襯底。其他可選實(shí)施例包括鍺和銦。盡管在圖2中示出了半導(dǎo)體襯底13，但是在其他可選實(shí)施例中，可以使用SOI層來代替襯底13的半導(dǎo)體晶圓。
[0048]在圖2中，示出了位于介電層15上方的浮置柵極層17。在一個實(shí)施例中，浮置柵極層17是多晶硅層。也示出了覆蓋浮置柵極層17的薄介電層19。在一種示例性實(shí)施例中，薄介電層15和19由氧化物(例如，熱氧化物或者自然氧化物層)形成，可選地，可以使用沉積氧化物。每個非易失性單元IlA和IlB是對稱的并且形成在半導(dǎo)體襯底13的公共源極區(qū)12的相對側(cè)上。每個非易失性單元IlA和IlB包括浮置柵極層17和控制柵極23之間的介電層21。在一個實(shí)施例中，控制柵極23是多晶硅。在這些附圖中沒有示出漏極區(qū)，但是對于非易失性單元IlA和IlB中的每一個來說，漏極側(cè)是單元與源極側(cè)相對的一側(cè)，該漏極側(cè)與公共源極區(qū)12緊鄰。
[0049]如本領(lǐng)域普通技術(shù)人員公知的，介電層21可以為電荷捕獲介電層，諸如氧化物-氮化物(oxide-nitride，ON)或者在可選實(shí)施例中，氧化物-氮化物-氧化物(ONO)層。非易失性單元IlA和IlB中的每個都具有位于控制柵極23上方的氧化物層25和位于氧化物層25上方的氮化硅(SiN)層27。如下所述，可以在稍后的工藝中去除層27?？刂茤艠O23、氧化物層25和氮化硅層27被圖案化以形成用于非易失性單元IlA和IlB中的每個的垂直控制柵疊層?？刂茤暖B層進(jìn)一步覆蓋有另一薄氧化物層29并且在圖2的中間工藝步驟中，覆蓋有氮化物層31。在其他實(shí)施例中，可選介電材料可以用于層29和31。
[0050]圖3以截面示出了在附加工藝步驟以后的圖2的非易失性單元結(jié)構(gòu)11。在圖3中，非易失性單元IIA和IlB中的每個都具有形成在結(jié)構(gòu)11上方的光刻膠層33。通過光刻和蝕刻來圖案化光刻膠層33以形成覆蓋用于單元IlA和IlB中的每個的漏極側(cè)部分的掩模，同時暴露兩個單元IlA和IlB之間的公共源極區(qū)12。圖3的剩余元件與圖2中相同，參考標(biāo)號相同并且不需要進(jìn)一步說明。光刻步驟添加至該工藝以能夠在非易失性單元IlA和IlB的公共源極區(qū)12和源極側(cè)的側(cè)壁上進(jìn)行處理，同時與公共源極區(qū)12分離的非易失性單元IlA和IlB的漏極側(cè)的側(cè)壁保持被覆蓋并且不受該處理影響。
[0051]圖4以截面示出了在附加處理以后的圖2的非易失性單元結(jié)構(gòu)11。為了從圖3的截面過渡到圖4的截面，實(shí)施蝕刻工藝以在單元IlA和IlB之間的公共源極區(qū)12中從襯底13的表面去除氮化硅31。用于存儲單元IlA和IlB中的每個的層31的源極側(cè)的側(cè)壁也通過蝕刻工藝成形。在可以為諸如干蝕刻的蝕刻工藝之后，去除光刻膠掩模33。這可以通過諸如PR剝離工藝去除。然后，實(shí)施厚氧化物沉積以將氧化物層35形成在非易失性單元IlA和IlB中的每個的源極側(cè)的側(cè)壁上方、襯底13的表面上方以及非易失性單元IIA和IlB的頂部和漏極側(cè)的側(cè)壁上方。如圖所示，氧化物35在一些區(qū)域中比其他區(qū)域中的更厚。由于在公共源極區(qū)12中，氧化物形成在另一氧化物層(襯底上方的氮化硅31通過之前的蝕刻步驟去除)上方，所以厚度發(fā)生變化，而對于非易失性單元IlA和IlB的源極側(cè)的側(cè)壁來說，氧化物厚度35由于沉積負(fù)載效應(yīng)比公共源極區(qū)12上的非常接近兩個非易失性單元的側(cè)壁更大。通過諸如CVD氧化物沉積來形成厚氧化物層35。
[0052]圖5以截面示出了附加工藝步驟之后的結(jié)構(gòu)11。為了從圖4的截面過渡到圖5中所示的階段，實(shí)施附加蝕刻工藝以從公共源極區(qū)12中的襯底13的表面、單元區(qū)域的之外以及從非易失性單元IlA和IlB的頂面去除較厚的氧化物層35。在一個實(shí)施例中，氧化物蝕刻可以為諸如各向異性的。較厚的氧化物35保留非易失性單元IlA和IlB在控制柵疊層的源極側(cè)的側(cè)壁上，并且較薄部分37保留在控制柵疊層的漏極側(cè)的側(cè)壁上。因此，在該階段處，用于非易失性單元IlA和IlB的側(cè)壁是非對稱的，源極側(cè)的側(cè)壁上較厚，并且源極側(cè)的側(cè)壁上較薄。
[0053]圖6以截面示出了附加工藝步驟之后的圖5的結(jié)構(gòu)11。為了從圖5的截面過渡到圖6中所示的截面，使用非易失性單元IlA和IlB的源極側(cè)的側(cè)壁和漏極側(cè)的側(cè)壁作為掩模以將浮置柵極17與控制柵疊層側(cè)壁自對準(zhǔn)來蝕刻或者切割浮置柵極層17。區(qū)域34示出了用于非易失性單元IlB的浮置柵極17的源極側(cè)的側(cè)壁，浮置柵極17朝向公共源極區(qū)12延伸過控制柵極；區(qū)域32示出了用于非易失性單元IlA的浮置柵極17的漏極側(cè)的側(cè)壁，浮置柵極17沒有遠(yuǎn)離控制柵極邊緣進(jìn)行延伸。因此，使用非對稱側(cè)壁限定用于浮置柵極層17的蝕刻圖案已經(jīng)形成用于單元IlA和IlB中的每個的非對稱浮置柵極。如下所述，非對稱側(cè)壁的使用提供了在擦除柵極和浮置柵極之間具有增加電容耦合的結(jié)構(gòu)。
[0054]圖7以截面示出了又一處理步驟之后的圖6的結(jié)構(gòu)11。在圖7中，厚氧化物層41沉積在整個結(jié)構(gòu)上方。在一個實(shí)施例中，這種氧化物41是通過在大于諸如500攝氏度的溫度下使用快速熱CVD(RTCVD)加工可以形成的高溫氧化物(HTO)。在可選實(shí)施例中，RTCVD工藝的溫度可以在大約500攝氏度至大約900攝氏度之間變化，并且在一種示例性實(shí)施例中為大約700攝氏度至800攝氏度。HTO層41覆蓋源極側(cè)上的非易失性單元IlA和IlB的側(cè)壁、公共源極區(qū)12上方的半導(dǎo)體襯底13和非易失性單元IlA和IlB的頂部和漏極側(cè)的側(cè)壁。
[0055]圖8以另一截面圖示出了蝕刻工藝之后的圖7的結(jié)構(gòu)11。在圖8中，蝕刻氧化物層41以從諸如公共源極區(qū)12中的襯底13的表面的水平表面以及從非易失性單元IlA和IlB上方的氮化硅27的頂面去除氧化物層。如圖所示，蝕刻還將非易失性單元IlA和IlB的側(cè)壁成形并且減薄氧化物層41。
[0056]圖9以另一截面圖示出了附加工藝之后的圖8的結(jié)構(gòu)11。在圖9中，氧化物層48沉積在厚氧化物層41上方、非易失性單元IlA和IlB的側(cè)壁上以及半導(dǎo)體襯底13的表面上方。
[0057]圖10以另一截面圖示出了離子注入以形成公共源極區(qū)12中的公共源極16期間的圖9的結(jié)構(gòu)11。在一個實(shí)施例中，這種注入可以對應(yīng)于用于形成在襯底上任何位置的高電壓器件的高電壓離子注入(HVII)所實(shí)施的離子注入，因此將與用于任何位置的HVII注入相同的工藝步驟用于注入公共源極16，以在襯底13上形成諸如高電壓晶體管。在可選實(shí)施例中，離子注入30(如圖10所示)不用于其他器件。在離子注入30之前(如圖10中所示)，另一光刻膠層43被形成，并且在覆蓋非易失性單元IlA和IlB的漏極側(cè)的側(cè)壁的同時，使用光刻和蝕刻被圖案化以對公共源極區(qū)12以及它們上具有層41和48的源極側(cè)的側(cè)壁進(jìn)行曝光。以這種方式，公共源極16與非易失性單元IIA和IlB的源極側(cè)的側(cè)壁上的氧化物41對準(zhǔn)。
[0058]圖11以另一截面圖示出了附加工藝步驟之后的結(jié)構(gòu)11。在圖11中，通過濕蝕刻(有時被稱為HTO “浸潰”工藝)從非易失性單元IlA和IlB的源極側(cè)的側(cè)壁以及公共源極區(qū)12去除氧化物層48和氧化物層41。單元IlA和IlB中的每個的源極側(cè)的側(cè)壁現(xiàn)在沒有氧化物并且被氮化硅層31覆蓋，并且公共源極16、摻雜擴(kuò)散區(qū)也沒有氧化物。光掩模43保留并且在HTO濕蝕刻工藝期間保護(hù)源極側(cè)的側(cè)壁和部分襯底13。
[0059]圖12以截面圖示出了附加工藝步驟之后的圖11的結(jié)構(gòu)11?？梢酝ㄟ^另外的氧化物沉積形成的多晶硅層間電介質(zhì)45沉積在結(jié)構(gòu)上方并且非易失性單元IlA和IlB的源極側(cè)的側(cè)壁上方、在每個單元的浮置柵極17上方和襯底13上方形成層。在一種示例性實(shí)施例中，這種多晶硅層間電介質(zhì)的厚度可以為90埃至140埃。在可選實(shí)施例中，其他介電材料可以用于多晶硅層間電介質(zhì)45。
[0060]圖13以另一截面圖示出了附加工藝步驟之后的結(jié)構(gòu)11。為了從圖11所示的階段過渡到圖12的階段，實(shí)施幾個工藝步驟。實(shí)施多晶硅沉積以在公共源極區(qū)12中沉積擦除柵極47，并且緊鄰非易失性單元IlA和IlB中的每個的漏極側(cè)的側(cè)壁沉積可連接的選擇柵極49以形成非易失性單元的字線。在多晶硅沉積以形成擦除柵極47和選擇柵極49之后，實(shí)施將多晶硅擦除柵極47和選擇柵極49成形的蝕刻，并且也從非易失性單元IlA和IlB中的每個的頂部去除氮化硅層27 (未在圖13中示出)。如圖13所示，擦除柵極多晶硅47通過多晶硅層間電介質(zhì)45將浮置柵極17與擦除柵極47隔離。擦除柵極47具有覆蓋非易失性單元IlA和IlB中的每個的源極側(cè)上的每個浮置柵極17的部分，該部分是通過位于擦除柵極47的部分下方代替用于每個單元的浮置柵極17未被控制柵極覆蓋的水平面的部分，增大了用于非易失性單元IlA和IlB中的每個的擦除柵極47和浮置柵極17之間耦合的區(qū)域。在一個實(shí)施例中，如圖1所示，擦除柵極45覆蓋用于單元IlA和IlB中的每個的浮置柵極17的至少5%的上表面。在另一個實(shí)施例中，擦除柵極47覆蓋浮置柵極17的上表面的5%至20%。在另一個實(shí)施例中，擦除柵極47覆蓋浮置柵極17的上表面的5%和10%。由于擦除柵極47現(xiàn)在覆蓋每個浮置柵極17的部分的事實(shí)，實(shí)施例的結(jié)構(gòu)提供了擦除柵極47和浮置柵極17之間的增加的耦合
[0061]圖14以表格形式使用實(shí)施例示出了施加給非易失性單元的各部分的電勢以說明操作。在編程操作中，如表格的第一行所示，在連接至如圖1所示的非易失性單元的漏極區(qū)的位線(BL)上施加數(shù)據(jù)電壓Vdp。在字線(WL)上施加I伏至1.5伏之間電勢。在單元的控制柵極和擦除柵極(CG和EG)上施加7伏至9伏之間的高電勢。公共源極(CS)施加4伏至5伏之間的電勢。眾所周知，溝道熱電子編程操作會根據(jù)編程數(shù)據(jù)電壓Vdp將電子拉到浮置柵極上。與現(xiàn)有方法單元相反，使用本實(shí)施例的控制柵極可以在編程期間使用降低的電勢?？蛇x地，控制柵極上的電勢可以升高至10伏至14伏的現(xiàn)有水平，并且由于通過使用本實(shí)施例實(shí)現(xiàn)的擦除柵極與浮置柵極的耦合，編程周期可以及時(更快的編程速度)縮短。
[0062]在圖14中，在第二行中，表格還示出了擦除操作的電勢。在單元擦除操作期間，在擦除柵極(EG)上施加諸如10伏至14伏之間的電勢并且單元的剩余部分設(shè)置為O電勢，因此浮置柵極上的電荷被吸引至擦除柵極，并且單元被擦除并且用于未來編程。
[0063]在圖14中，底行示出了讀取操作期間使用的電勢。在讀取期間，在耦合至單元的漏極區(qū)的位線(BL)上施加標(biāo)稱電勢。在一種示例性實(shí)施例中，BL電勢在讀取期間為大約
0.3伏至1.8伏之間。在字線(WL)和控制柵極(CG)上施加1.8伏至3.3伏之間的讀取電勢。根據(jù)對單元進(jìn)行編程(高導(dǎo)通電勢)還是未進(jìn)行編程(低導(dǎo)通電勢)，單元然后可以導(dǎo)通并且將位線連接至零電勢的公共源極(CS)。與使用之前的單元的操作相反，在擦除柵極覆蓋部分浮置柵極的實(shí)施例中，還可在擦除柵極上施加讀取電勢并且提高了與浮置柵極的耦合；提高了性能。如圖14所示，擦除柵極上的讀取電勢還可以在1.8伏至3.3伏之間。注意，作為實(shí)例提供了圖14中的電勢，并且某種程度取決于使用的工藝，使得在其他實(shí)施例中，可以使用其他電勢。通常，隨著半導(dǎo)體工藝發(fā)展，會降低使用的電勢。然而，通過實(shí)施例的使用獲得的優(yōu)點(diǎn)仍然會提高性能，與器件中使用的實(shí)際電勢無關(guān)，并且不限于所提供的說明性實(shí)施例。本實(shí)施例提供了覆蓋用于非易失性存儲單元的浮置柵極的部分，提高了擦除柵極與浮置柵極的電容耦合。與現(xiàn)有方法相比，對于編程操作，控制柵極上的電勢控制了編程速度，在一個實(shí)施例中，可以通過使用擦除柵極和控制柵極處的電勢提高編程速度。可選地，在實(shí)施例的單元的編程期間可以使用低控制柵極電勢，而將編程速度保持在之前的速度。編程期間的控制柵極上的較低電勢的使用可以降低功耗而沒有任何性能損失。
[0064]在讀取周期期間，單元實(shí)施例中的擦除柵極還可以接收讀電勢并且由于提高了擦除柵極與浮置柵極的耦合，提高了單元的性能。
[0065]在一個實(shí)施例中，一種方法包括在半導(dǎo)體襯底上方形成浮置柵極層，在浮置柵極層上方形成控制柵極層，并且圖案化控制柵極層以形成具有緊鄰半導(dǎo)體襯底中公共源極區(qū)的源極側(cè)的側(cè)壁和緊鄰所述半導(dǎo)體襯底中漏極區(qū)的漏極側(cè)的側(cè)壁的控制柵極；在控制柵極和浮置柵極層上方沉積氧化物；從浮置柵極層的水平部分去除氧化物并且圖案化控制柵極上方的氧化物，氧化物在控制柵極上形成非對稱側(cè)壁間隔件，源極側(cè)的側(cè)壁間隔件比漏極側(cè)的側(cè)壁間隔件厚；將源極側(cè)的側(cè)壁間隔件和漏極側(cè)的側(cè)壁間隔件作為掩模，蝕刻浮置柵極層以形成浮置柵極；從控制柵極的源極側(cè)的側(cè)壁和從浮置柵極緊鄰公共源極區(qū)的部分去除氧化物，從而浮置柵極緊鄰公共源極區(qū)的部分具有暴露的上表面；在控制柵極的源極側(cè)的側(cè)壁上方和浮置柵極的暴露的上表面上方沉積多晶硅層間介電層；以及在襯底中的公共源極區(qū)上方形成擦除柵極并且覆蓋多晶硅層間介電層，擦除柵極緊鄰控制柵極的源極側(cè)的側(cè)壁并且覆蓋浮置柵極的上表面的至少一部分。
[0066]在另一個實(shí)施例中，上述方法包括其中擦除柵極覆蓋浮置柵極的至少5%的上表面。在可選實(shí)施例中，在上述方法中，所述擦除柵極覆蓋浮置柵極5%和20%之間的上表面。在又一個實(shí)施例中，擦除柵極覆蓋浮置柵極5%和10%之間的上表面。
[0067]在又一個實(shí)施例中，上述方法包括在公共源極區(qū)中實(shí)施離子注入以在半導(dǎo)體襯底中形成摻雜源極。
[0068]在又一個實(shí)施例中，在上述方法中，離子注入包括在控制柵極和浮置柵極上方沉積高溫氧化物，并且圖案化高溫氧化物以形成用于離子注入的對準(zhǔn)掩模。
[0069]在又一個實(shí)施例中，上述方法包括在浮置柵極上方和控制柵極下方形成介電區(qū)域。在又一個實(shí)施例中，在上述方法中，形成擦除柵極、控制柵極以及浮置柵極包括形成多晶硅。在又一個實(shí)施例中，在上述方法中，多晶硅層間電介質(zhì)的厚度在大約90埃至120埃之間。在又一個實(shí)施例中，在上述方法中，形成氧化物層包括實(shí)施CVD氧化物沉積。
[0070]在一個實(shí)施例中，一種方法包括在半導(dǎo)體襯底上方形成浮置柵極層，在浮置柵極層上方形成通過公共源極區(qū)間隔開的一對控制柵電極，每個控制柵電極都具有緊鄰公共源極區(qū)的源極側(cè)的側(cè)壁并且每個控制柵電極都具有相對的漏極側(cè)的側(cè)壁；在一對控制柵電極和浮置柵極層上方沉積氧化物層；蝕刻包括公共源極區(qū)的浮置柵極層的水平部分的氧化物層，并且在每個控制柵極的源極側(cè)的側(cè)壁和漏極側(cè)的側(cè)壁上形成氧化物側(cè)壁間隔件，源極側(cè)的側(cè)壁上的氧化物側(cè)壁間隔件比漏極側(cè)的側(cè)壁上的氧化物側(cè)壁間隔件厚；使用氧化物側(cè)壁間隔件作為掩模，蝕刻浮置柵極層以形成用于一對控制柵極的每個的浮置柵極，控制柵極和浮置柵極形成通過公共源極區(qū)間隔開的一對非易失性單元；從源極側(cè)的側(cè)壁和緊鄰公共源極區(qū)的浮置柵極去除氧化物，暴露每個浮置柵極緊鄰公共源極區(qū)的部分的上表面；在控制柵極的源極側(cè)的側(cè)壁上方和每個浮置柵極的暴露的上表面部分上方沉積多晶硅層間介電層；以及在公共源極區(qū)上方形成擦除柵極，擦除柵極緊鄰控制柵極的源極側(cè)的側(cè)壁并且覆蓋一對非易失性單元的每個的浮置柵極的上表面部分的一部分。
[0071]在另一可選實(shí)施例中，在上述方法中，公共源極區(qū)上方的擦除柵極覆蓋用于非易失性單元對的浮置柵極至少5%的上表面部分。在又一個實(shí)施例中，在上述方法中，公共源極區(qū)上方的擦除柵極覆蓋用于非易失性單元對的浮置柵極5%和20%之間的上表面部分。在又一個方法實(shí)施例中，方法進(jìn)一步包括實(shí)施離子注入步驟，以在半導(dǎo)體襯底的公共源極區(qū)中形成擴(kuò)散源。在又一個實(shí)施例中，在上述方法中，形成擦除柵極、控制柵極以及浮置柵極層包括沉積多晶娃。
[0072]在另一個實(shí)施例中，一種裝置包括半導(dǎo)體襯底，所述襯底具有形成在半導(dǎo)體襯底中的源極區(qū)并且具有形成在半導(dǎo)體襯底中的與源極區(qū)間隔開的漏極區(qū)；形成在半導(dǎo)體襯底上方并且設(shè)置在源極區(qū)和所述漏極區(qū)之間的浮置柵極區(qū)，浮置柵極具有源極側(cè)的側(cè)壁和上表面；形成在浮置柵極的部分上方的控制柵極，控制柵極具有緊鄰半導(dǎo)體襯底中的源極區(qū)的源極側(cè)的側(cè)壁和緊鄰漏極區(qū)的漏極側(cè)的側(cè)壁，浮置柵極緊鄰源極區(qū)的上表面的部分未被控制柵極覆蓋，源極側(cè)的側(cè)壁具有第一厚度的源極側(cè)的側(cè)壁間隔件并且控制柵極的漏極側(cè)的側(cè)壁具有比所述第一厚度大的第二厚度的漏極側(cè)的側(cè)壁間隔件，源極側(cè)的側(cè)壁間隔件和漏極側(cè)的側(cè)壁間隔件相對彼此不對稱；源極側(cè)的側(cè)壁和緊鄰浮置柵極源極區(qū)的上表面上方的多晶硅層間電介質(zhì)；以及形成在源極區(qū)上方并且覆蓋多晶硅層間電介質(zhì)的擦除柵極，并且緊鄰控制柵極的源極側(cè)的側(cè)壁，擦除柵極覆蓋浮置柵極緊鄰源極區(qū)的上表面的至少部分。在另一個可選實(shí)施例中，在上述裝置中，覆蓋浮置柵極的至少部分上表面的擦除柵極覆蓋浮置柵極至少5%的上表面。在另一個實(shí)施例中，在上述裝置中，覆蓋浮置柵極的至少部分上表面的擦除柵極覆蓋至少浮置柵極5%和20%之間的上表面。在又一個實(shí)施例中，在上述裝置中，覆蓋浮置柵極的至少部分上表面的擦除柵極覆蓋浮置柵極至少5%和10%之間的上表面。
[0073]在又一個實(shí)施例中，一種裝置包括形成在半導(dǎo)體襯底中的公共源極區(qū)；在半導(dǎo)體襯底中形成在所述公共源極區(qū)的相對側(cè)上并且每個均與公共源極區(qū)間隔開的至少第一漏極區(qū)和第二漏極區(qū)；在半導(dǎo)體襯底上方形成緊鄰公共源極區(qū)的相對側(cè)并且設(shè)置在公共源極區(qū)和第一漏極區(qū)和第二漏極區(qū)之間的至少第一浮置柵極和第二浮置柵極；形成在第一浮置柵極的部分上方的第一控制柵極，以及形成在所述第二浮置柵極的部分上方的第二控制柵極，所述第一浮置柵極和第二浮置柵極中的每個都具有不被相應(yīng)的第一控制柵極和第二控制柵極覆蓋的部分上表面；第一控制柵極和第二控制柵極中的每個都具有漏極側(cè)的側(cè)壁間隔件，每個漏極側(cè)的側(cè)壁間隔件都由沿相應(yīng)的第一控制柵極和第二控制柵極的垂直側(cè)面延伸的復(fù)合間隔件形成；所述第一控制柵極和第二控制柵極中的每個都具有源極側(cè)的側(cè)壁間隔件，源極側(cè)的側(cè)壁間隔件中的每個都由沿第一控制柵極和第二控制柵極緊鄰公共源極區(qū)的相應(yīng)一個的垂直側(cè)面垂直延伸的復(fù)合間隔件形成，其中，漏極側(cè)的側(cè)壁間隔件具有第一厚度并且源極側(cè)的側(cè)壁間隔件具有比第一厚度小的第二厚度；以及形成在半導(dǎo)體襯底中的公共源極區(qū)上方的擦除柵極覆蓋第一浮置柵極和第二浮置柵極的每個的部分上表面。
[0074]在另一個實(shí)施例中，在上述裝置中，擦除柵極形成覆蓋所述第一浮置柵極和第二浮置柵極的至少部分上表面，并且覆蓋相應(yīng)的第一浮置柵極和第二浮置柵極5%和20%之間的上表面。在又一個實(shí)施例中，在上述裝置中，第一控制柵極和第二控制柵極的源極側(cè)的側(cè)壁間隔件和所述漏極側(cè)的側(cè)壁間隔件每個都由復(fù)合間隔件形成，該復(fù)合間隔件包括緊鄰相應(yīng)的第一控制柵極和第二控制柵極的氮化物間隔件和覆蓋氮化物間隔件的氧化物間隔件的。在又一個實(shí)施例中，在上述裝置中，第一控制柵極和第二控制柵極的漏極側(cè)的側(cè)壁每個都具有位于底部處、緊鄰相應(yīng)的第一浮置柵極和第二浮置柵極之一的上表面并且在該上表面上方水平延伸的L形。在又一個實(shí)施例中，上述裝置包括其中第一控制柵極和第二控制柵極源極側(cè)的側(cè)壁間隔件在所述第一浮置柵極和第二浮置柵極相應(yīng)的一個的上表面處終止并且基本沒有在浮置柵極的上表面上方水平延伸。
[0075]盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變、替換和更改。例如，可以實(shí)施可選材料、注入劑量、工藝步驟和溫度。
[0076]而且，本申請的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
【權(quán)利要求】
1.一種裝置，包括: 半導(dǎo)體襯底，具有形成在所述半導(dǎo)體襯底中的源極區(qū)并且具有形成在所述半導(dǎo)體襯底中、與所述源極區(qū)間隔開的漏極區(qū)； 浮置柵極區(qū)，形成在所述半導(dǎo)體襯底上方并且設(shè)置在所述源極區(qū)和所述漏極區(qū)之間，所述浮置柵極具有源極側(cè)側(cè)壁和上表面； 控制柵極，形成在所述浮置柵極的一部分上方，所述控制柵極具有鄰近所述半導(dǎo)體襯底中的所述源極區(qū)的源極側(cè)側(cè)壁和鄰近所述漏極區(qū)的漏極側(cè)側(cè)壁，所述浮置柵極的上表面鄰近所述源極區(qū)的部分未被所述控制柵極覆蓋，所述控制柵極的源極側(cè)側(cè)壁具有第一厚度的源極側(cè)側(cè)壁間隔件并且所述控制柵極的漏極側(cè)側(cè)壁具有大于所述第一厚度的第二厚度的漏極側(cè)側(cè)壁間隔件，所述控制柵極的所述源極側(cè)側(cè)壁間隔件和所述漏極側(cè)側(cè)壁間隔件彼此不對稱； 多晶硅層間電介質(zhì)，位于緊鄰所述源極區(qū)的所述浮置柵極的源極側(cè)側(cè)壁和上表面的上方；以及 擦除柵極，形成在所述源極區(qū)上方、位于所述多晶硅層間電介質(zhì)上方并且鄰近所述控制柵極的源極側(cè)側(cè)壁，所述擦除柵極覆蓋所述浮置柵極鄰近所述源極區(qū)的所述上表面的至少一部分。
2.根據(jù)權(quán)利要求1所述的裝置，其中，位于所述浮置柵極的至少一部分所述上表面上方的所述擦除柵極覆蓋所述浮置柵極至少5%的所述上表面。
3.根據(jù)權(quán)利要求1所述的裝置，其中，位于所述浮置柵極的至少一部分所述上表面上方的所述擦除柵極覆蓋所述浮置柵極5%至20%之間的所述上表面。
4.根據(jù)權(quán)利要求1所述的裝置，其中，位于所述浮置柵極的至少一部分所述上表面上方的所述擦除柵極覆蓋所述浮置柵極5%至10%之間的所述上表面。
5.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括鄰近所述控制柵極的源極側(cè)側(cè)壁、形成在所述半導(dǎo)體襯底的所述漏極區(qū)上方的選擇柵極。
6.根據(jù)權(quán)利要求1所述的裝置，其中，所述控制柵極的所述源極側(cè)側(cè)壁間隔件和所述漏極側(cè)側(cè)壁間隔件中的至少一個由復(fù)合間隔件形成，所述復(fù)合間隔件包括鄰近所述控制柵極的氮化物間隔件和覆蓋所述氮化物間隔件的氧化物間隔件。
7.根據(jù)權(quán)利要求6所述的裝置，其中，所述控制柵極的所述漏極側(cè)側(cè)壁間隔件在所述漏極側(cè)側(cè)壁鄰近所述浮置柵極的所述上表面的底部處具有L形。
8.根據(jù)權(quán)利要求7所述的裝置，其中，所述控制柵極的所述源極側(cè)側(cè)壁間隔件在所述浮置柵極鄰近所述控制柵極的底部的所述上表面處終止并且所述源極側(cè)側(cè)壁間隔件在所述浮置柵極的所述上表面上方基本沒有從控制柵極側(cè)壁水平延伸。
9.一種裝置，包括: 公共源極區(qū)，形成在半導(dǎo)體襯底中； 至少第一漏極區(qū)和第二漏極 區(qū)，在所述半導(dǎo)體襯底中形成在所述公共源極區(qū)的相對側(cè)上并且每個漏極區(qū)都與所述公共源極區(qū)間隔開； 至少第一浮置柵極和第二浮置柵極，在所述半導(dǎo)體襯底上方被形成為鄰近所述公共源極區(qū)的相對側(cè)并且被設(shè)置在所述公共源極區(qū)與所述第一漏極區(qū)和所述第二漏極區(qū)之間； 第一控制柵極和第二控制柵極，所述第一控制柵極形成在所述第一浮置柵極的一部分上方，以及所述第二控制柵極形成在所述第二浮置柵極的一部分上方，所述第一浮置柵極和所述第二浮置柵極中的每一個的上表面都具有未被相應(yīng)的所述第一控制柵極和所述第二控制柵極覆蓋的部分； 所述第一控制柵極和所述第二控制柵極中的每一個都具有漏極側(cè)側(cè)壁間隔件，每個所述漏極側(cè)側(cè)壁間隔件都由沿相應(yīng)的所述第一控制柵極和所述第二控制柵極的垂直側(cè)面垂直延伸的復(fù)合間隔件形成； 所述第一控制柵極和所述第二控制柵極中的每一個都具有源極側(cè)側(cè)壁間隔件，每個所述源極側(cè)側(cè)壁間隔件都由沿鄰近所述公共源極區(qū)的所述第一控制柵極和所述第二控制柵極中的相應(yīng)一個的垂直側(cè)面垂直延伸的復(fù)合間隔件形成，所述漏極側(cè)側(cè)壁間隔件具有第一厚度并且所述源極側(cè)側(cè)壁間隔件具有比所述第一厚度小的第二厚度；以及 擦除柵極，形成在所述半導(dǎo)體襯底中的所述公共源極區(qū)上方，覆蓋所述第一浮置柵極和所述第二浮置柵極中的每一個的一部分所述上表面。
10.一種方法，包括: 在半導(dǎo)體襯底上方形成浮置柵極層，所述浮置柵極層具有上表面，在所述浮置柵極層的所述上表面的一部分上方形成控制柵極層，并且圖案化所述控制柵極層以形成具有鄰近所述半導(dǎo)體襯底中的公共源極區(qū)的源極側(cè)側(cè)壁和鄰近所述半導(dǎo)體襯底中的漏極區(qū)的漏極側(cè)側(cè)壁的控制柵極； 在所述控制柵極和所述浮置柵極層上方沉積復(fù)合間隔件； 從所述浮置柵極層未被所述控制柵極覆蓋的所述上表面去除所述復(fù)合間隔件并且圖案化所述控制柵極上方的所述復(fù)合間隔件，在所述控制柵極上形成非對稱側(cè)壁間隔件，源極側(cè)側(cè)壁間隔件比漏極側(cè)側(cè)壁間隔件厚； 將所述源極側(cè)側(cè)壁間隔件和所述漏極側(cè)側(cè)壁間隔件用作掩模，蝕刻所述浮置柵極層以形成被所述控制柵極部分覆蓋的浮置柵極； 從所述控制柵極的源極側(cè)側(cè)壁以及從所述浮置柵極鄰近所述公共源極區(qū)的部分去除氧化物，使得所述浮置柵極鄰近所述公共源極區(qū)的一部分具有暴露的上表面；以及 在所述襯底中的所述公共源極區(qū)上方并且在所述浮置柵極上方形成擦除柵極，所述擦除柵極鄰近所述控制柵極的源極側(cè)側(cè)壁并且位于所述浮置柵極的所述上表面的至少一部分上方。
【文檔編號】H01L27/115GK103811496SQ201310036581
【公開日】2014年5月21日 申請日期:2013年1月30日 優(yōu)先權(quán)日:2012年11月1日
【發(fā)明者】才永軒, 朱文定, 劉珀瑋, 黃文鐸, 楊裕祥, 邱捷飛, 許祐凌 申請人:臺灣積體電路制造股份有限公司