具有自對準端對端導線結構的半導體器件及其制造方法
【專利摘要】本發(fā)明公開了具有自對準端對端導線結構的半導體器件以及使用鑲嵌技術形成半導體器件的方法，該方法提供了端對端間隔小于60nm而沒有形成短路的自對準導線。該方法包括使用至少一個犧牲硬掩模層來生成芯棒并且在該芯棒中形成空隙。該犧牲硬掩模層形成在有利地是絕緣材料的基底材料上方。在一些實施例中，另一個硬掩模層也設置在基底材料上方，并設置在芯棒下方。間隔件材料形成在芯棒的側面，并且填充空隙。間隔件材料起到掩模的作用，并且執(zhí)行至少一次蝕刻操作，以將間隔件材料的圖案轉印到基底材料中。圖案化的基底材料包括溝槽和升高部分。使用鑲嵌技術在溝槽中形成導電部件。
【專利說明】具有自對準端對端導線結構的半導體器件及其制造方法
【技術領域】
[0001]本發(fā)明涉及半導體器件以及使用鑲嵌技術和犧牲硬掩模層形成該半導體器件的方法。
【背景技術】
[0002]在當今快速發(fā)展的半導體制造業(yè)中，有一股驅動力使得部件尺寸越來越小。導線對于任何集成電路和其他半導體器件來說都是非常關鍵的，因為它們將有源器件互連起來并傳輸能夠使半導體器件工作的電流和信號。不斷減小部件尺寸的驅動也應用于導線。隨著集成水平的不斷提高，形成越來越短的導線以及形成彼此距離很近但彼此間未形成短路的導線變得更有利。這適用于彼此相隔很近也被稱為引線的導線，同時也適用于端對端對齊，即縱向上對齊的導線。
[0003]鑲嵌技術和其他圖案化技術用來限定導線和其他部件，并且各種工藝用于形成實際的導線。相對于可以實現的導電部件的最小尺寸，所有這些技術都存在局限。在沒有造成短路的情況下，可以實現的相鄰導電部件之間的最小間隔差也受到限制。

【發(fā)明內容】

[0004]本發(fā)明提供了一種先進的技術，其能夠限定并形成越來越短的導線以及間隔越來越緊密的導電部件。
[0005]根據本發(fā)明的一個方面，提供了 一種形成半導體器件的方法，包括:提供襯底，材料層位于襯底上方并且硬掩模層位于材料層上方；圖案化硬掩模層，從而形成至少一條硬掩模線；在硬掩模線中形成空隙；在襯底上方，包括在硬掩模線上方形成間隔件材料，并且填充空隙；各向異性地蝕刻部分間隔件材料以形成包括沿硬掩模線的側面設置并填充空隙但不在硬掩模線上方的間隔件材料的間隔件圖案；以及蝕刻未被間隔件圖案覆蓋的區(qū)域中的材料層，從而形成包括溝槽的材料層圖案。
[0006]優(yōu)選地，該方法還包括在蝕刻前，去除硬掩模線。
[0007]優(yōu)選地，材料層是絕緣材料，并且該方法還包括在材料層上方形成導電材料，并在蝕刻之后填充溝槽，然后進行平坦化以從材料層上方去除部分導電材料，從而露出材料層的上表面并且在溝槽中形成導電材料的圖案。
[0008]優(yōu)選地，材料層是絕緣材料，并且該方法還包括在蝕刻之后在材料層上方形成導電材料，然后進行平坦化以去除部分導電材料，從而露出材料層的上表面并且在溝槽中形成導電材料的圖案。
[0009]優(yōu)選地，導電材料的圖案包括直線對齊的導線，導線在縱向上被材料層的一段隔開60nm以下的距離。
[0010]優(yōu)選地，襯底還包括位于材料層和硬掩模層之間的另一個硬掩模層，并且圖案化硬掩模層還包括對另一個硬掩模層進行圖案化，使得硬掩模線包括硬掩模層和另一個硬掩模層。[0011]優(yōu)選地，硬掩模層包括SiN、SiON以及含硅抗反射涂層(ARC)中的一種，所述另一個硬掩模層包括旋涂碳和非晶碳中的一種。
[0012]優(yōu)選地，襯底包括設置在材料層和硬掩模層之間另一個硬掩模層，并且該方法還包括在蝕刻材料層之前，蝕刻未被間隔件圖案覆蓋的區(qū)域中的另一個硬掩模層，然后去除間隔件材料。
[0013]優(yōu)選地，該方法還包括在蝕刻另一個硬掩模之前，去除硬掩模線。
[0014]優(yōu)選地，材料層是絕緣材料，并且該方法還包括在蝕刻材料層之后，去除另一個硬掩模并在溝槽中形成導電材料。
[0015]優(yōu)選地，形成空隙包括涂覆光刻膠，圖案化光刻膠以及進行蝕刻以形成空隙。
[0016]優(yōu)選地，對硬掩模層進行圖案化包括形成光刻膠圖案并進行蝕刻，至少一條硬掩模線包括多條硬掩模線，材料層圖案包括多個溝槽，并且方法還包括用導電材料填充溝槽。
[0017]根據本發(fā)明的另一方面，提供了一種形成半導體器件的方法，包括:提供襯底，絕緣層位于其上；在絕緣層上方形成多個犧牲硬掩模層；對多個犧牲硬掩模層進行圖案化，從而形成犧牲硬掩模線；在硬掩模線中形成空隙；形成包括位于犧牲硬掩模線的側面并填充空隙的材料的材料圖案；去除犧牲硬掩模線；將材料圖案用作掩模，并且在絕緣材料中蝕刻溝槽；去除材料，從而在包括溝槽和升高部分的絕緣材料中生成圖案；用導電材料填充溝槽。
[0018]優(yōu)選地，在犧牲硬掩模線的側面形成材料包括在襯底上方，包括在犧牲硬掩模線上方形成材料，然后執(zhí)行減小材料的厚度的各向異性蝕刻，從而形成材料圖案。
[0019]優(yōu)選地，用導電材料填充溝槽包括在升高部分上方沉積導電材料，并且填充溝槽，然后進行拋光以平坦化。
[0020]優(yōu)選地，襯底還包括設置在絕緣材料上方的硬掩模層，多個犧牲硬掩模層形成在硬掩模層上方，該方法還包括在蝕刻之前將材料圖案用作掩模來對硬掩模層進行蝕刻，并且該方法還包括在去除材料之后去除硬掩模層。
[0021]根據本發(fā)明的又一方面，提供了一種形成半導體器件的方法，包括:提供襯底，第一材料層位于其上方并且第二材料層位于第一材料層的上方；在第二材料層的上方形成至少一個犧牲硬掩模層；對至少一個犧牲硬掩模層進行圖案化，從而形成至少一條犧牲硬掩模線；在至少一條犧牲硬掩模線中形成空隙；在襯底上方，包括在犧牲硬掩模線上方形成間隔件材料，并填充空隙；去除部分間隔件材料以形成包括沿至少一條犧牲硬掩模線的側面設置并且填充空隙但是不在至少一個犧牲硬掩模線的上方的間隔件材料的間隔件圖案；去除至少一條犧牲硬掩模線；以及進行蝕刻以將間隔件圖案轉印到所述第一層，從而形成第一材料層圖案。
[0022]優(yōu)選地，第一材料層包括絕緣材料，并且第二材料層包括硬掩模層。
[0023]優(yōu)選地，蝕刻包括首先蝕刻第二材料層然后蝕刻第一材料層，第一材料層圖案包括溝槽，并且該方法還包括在蝕刻之后，去除間隔件圖案和第二材料層，并在溝槽中形成導電材料。
[0024]優(yōu)選地，在溝槽中形成導電材料包括在第一材料層圖案的升高部分的上方形成導電材料，并且填充溝槽，然后從第一材料層圖案的升高部分去除導電層。【專利附圖】

【附圖說明】
[0025]當結合附圖閱讀時，根據以下詳細描述最容易理解本發(fā)明。需要強調的是，根據慣例，無需按比例繪制附圖中的各個部件。相反，為了清楚，可以任意增大或減小各個部件的尺寸。在說明書和附圖中，類似的標號表示類似的部件。
[0026]圖1A和圖1B至圖8A和圖8B示出了根據本發(fā)明的一個實施例的工藝操作序列。每組附圖(例如圖4A、圖4B)包括表不立體圖的A后綴圖和表不頂部平面圖的B后綴圖；以及
[0027]圖9是示出圖8A、圖SB所示的工藝階段之后的工藝操作序列的后續(xù)步驟的頂視圖。
【具體實施方式】
[0028]本發(fā)明提供了工藝操作以及工藝操作序列的各個實施例。該工藝操作用于形成包括溝槽的圖案化基底材料，其中導電圖案可形成在溝槽中。在一些實施例中，工藝操作序列用于形成導線。在一些實施例中，導線是自對準、端對端且間隔很小。在一個實施例中，導線是自對準、端對端且導線間的間隔小于60納米。在一些實施例中，本發(fā)明中的工藝操作利用一個或多個犧牲硬掩模層。由一個犧牲硬掩模層或多個犧牲硬掩模層形成線，并且在線中形成斷口或空隙。在執(zhí)行工藝操作序列之后，鑲嵌工藝技術用于形成導線，并且在一個實施例中，導線是自對準端對端的且被包括介電插塞的介電材料間隔開，其中通過使用形成在一個或多個犧牲硬掩模層的線中的空隙來形成介電插塞。
[0029]現在參照附圖，圖1A和圖1B分別提供了根據本發(fā)明的工藝操作序列中的階段的立體圖和頂部平面圖。圖1A包括基底材料3以及位于基底材料3上方的硬掩模層5。在示出的實施例中，犧牲硬掩模材料13設置在硬掩模層5上方，并且犧牲硬掩模材料13包含兩個犧牲硬掩模層:第一犧牲硬掩模層7和第二犧牲硬掩模層9。在其他實施例中,犧牲硬掩模材料13包括附加犧牲硬掩模層或者僅包括一層犧牲硬掩模層。在不出的實施例中,第一犧牲硬掩模層7設置在硬掩模層5上方，并且第二犧牲硬掩模9設置在第一犧牲硬掩模層7上方。
[0030]在一個實施例中，基底材料3表示半導體或其他襯底，但是在另一個實施例中，基底材料3表示在半導體制造業(yè)中使用的諸如硅或其他材料的適合襯底材料上方形成的材料層或復合材料層。根據一個實施例，基底材料3是諸如氧化物層的絕緣層。在一些實施例中，基底材料3是低k( “LK”)介電材料、極低k( “ELK”)介電材料、超LK( “ULK”)介電材料、層間介電材料、磷硅酸玻璃(“PSG”)、非摻雜硅酸鹽玻璃(“USG”)或其他介電材料或硅。在一些實施例中，諸如化學汽相沉積(“CVD”)或等離子體增強化學汽相沉積(“PECVD”)或其他適合的沉積方法的各種方法用于形成基底材料3，但是在其他實施例中，可使用其他適合的形成技術。
[0031]在各個實施例中，硬掩模層5由各種適合的硬掩模材料形成。在一些實施例中,硬掩模層5由T1、TiN, Ta、TaN或TiO形成，但是在其他實施例中，可以使用其他適合的硬掩模材料。在其他實施例中，使用CVD或物理汽相沉積(“PVD”)或其他適合的沉積技術或其他形成技術來形成硬掩模層5。在各個實施例中，第一犧牲硬掩模層7和第二犧牲硬掩模層9由不同的適當材料形成。在一個實施例中，使用旋涂、CVD或PECVD操作形成第一犧牲硬掩模層，并且由旋涂碳或諸如非晶碳的其他先進圖案化膜(“APF”)形成第一犧牲硬掩模層7，但是在其他實施例中，使用其他材料和其他形成技術。在一些實施例中，使用旋涂、CVD或原子層相沉積(“ALD”)或其他適合的形成方法來形成第二犧牲硬掩模層9。在一些實施例中，第二犧牲硬掩模層9由SiN、SiON或底部抗反射涂層(“BARC”)(諸如高含硅量的BARC)形成，但是在其他實施例中，可使用其他適合的材料。光刻膠線11形成在第二犧牲硬掩模層9上方,并且有時被稱作芯棒(mandrel)。在各個實施例中使用不同的光刻膠材料。
[0032]圖2A和圖2B示出了圖1A和圖1B中的結構在將光刻膠線11用作掩模并執(zhí)行蝕刻操作以蝕刻掉第一犧牲硬掩模層7和第二犧牲硬掩模層9的露出部分以及在進一步去除光刻膠線11之后得到的結構的視圖。圖2A中的結構示出硬掩模層5設置在基底材料3上方以及犧牲硬掩模線15設置在硬掩模層5上方。每條犧牲硬掩模線15都包括部分第一犧牲硬掩模層7和部分第二犧牲硬掩模層9。犧牲硬掩模線15有時也被稱作芯棒(mandrel)。
[0033]圖3A和圖3B示出圖2A和圖2B中的結構在圖案化光刻膠層21形成在圖2A和圖2B中的結構上方之后得到的結構的視圖。圖案化光刻膠層21包括基本平坦的上表面并且覆蓋包含犧牲硬掩模線15的結構。開口 23形成在圖案化光刻膠層21中并露出部分犧牲硬掩模線15。各種光刻技術用于形成開口 23。在一個實施例中，開口 23中的較小尺寸25為大約15-60nm，但是在其他實施例中可使用其他尺寸。然后，對圖3A和圖3B的結構執(zhí)行蝕刻操作，以連續(xù)蝕刻在開口 23中露出的第二犧牲硬掩模層9和第一犧牲硬掩模層7，從而在犧牲硬掩模線15中形成斷口。在執(zhí)行該蝕刻操作并去除圖案化光刻膠層21之后，生成如圖4A、圖4B所示的結構。
[0034]圖4A和圖4B不出犧牲硬掩模線15設置在硬掩模層5的表面25上方。所不犧牲硬掩模線15中的一條在其中包括空隙31。換言之，圖4B上部的犧牲硬掩模線15被切成了兩條分隔的線并且被空隙31分隔。在不同實施例中，空隙31的寬度29為大約15-60nm或者更小，但是在其他實施例中，可包括不同的尺寸。
[0035]圖5A和5B示出間隔件材料33形成在圖4A和圖4B所示結構的上方。在不同實施例中，間隔件材料33由SiO、SiN、SiOxNy> TiO、TiN、Ta、TaN或者AlO形成，并且使用ALD、CVD或其他適合的沉積方法形成。間隔件材料33設置在硬掩模層5的表面25上和犧牲硬掩模線15上方。使用共形沉積技術形成間隔件材料33，因此該間隔件材料33包括較薄部分35和較厚部分37。較薄部分35設置在硬掩模層5的表面25上方，同時也設置在犧牲硬掩模線15的頂部上方。較厚部分37設置在犧牲硬掩模線15的側面以及空隙31中。凹口41形成在間隔件材料33填充圖4A和圖4B所示的空隙31的位置上。
[0036]然后，執(zhí)行各向異性蝕刻處理以基本均勻地減少間隔件材料33，即，去除一定厚度的間隔件材料33，使得保留較厚部分37的位置中的間隔件材料33。各向異性蝕刻處理將間隔件材料33從犧牲硬掩模線15上方去除，并且還露出硬掩模層5的表面25。在執(zhí)行該各向異性蝕刻步驟來減少間隔件材料33的厚度之后，利用沿犧牲硬掩模線15的側面設置以及填充圖4A、圖4B所示的空隙31但是不在其他區(qū)域中的間隔件材料33形成間隔件材料圖案。然后，后續(xù)的操作用于選擇性去除犧牲硬掩模線15，以生成圖6A和圖6B所示的結構。圖6A和圖6B不出了包括設置在硬掩模層5的表面25上的多個間隔件材料部件45的間隔件材料圖案。橋47形成在先前被空隙31占用并由凹口 41表示的位置上。
[0037]間隔件材料部件45和橋47形成間隔件材料圖案并在后續(xù)蝕刻操作期間用作掩模，其中執(zhí)行后續(xù)蝕刻操作來蝕刻硬掩模層5中未被覆蓋的部分。硬掩模層5被蝕刻干凈從而露出基底材料3的上表面49?？梢允褂酶鞣N適合的蝕刻技術和操作。在一些實施例中，間隔件材料33隨后被選擇性去除以生成圖7A和圖7B所示的結構，其中露出硬掩模層5的表面25。圖7A和圖7B所示的結構包括基底材料3露出的上表面49以及由硬掩模層5形成的包括橋53的圖案。在示出的實施例中，硬掩模層5的圖案包括線55，但是在其他實施例中，形成其他結構。
[0038]然后，將包括線55和橋53的硬掩模層5的圖案用作掩模并執(zhí)行蝕刻操作。在一些實施例中，當對基底材料3執(zhí)行蝕刻操作時，間隔件材料33的圖案仍保留在硬掩模層5上方。蝕刻操作對基底材料3進行蝕刻，并且基本上將間隔件材料圖案轉印到基底材料3。圖8A和8B示出被部分蝕刻的基底材料3。在基底材料3形成在襯底上方的實施例中，基底材料3可被完全蝕刻，即，開口形成為完全穿過基底材料3。在基底材料3沒有被完全蝕刻穿的情況下，生成基底表面59。在不同實施例中，深度63是不同的。在升高部分61之間生成溝道65和67。諸如在圖8B中更清楚示出的，現在橋53表示在端對端對齊的對準溝道65之間的間隔或間隙。
[0039]然后，從圖8A和SB所示的結構中去除硬掩模層5，得到圖案化基底材料3。在許多實施例中，基底材料3有利地是絕緣材料。溝道65和67保留在升高部分61之間，并且可以可選地被稱為溝槽或凹槽。然后，可以是導電材料的新材料的圖案形成在溝道67和65中。
[0040]在一些實施例中，另一種材料形成在基底材料3上方，填充溝道67和對齊的溝道65。然后，執(zhí)行平坦化技術，以從升高部分61上方的區(qū)域去除另一種材料，從而在未被升高部分61占用的區(qū)域中保留另一種材料，即，執(zhí)行鑲嵌圖案化，以從升高部分61的頂部上方去除另一種材料，并且在溝道67和65中形成另一種材料的引線。在一些實施例中，根據鑲嵌原理，導電材料形成在基底材料3上方。執(zhí)行后續(xù)的平坦化工藝以從未被升高部分61占用的區(qū)域去除導電材料，從而形成導電部件的圖案。在一些實施例中，平坦化技術是化學機械拋光(“CMP”)，但是在其他實施例中，使用其他的拋光或平坦化技術。
[0041]圖9是示出圖8A和圖SB的結構在去除硬掩模層5之后以及在使用鑲嵌技術通過在結構上方形成導電材料，隨后進行平坦化以從絕緣線71上方去除導電材料來在溝道65和67中形成導電材料之后的平面圖。導線69設置在沒有被基底材料3占用的區(qū)域中，SP，導線69填充先前對齊的溝道65和溝道67。根據基底材料3是絕緣層的實施例，導線69設置在由基底材料3形成的絕緣線71之間。導線69A和69B直線端對端對齊，并且在縱向上被絕緣間隙75間隔開。在一些實施例中，絕緣間隙75包括沿線20-50nm的寬度79，并且將導線69A和69B連續(xù)且完全隔離開。在其他實施例中，寬度79具有其他尺寸。在一些實施例中，相鄰平行的導線69被包括范圍在20-60nm之間的寬度81的絕緣線71間隔開，但是在其他實施例中，可使用其他的寬度。在一些實施例中，導線69包括約20-60nm之間的寬度，但是在其他實施例中，可使用其他的寬度。圖9所示的子結構表示半導體器件的一小部分，并且導線69、69A和69B與在半導體器件芯片的其他區(qū)域中形成的各種有源器件和其他互連部件電耦合或互連。然后，執(zhí)行后續(xù)的工藝操作以完成包括本發(fā)明所述結構的集成電路或其他半導體器件的制造。
[0042]使用鑲嵌技術形成半導體器件的方法提供了端對端間隔少于60nm而沒有短路的自對準導線。該方法包括使用至少一層犧牲硬掩模層來生成芯棒，并在芯棒中形成空隙。犧牲硬掩模層形成在有利地是絕緣材料的基底材料上方。在一些實施例中，另一種硬掩模層也設置在基底材料上方。間隔件材料沿著芯棒側面形成，并且填充空隙。間隔件材料用作掩模，并且執(zhí)行至少一次蝕刻步驟，以將間隔件材料的圖案轉印到基底材料。圖案化的基底材料包括溝槽和升高部分。從基底材料上方去除材料，并且使用鑲嵌技術在溝槽中形成導電部件。
[0043]根據本發(fā)明的一個方面，提供了形成半導體器件的方法。該方法包括:提供襯底，材料層在襯底上方且硬掩模層在材料層上方；圖案化硬掩模層從而形成至少一條硬掩模線；在硬掩模線中形成空隙；在襯底上方，包括在硬掩模線上方形成間隔件材料，并且填充空隙；各向異性蝕刻部分間隔件材料，以形成包括沿硬掩模線的側面設置并且填充空隙但是不在硬掩模線上方的間隔件材料的間隔件圖案。該方法還包括蝕刻未被間隔件圖案覆蓋的區(qū)域中的材料層，從而形成包括溝槽的材料層圖案。
[0044]根據本發(fā)明的另一方面，提供了形成半導體器件的方法。該方法包括:提供襯底，絕緣層在其上方；在絕緣層上方形成多個犧牲硬掩模層；圖案化多個犧牲硬掩模層，從而形成至少一條犧牲硬掩模線；在犧牲硬掩模線中形成空隙；以及形成包括沿著犧牲硬掩模線側面并填充空隙的材料的材料圖案。該方法還包括去除犧牲硬掩模線；將材料圖案用作掩模，然后在絕緣材料中蝕刻溝槽；去除材料，從而在包括溝槽和升高部分的絕緣材料中形成圖案；以及用導電材料填充溝槽。
[0045]根據本發(fā)明的另一方面，提供了形成半導體器件的方法。該方法包括:提供襯底，第一材料層在襯底上方并且第二材料層在第一材料層的上方；在第二材料層的上方形成至少一個犧牲硬掩模層；對至少一個犧牲硬掩模層進行圖案化，從而形成至少一條犧牲硬掩模線；在至少一條犧牲硬掩模線中形成空隙；在襯底上方，包括在犧牲硬掩模線上方形成間隔件材料，并填充空隙；去除部分間隔件材料以形成包括沿至少一條犧牲硬掩模線的側面設置并且填充空隙但是不在該至少一條犧牲硬掩模線的上方的間隔件材料的間隔件圖案；去除至少一條犧牲硬掩模線；以及執(zhí)行蝕刻，以將間隔件圖案轉印至第一層，從而形成第一材料層圖案。
[0046]以上僅示出了本發(fā)明的原理。因此，應該理解，本領域的技術人員能夠設想出盡管在本文中沒有明確描述或示出但體現了本發(fā)明的原理并包括在其精神和范圍內各種配置。而且，本文所引用的所有例子和條件語句原則上僅專門用于教學的目的，并且?guī)椭x者理解本發(fā)明的原理和發(fā)明人為促進本領域的發(fā)展所貢獻的理念，并且將其解釋為不限于這種具體引用的實施例和條件。而且，本文中詳述的本發(fā)明的原理、方面和實施例及其具體實例的所有陳述都旨在包括其結構上和功能上的等效物。此外，預期這些等同替換物包括當前已知的等效物和將來開發(fā)出的等效物，即，執(zhí)行相同功能而不考慮結構的開發(fā)的任何元件。
[0047]旨在結合附圖閱讀示例性實施例的這種，附圖被視整個書面說明書的一部分。在說明書中，相關術語諸如“上”、“下”、“水平的”、“垂直的”、“在...上方”、“在...下方”、“向上”、“向下”、“頂部”和“底部”以及其派生詞(例如，“水平地”、“向下地”、“向上地”等)應被解釋為是指如隨后所述的或如附圖中示出的方向。這些相關術語是為了便于描述，但并不要求在特定方向上構造或操作裝置。除非另有明確描述，否則關于連接、耦合等的術語(諸如“連接的”和“互連的”)是指結構直接或通過插入結構間接地固定或連接至另一結構的關系，以及兩者都是可移動或剛性的連接或關系。
[0048]盡管根據示例性實施例對本發(fā)明進行了描述，但是本發(fā)明并不局限于此。相反，所附權利要求應被廣義進行解釋，以包括本領域普通技術人員在沒有背離本發(fā)明的等效物的范圍和領域的情況下，可以進行的本發(fā)明的其他變型與實施例。
【權利要求】
1.一種形成半導體器件的方法，所述方法包括: 提供襯底，材料層位于所述襯底上方并且硬掩模層位于所述材料層上方； 圖案化所述硬掩模層，從而形成至少一條硬掩模線； 在所述硬掩模線中形成空隙； 在所述襯底上方，包括在所述硬掩模線上方形成間隔件材料，并且填充所述空隙；各向異性地蝕刻部分所述間隔件材料以形成包括沿所述硬掩模線的側面設置并填充所述空隙但不在所述硬掩模線上方的所述間隔件材料的間隔件圖案；以及 蝕刻未被所述間隔件圖案覆蓋的區(qū)域中的所述材料層，從而形成包括溝槽的材料層圖案。
2.根據權利要求1所述的方法，還包括在蝕刻前，去除所述硬掩模線。
3.根據權利要求2所述的方法，其中，所述材料層是絕緣材料，并且所述方法還包括在所述材料層上 方形成導電材料，并在蝕刻之后填充所述溝槽，然后進行平坦化以從所述材料層上方去除部分所述導電材料，從而露出所述材料層的上表面并且在所述溝槽中形成所述導電材料的圖案。
4.根據權利要求1所述的方法，其中，所述材料層是絕緣材料，并且所述方法還包括在蝕刻之后在所述材料層上方形成導電材料，然后進行平坦化以去除部分所述導電材料，從而露出所述材料層的上表面并且在所述溝槽中形成所述導電材料的圖案。
5.根據權利要求4所述的方法，其中，所述導電材料的圖案包括直線對齊的導線，所述導線在縱向上被所述材料層的一段隔開60nm以下的距離。
6.根據權利要求1所述的方法，其中，所述襯底還包括位于所述材料層和所述硬掩模層之間的另一個硬掩模層，并且圖案化所述硬掩模層還包括對所述另一個硬掩模層進行圖案化，使得所述硬掩模線包括所述硬掩模層和所述另一個硬掩模層。
7.根據權利要求6所述的方法，其中，所述硬掩模層包括SiN、SiON以及含硅抗反射涂層(ARC)中的一種，所述另一個硬掩模層包括旋涂碳和非晶碳中的一種。
8.根據權利要求1所述的方法，其中，所述襯底包括設置在所述材料層和所述硬掩模層之間另一個硬掩模層，并且所述方法還包括在蝕刻所述材料層之前，蝕刻未被所述間隔件圖案覆蓋的區(qū)域中的所述另一個硬掩模層，然后去除所述間隔件材料。
9.一種形成半導體器件的方法，所述方法包括: 提供襯底，絕緣層位于其上； 在所述絕緣層上方形成多個犧牲硬掩模層； 對所述多個犧牲硬掩模層進行圖案化，從而形成犧牲硬掩模線； 在所述硬掩模線中形成空隙； 形成包括位于所述犧牲硬掩模線的側面并填充所述空隙的材料的材料圖案； 去除所述犧牲硬掩模線； 將所述材料圖案用作掩模，并且在所述絕緣材料中蝕刻溝槽； 去除所述材料，從而在包括所述溝槽和升高部分的所述絕緣材料中生成圖案； 用導電材料填充所述溝槽。
10.一種形成半導體器件的方法，所述方法包括: 提供襯底，第一材料層位于其上方并且第二材料層位于所述第一材料層的上方；在所述第二材料層的上方形成至少一個犧牲硬掩模層； 對所述至少一個犧牲硬掩模層進行圖案化，從而形成至少一條犧牲硬掩模線； 在所述至少一條犧牲硬掩模線中形成空隙； 在所述襯底上方，包括在所述犧牲硬掩模線上方形成間隔件材料，并填充所述空隙；去除部分所述間隔件材料以形成包括沿所述至少一條犧牲硬掩模線的側面設置并且填充所述空隙但是不在所述至少一個犧牲硬掩模線的上方的間隔件材料的間隔件圖案；去除所述至少一條犧 牲硬掩模線；以及 進行蝕刻以將所述間隔件圖案轉印到所述第一層，從而形成第一材料層圖案。
【文檔編號】H01L21/768GK103839881SQ201310052012
【公開日】2014年6月4日 申請日期:2013年2月17日 優(yōu)先權日:2012年11月26日
【發(fā)明者】李佳穎, 謝志宏 申請人:臺灣積體電路制造股份有限公司