專利名稱：射頻傳輸結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及射頻傳輸結(jié)構(gòu)的形成方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，為了降低制造和設(shè)計(jì)成本，通常希望在單個(gè)集成電路上包含更多的功能。例如，在無線通信系統(tǒng)中，希望在作為數(shù)字邏輯電路的同一個(gè)集成電路上包括射頻電路?，F(xiàn)有技術(shù)中，如果直接采用普通的襯底形成既包括數(shù)字邏輯電路又包括射頻電路的集成電路，所述射頻電路會(huì)引起襯底和集成電路電感器的耦合，并且集成電路電感器的電感性能下降。為了在單個(gè)集成電路上集成更多的功能，通常采用絕緣體上硅(SOI)作為襯底來解決上述問題，且可以降低直流功耗，具有優(yōu)良的抗串?dāng)_能力。請參考圖1，現(xiàn)有技術(shù)的射頻傳輸結(jié)構(gòu)，采用具有陷阱富集區(qū)的絕緣體上硅(TrapRich SOI wafer)制成，包括:高阻率的半導(dǎo)體襯底100 ;覆蓋所述半導(dǎo)體襯底100表面的陷阱富集層101，用于凍結(jié)射頻信號在半導(dǎo)體襯底100中的載流子，提高射頻傳輸結(jié)構(gòu)的信號傳輸質(zhì)量；覆蓋所述陷阱富集層101表面的隱埋氧化物層(Buried 0xide)103 ;覆蓋所述隱埋氧化物層103表面的頂層硅105，用于形成射頻元件，例如晶體管、電容器、二極管等。然而，現(xiàn)有技術(shù)形成上述射頻傳輸結(jié)構(gòu)的成本高，不利于節(jié)約成本，且射頻傳輸性能有待提聞。更多關(guān)于射頻信號的資料請參考專利號為“US6743662B2”的美國專利。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種射頻傳輸結(jié)構(gòu)的形成方法，形成的射頻傳輸結(jié)構(gòu)的成本低，且射頻傳輸性能得到較好改善。為解決上述問題，本發(fā)明提供了一種射頻傳輸結(jié)構(gòu)的形成方法，包括:提供包括器件區(qū)和非器件區(qū)的半導(dǎo)體襯底，覆蓋所述半導(dǎo)體襯底表面的隱埋氧化物層，覆蓋所述隱埋氧化物層表面的半導(dǎo)體層；形成貫穿所述非器件區(qū)的半導(dǎo)體層和隱埋氧化物層的開口，所述開口暴露出半導(dǎo)體襯底表面；形成開口后，在所述器件區(qū)的半導(dǎo)體層表面形成柵介質(zhì)層；形成覆蓋所述柵介質(zhì)層的柵電極層和陷阱富集層，所述陷阱富集層覆蓋所述開口底部的半導(dǎo)體襯底，且所述柵電極層和陷阱富集層在同一工藝步驟中形成?？蛇x地，所述柵電極層和陷阱富集層的形成步驟包括:形成覆蓋所述柵介質(zhì)層、淺溝槽隔離結(jié)構(gòu)、以及開口底部和側(cè)壁的多晶硅薄膜；形成位于所述多晶硅薄膜表面的第二光刻膠層，所述第二光刻膠層定義出所述柵電極層和陷阱富集層；以所述光刻膠層為掩膜，刻蝕所述多晶硅薄膜?？蛇x地，所述多晶硅薄膜的形成工藝為化學(xué)氣相沉積工藝。可選地，形成所述多晶硅薄膜時(shí)的沉積溫度為400攝氏度-600攝氏度，形成的多晶硅薄膜的厚度為1500埃-4000埃。
可選地，所述柵電極層的材料為多晶硅，所述陷阱富集層的材料為多晶硅?？蛇x地，所述陷阱富集層的厚度與柵電極層的厚度相同，且大于1500埃?？蛇x地，所述開口的寬度大于柵電極層厚度的2倍。可選地，所述開口的寬度為2微米-30微米?？蛇x地，還包括:形成位于所述非器件區(qū)的半導(dǎo)體層內(nèi)的淺溝槽隔離結(jié)構(gòu)；形成覆蓋所述半導(dǎo)體層表面的犧牲層；形成位于所述犧牲層表面和淺溝槽隔離結(jié)構(gòu)表面的第一光刻膠層，所述第一光刻膠層暴露出非器件區(qū)上方的部分淺溝槽隔離結(jié)構(gòu)；以所述第一光刻膠層為掩膜，刻蝕所述淺溝槽隔離結(jié)構(gòu)和隱埋氧化物層，直至暴露出非器件區(qū)的半導(dǎo)體襯底，形成開口?？蛇x地，所述隱埋氧化物層的材料為氧化硅或氧化鋁，厚度為8000埃-15000埃?？蛇x地，所述半導(dǎo)體層的材料為單晶硅、單晶鍺、硅鍺或II1-1V族化合物，厚度為1000 埃-2000 埃。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):由于在非器件區(qū)形成了暴露出半導(dǎo)體襯底表面的開口，后續(xù)在開口內(nèi)形成陷阱富集層，以凍結(jié)半導(dǎo)體襯底內(nèi)誘生的載流子，避免射頻信號損失或產(chǎn)生串?dāng)_。并且，所述陷阱富集層與器件區(qū)的柵電極層在同一工藝步驟中形成，簡化了工藝步驟，節(jié)省了制作成本。另夕卜，利用在開口內(nèi)形成陷阱富集層的方法，替代了現(xiàn)有技術(shù)的具有陷阱富集區(qū)的絕緣體上硅，有效節(jié)約了成本。


圖1是現(xiàn)有技術(shù)的射頻傳輸結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例的射頻傳輸結(jié)構(gòu)的形成方法的流程示意圖；圖3-圖10是本發(fā)明實(shí)施例的射頻傳輸結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式正如背景技術(shù)所述，現(xiàn)有技術(shù)形成射頻傳輸結(jié)構(gòu)時(shí)的成本高，不利于節(jié)約成本。經(jīng)過研究，發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)形成的射頻傳輸結(jié)構(gòu)的成本高，其主要原因在于，射頻信號在器件區(qū)或非器件區(qū)上部傳輸時(shí)，大幅度的射頻信號容易在高阻率半導(dǎo)體襯底內(nèi)形成耗盡層或反型層，使得原本高阻率的半導(dǎo)體襯底變?yōu)榈碗娮?，變?yōu)榈碗娮韬蟮陌雽?dǎo)體襯底為射頻信號提供新的信號傳輸路徑，使得射頻信號損失或產(chǎn)生串?dāng)_。而現(xiàn)有技術(shù)用于形成射頻傳輸結(jié)構(gòu)的具有陷阱富集區(qū)的絕緣體上硅的成本較高。如何形成一種可替代上述具有陷阱富集區(qū)的絕緣體上硅的結(jié)構(gòu)，成為亟需解決的問題。經(jīng)過進(jìn)一步研究，發(fā)明人發(fā)現(xiàn)，可在絕緣體上硅(SOI)襯底內(nèi)形成貫穿頂部頂層硅的隱埋氧化物層、并暴露出底部半導(dǎo)體襯底的開口，然后在所述開口內(nèi)形成與所述半導(dǎo)體襯底接觸的多晶頂層硅，由于多晶硅具有高密度的晶界，能夠提供俘獲載流子的陷阱，可起到凍結(jié)半導(dǎo)體襯底內(nèi)誘生的載流子的作用，并且成本低，形成工藝簡單。更進(jìn)一步的，本發(fā)明的實(shí)施例提供了一種射頻傳輸結(jié)構(gòu)的形成方法，其射頻傳輸性能得到較好改善。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。
請參考圖2，本發(fā)明實(shí)施例的射頻傳輸結(jié)構(gòu)的形成方法，包括:步驟S201，提供包括器件區(qū)和非器件區(qū)的半導(dǎo)體襯底，覆蓋所述半導(dǎo)體襯底表面的隱埋氧化物層，覆蓋所述隱埋氧化物層表面的半導(dǎo)體層，所述非器件區(qū)的半導(dǎo)體層內(nèi)形成有淺溝槽結(jié)構(gòu)；步驟S202，形成覆蓋所述半導(dǎo)體層表面的犧牲層，形成位于所述犧牲層表面和淺溝槽結(jié)構(gòu)表面的第一光刻膠層，所述第一光刻膠層暴露出非器件區(qū)上方的部分淺溝槽隔離結(jié)構(gòu)；步驟S203，以所述第一光刻膠層為掩膜，刻蝕所述淺溝槽隔離結(jié)構(gòu)和隱埋氧化物層，直至暴露出非器件區(qū)的半導(dǎo)體襯底，形成開口 ；步驟S204，形成開口后，去除所述第一光刻膠層和犧牲層，暴露出半導(dǎo)體層和淺溝槽隔離結(jié)構(gòu)；步驟S205，形成覆蓋所述器件區(qū)的半導(dǎo)體層表面的柵介質(zhì)薄膜；步驟S206，形成多晶硅薄膜，所述多晶硅薄膜覆蓋所述柵介質(zhì)薄膜、淺溝槽隔離結(jié)構(gòu)、開口的側(cè)壁和底部的半導(dǎo)體襯底；步驟S207，形成位于所述多晶硅薄膜表面的第二光刻膠層；步驟S208，以所述第二光刻膠層為掩膜，刻蝕所述多晶硅薄膜和部分柵介質(zhì)薄膜，形成位于所述器件區(qū)的半導(dǎo)體層表面的柵介質(zhì)層、覆蓋所述柵介質(zhì)層表面的柵電極層、以及覆蓋所述開口底部的半導(dǎo)體襯底的陷阱富集層；然后去除所述第二光刻膠層。具體的，請參考圖3-圖10，圖3-圖10示出了本發(fā)明實(shí)施例的射頻傳輸結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。請參考圖3，提供半導(dǎo)體襯底300，所述半導(dǎo)體襯底300包括器件區(qū)I和與之相鄰的非器件區(qū)II ;形成覆蓋所述半導(dǎo)體襯底300表面的隱埋氧化物層301，覆蓋所述隱埋氧化物層301表面的半導(dǎo)體層303。所述半導(dǎo)體襯底300用于為后續(xù)工藝提供平臺，并且后續(xù)會(huì)接地。本發(fā)明的實(shí)施例中，所述半導(dǎo)體襯底300、隱埋氧化物層301和半導(dǎo)體層303由絕緣體上硅(SOI)形成。并且，為減少高頻信號下半導(dǎo)體襯底300的損耗和串?dāng)_，所述半導(dǎo)體襯底300采用高阻率的單晶硅晶圓制成。所述半導(dǎo)體襯底300包括器件區(qū)I和非器件區(qū)II，其中，所述器件區(qū)I上方的區(qū)域后續(xù)用于形成射頻元件，例如晶體管，所述非器件區(qū)II上方的區(qū)域后續(xù)用于形成陷阱富集層，以凍結(jié)載流子，提高射頻結(jié)構(gòu)的信號傳輸質(zhì)量。所述隱埋氧化物層301后續(xù)用于隔離射頻元件與半導(dǎo)體襯底300，進(jìn)一步提高射頻結(jié)構(gòu)的信號傳輸質(zhì)量。所述隱埋氧化物層301的材料為氧化硅(SiO2)或氧化鋁(Al2O3)0為使所述隱埋氧化物層301的隔離效果好，通常要求其具有較大的厚度，例如8000埃-15000埃。本發(fā)明的實(shí)施例中，所述隱埋氧化物層301的厚度為10000埃。需要說明的是，在本發(fā)明的其他實(shí)施例中，也可以采用氮化硅或氮化鋁替代所述隱埋氧化物層301，也可以起到隔離射頻元件與半導(dǎo)體襯底300的作用，在此不再贅述。所述半導(dǎo)體層303后續(xù)用作形成射頻元件。所述半導(dǎo)體層303的材料為單晶硅、單晶鍺、硅鍺或II1-1V族化合物等。所述半導(dǎo)體層303的厚度以能夠形成射頻元件為宜，通常所述半導(dǎo)體層303的厚度為1000埃-2000埃。在本發(fā)明的實(shí)施例中，所述半導(dǎo)體層303后續(xù)用于形成晶體管，所述半導(dǎo)體層303的材料為單晶硅，形成的半導(dǎo)體層303的厚度為1450埃。需要說明的是，為使后續(xù)形成的射頻元件之間、以及射頻元件與隱埋氧化物層之間相互隔離，所述非器件區(qū)II的半導(dǎo)體層303內(nèi)還形成有淺溝槽隔離結(jié)構(gòu)(STI) 304。而且，根據(jù)形成的晶體管的類型不同，還包括:在所述器件區(qū)I的半導(dǎo)體層303內(nèi)摻雜P型或N型離子。本發(fā)明的實(shí)施例中，所述晶體管為NM0SFET，所述器件區(qū)I的半導(dǎo)體層303內(nèi)摻雜P型離子。需要說明的是，在本發(fā)明的其他實(shí)施例中，所述隱埋氧化物層301、半導(dǎo)體層303還可以采用化學(xué)氣相沉積工藝(CVD)形成，在此不再贅述。請參考圖4，形成覆蓋所述半導(dǎo)體層303表面的犧牲層305，形成位于所述犧牲層305表面和淺溝槽結(jié)構(gòu)304表面的第一光刻膠層307,所述第一光刻膠層307暴露出非器件區(qū)II上方的部分淺溝槽隔離結(jié)構(gòu)304。所述犧牲層305用于消除前述摻雜工藝對部分半導(dǎo)體層303表面造成的損傷，提高后續(xù)形成的射頻元件的質(zhì)量，并且還可在后續(xù)去除第一光刻膠層307時(shí)，保護(hù)其底部的半導(dǎo)體層303不受損壞。本發(fā)明的實(shí)施例中，所述犧牲層305的形成工藝為熱氧化工藝，所述犧牲層305的材料為氧化硅，所述犧牲層305由氧化摻雜工藝中受損的部分半導(dǎo)體層303后形成，后續(xù)會(huì)被去除，因此，剩余的半導(dǎo)體層303的質(zhì)量較好，形成的射頻元件的質(zhì)量優(yōu)越。所述第一光刻膠層307用于定義出非器件區(qū)II的開口。所述第一光刻膠層307的形成工藝為曝光、顯影等工藝，在此不再贅述。需要說明的是，在本發(fā)明的其他實(shí)施例中，也可以不形成犧牲層305，而直接在半導(dǎo)體層303表面形成第一光刻膠層307。請參考圖5，以所述第一光刻膠層307為掩膜，刻蝕所述淺溝槽隔離結(jié)構(gòu)304和隱埋氧化物層301，直至暴露出非器件區(qū)II的半導(dǎo)體襯底300，形成開口 309。所述開口 309貫穿所述淺溝槽隔離結(jié)構(gòu)304和隱埋氧化物層301，并暴露出半導(dǎo)體襯底300，所述開口 309定義出陷阱富集層的位置。所述開口 309的形成工藝為刻蝕工藝，例如各向異性的干法刻蝕工藝。由于所述開口 309內(nèi)后續(xù)會(huì)形成陷阱富集層，為便于填充，使后續(xù)形成的陷阱富集層的質(zhì)量好，所述開口 309的深寬比應(yīng)小于1:1。并且，所述開口 309的寬度決定了后續(xù)形成的陷阱富集層與半導(dǎo)體襯底300之間的接觸面積，與陷阱富集層凍結(jié)載流子的能力大小相關(guān)，所述開口 309的寬度大于后續(xù)形成的柵電極層厚度的2倍，通常為2微米-30微米。本發(fā)明的實(shí)施例中，所述開口 309的寬度為10微米。請參考圖6，形成開口 309后，去除所述第一光刻膠層307 (如圖5所示)和犧牲層305 (如圖5所示)，暴露出半導(dǎo)體層303和淺溝槽隔離結(jié)構(gòu)304。去除所述第一光刻膠層307和犧牲層305，以利于后續(xù)形成柵介質(zhì)層。其中，去除所述第一光刻膠層307的工藝為灰化(ashing)工藝或濕法清洗工藝，去除所述犧牲層305的工藝為濕法刻蝕工藝。本發(fā)明的實(shí)施例中，所述第一光刻膠層307和犧牲層305均采用濕法刻蝕工藝去除，半導(dǎo)體層303表面沒有犧牲層305殘留。請參考圖7，形成覆蓋所述器件區(qū)I的半導(dǎo)體層303表面的柵介質(zhì)薄膜311。
所述柵介質(zhì)薄膜311用于后續(xù)形成柵介質(zhì)層，隔離柵電極層和半導(dǎo)體層303。所述柵介質(zhì)薄膜311的材料為氧化娃或高K介質(zhì)。所述柵介質(zhì)薄膜311的形成工藝為沉積工藝或氧化工藝，形成的柵介質(zhì)薄膜311組織致密、質(zhì)量好。本發(fā)明的實(shí)施例中，所述柵介質(zhì)薄膜311的材料為氧化硅，其形成工藝為干氧氧化工藝。需要說明的是，本發(fā)明的實(shí)施例中，由于開口 309還暴露出部分半導(dǎo)體襯底300，因此，還有部分柵介質(zhì)薄膜311覆蓋所述部分半導(dǎo)體襯底300表面。所述部分柵介質(zhì)薄膜311后續(xù)會(huì)被去除，后續(xù)使陷阱富集層與半導(dǎo)體襯底300具有良好的電學(xué)接觸，保證陷阱富集層能夠俘獲(凍結(jié))半導(dǎo)體襯底300內(nèi)由射頻信號誘生的載流子。需要說明的是，在本發(fā)明的其他實(shí)施例中，還可以采用化學(xué)氣相沉積的方法在整個(gè)半導(dǎo)體層303、淺溝槽隔離結(jié)構(gòu)304、以及開口 309的側(cè)壁和底部的半導(dǎo)體襯底300表面形成柵介質(zhì)薄膜311，后續(xù)再去除開口 309底部的柵介質(zhì)薄膜311，在此不再贅述。請參考圖8，形成多晶硅薄膜313，所述多晶硅薄膜313覆蓋所述柵介質(zhì)薄膜311、淺溝槽隔離結(jié)構(gòu)304、開口 309的側(cè)壁和底部的半導(dǎo)體襯底300。所述多晶硅薄膜313用于后續(xù)形成柵電極層和陷阱富集層。發(fā)明人發(fā)現(xiàn)，在開口309底部的半導(dǎo)體襯底300表面形成多晶娃，由于多晶娃具有聞密度的晶界，能夠提供俘獲載流子的陷阱，以起到凍結(jié)載流子的作用，使得能夠在半導(dǎo)體襯底表面導(dǎo)電的載流子減少，減少射頻信號的損失或串?dāng)_，提高射頻傳輸結(jié)構(gòu)的信號傳輸質(zhì)量。為使后續(xù)形成的柵電極層的厚度滿足工業(yè)需求，并且使后續(xù)形成的陷阱富集層具有較強(qiáng)的凍結(jié)載流子的能力，所述多晶硅薄膜313的厚度大于1500埃，較佳的為1500埃-4000埃。當(dāng)采用化學(xué)氣相沉積工藝形成上述厚度范圍的多晶硅薄膜313時(shí)，其沉積溫度為400攝氏度-600攝氏度。本發(fā)明的實(shí)施例中，形成的所述多晶硅薄膜313的厚度為1800埃，后續(xù)形成的陷阱富集層具有較強(qiáng)的凍結(jié)載流子的能力，使得能夠在半導(dǎo)體襯底表面導(dǎo)電的載流子減少，減少射頻信號的損失或串?dāng)_。因此，形成的射頻傳輸結(jié)構(gòu)的信號質(zhì)量好。請參考圖9，形成位于所述多晶硅薄膜313表面的第二光刻膠層315。所述第二光刻膠層315用于定義出射頻元件的柵電極層，并定義出陷阱富集層的位置。所述第二光刻膠層315的形成工藝為曝光、顯影等，在此不再贅述。請參考圖10，以所述第二光刻膠層315 (如圖9所示)為掩膜，刻蝕所述多晶硅薄膜313 (如圖9所示)和部分柵介質(zhì)薄膜311 (如圖9所示)，形成位于所述器件區(qū)I的半導(dǎo)體層表面的柵介質(zhì)層311a、覆蓋所述柵介質(zhì)層311a表面的柵電極層313a、以及覆蓋所述開口 309底部的半導(dǎo)體襯底300的陷阱富集層317 ;然后去除所述第二光刻膠層315?？涛g所述多晶硅薄膜313和部分柵介質(zhì)薄膜311的工藝為各向異性的干法刻蝕工藝。其中，形成的所述柵介質(zhì)層311a用于隔離柵電極層313a和半導(dǎo)體層303，所述柵介質(zhì)層311a的材料與柵介質(zhì)薄膜311的材料相同，為氧化硅或高K介質(zhì)；所述柵電極層313a由多晶硅薄膜形成，其材料為多晶硅，厚度大于1500埃；所述陷阱富集層317也由多晶硅薄膜311刻蝕后得到，其材料為多晶硅，厚度與柵電極層313a的厚度相同，大于1500 ±矣，由于形成的陷阱富集層317與半導(dǎo)體襯底300表面相接觸，半導(dǎo)體襯底300內(nèi)由大幅度的射頻信號誘生的載流子，陷阱富集層317凍結(jié)，避免了傳輸信號的損失，提高了射頻傳輸結(jié)構(gòu)的信號質(zhì)量。
本發(fā)明的實(shí)施例中，利用在開口內(nèi)形成陷阱富集層317的方法，替代了現(xiàn)有技術(shù)的具有陷阱富集區(qū)的絕緣體上硅，在保證射頻傳輸結(jié)構(gòu)的信號傳輸質(zhì)量的基礎(chǔ)上，大大降低了成本。并且，所述柵電極層313a、陷阱富集層317在同一工藝步驟中形成，大大簡化了工藝步驟，進(jìn)一步節(jié)約了成本。去除所述第二光刻膠層315的工藝為灰化工藝。由于灰化去除光刻膠的工藝已為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。需要說明的是，在去除第二光刻膠層315之前，還包括:形成位于所述柵介質(zhì)層311a、柵電極層313a兩側(cè)的半導(dǎo)體層303內(nèi)的源區(qū)(未圖示)和漏區(qū)(未圖示)。在本發(fā)明的實(shí)施例中，可向所述半導(dǎo)體層303內(nèi)摻雜N型離子形成源區(qū)和漏區(qū)。需要說明的是，在本發(fā)明的其他實(shí)施例中，后續(xù)還可以形成金屬柵極層來替代所述柵電極層，在此不再贅述。上述步驟完成后，本發(fā)明實(shí)施例射頻傳輸結(jié)構(gòu)的制作完成。由于在非器件區(qū)形成了暴露出半導(dǎo)體襯底表面的開口，后續(xù)在開口內(nèi)形成陷阱富集層，以凍結(jié)半導(dǎo)體襯底內(nèi)誘生的載流子，避免射頻信號損失或產(chǎn)生串?dāng)_。并且，所述陷阱富集層與器件區(qū)的柵電極層在同一工藝步驟中形成，簡化了工藝步驟，節(jié)省了制作成本。另外，利用在開口內(nèi)形成陷阱富集層的方法，替代了現(xiàn)有技術(shù)的具有陷阱富集區(qū)的絕緣體上硅，有效節(jié)約了成本。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，包括: 提供包括器件區(qū)和非器件區(qū)的半導(dǎo)體襯底，覆蓋所述半導(dǎo)體襯底表面的隱埋氧化物層，覆蓋所述隱埋氧化物層表面的半導(dǎo)體層； 形成貫穿所述非器件區(qū)的半導(dǎo)體層和隱埋氧化物層的開口，所述開口暴露出半導(dǎo)體襯底表面； 形成開口后，在所述器件區(qū)的半導(dǎo)體層表面形成柵介質(zhì)層； 形成覆蓋所述柵介質(zhì)層的柵電極層和陷阱富集層，所述陷阱富集層覆蓋所述開口底部的半導(dǎo)體襯底，且所述柵電極層和陷阱富集層在同一工藝步驟中形成。
2.如權(quán)利要求1所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，所述柵電極層和陷阱富集層的形成步驟包括:形成覆蓋所述柵介質(zhì)層、淺溝槽隔離結(jié)構(gòu)、以及開口底部和側(cè)壁的多晶硅薄膜；形成位于所述多晶硅薄膜表面的第二光刻膠層，所述第二光刻膠層定義出所述柵電極層和陷阱富集層；以所述光刻膠層為掩膜，刻蝕所述多晶硅薄膜。
3.如權(quán)利要求2所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，所述多晶硅薄膜的形成工藝為化學(xué)氣相沉積工藝。
4.如權(quán)利要求3所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，形成所述多晶硅薄膜時(shí)的沉積溫度為400攝氏度-600攝氏度，形成的多晶硅薄膜的厚度為1500埃-4000埃。
5.如權(quán)利要求1所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，所述柵電極層的材料為多晶硅，所述陷阱富集層的材料為多晶硅。
6.如權(quán)利要求1所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，所述陷阱富集層的厚度與柵電極層的厚度相同，且大于1500埃。
7.如權(quán)利要求1所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，所述開口的寬度大于柵電極層厚度的2倍。
8.如權(quán)利要求1所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，所述開口的寬度為2微米-30微米。
9.如權(quán)利要求1所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，還包括:形成位于所述非器件區(qū)的半導(dǎo)體層內(nèi)的淺溝槽隔離結(jié)構(gòu)；形成覆蓋所述半導(dǎo)體層表面的犧牲層；形成位于所述犧牲層表面和淺溝槽隔離結(jié)構(gòu)表面的第一光刻膠層，所述第一光刻膠層暴露出非器件區(qū)上方的部分淺溝槽隔離結(jié)構(gòu)；以所述第一光刻膠層為掩膜，刻蝕所述淺溝槽隔離結(jié)構(gòu)和隱埋氧化物層，直至暴露出非器件區(qū)的半導(dǎo)體襯底，形成開口。
10.如權(quán)利要求1所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，所述隱埋氧化物層的材料為氧化硅或氧化鋁，厚度為8000埃-15000埃。
11.如權(quán)利要求1所述的射頻傳輸結(jié)構(gòu)的形成方法，其特征在于，所述半導(dǎo)體層的材料為單晶硅、單晶鍺、硅鍺或II1-1V族化合物，厚度為1000埃-2000埃。
全文摘要
一種射頻傳輸結(jié)構(gòu)的形成方法，包括提供包括器件區(qū)和非器件區(qū)的半導(dǎo)體襯底，覆蓋所述半導(dǎo)體襯底表面的隱埋氧化物層，覆蓋所述隱埋氧化物層表面的半導(dǎo)體層；形成貫穿所述非器件區(qū)的半導(dǎo)體層和隱埋氧化物層的開口，所述開口暴露出半導(dǎo)體襯底表面；形成開口后，在所述器件區(qū)的半導(dǎo)體層表面形成柵介質(zhì)層；形成覆蓋所述柵介質(zhì)層的柵電極層和陷阱富集層，所述陷阱富集層覆蓋所述開口底部的半導(dǎo)體襯底，且所述柵電極層和陷阱富集層在同一工藝步驟中形成。形成的射頻傳輸結(jié)構(gòu)信號傳輸質(zhì)量好，并且制造成本低。
文檔編號H01L21/76GK103151293SQ20131005891
公開日2013年6月12日 申請日期2013年2月25日 優(yōu)先權(quán)日2013年2月25日
發(fā)明者劉張李, 李樂 申請人:上海宏力半導(dǎo)體制造有限公司