專利名稱：一種eeprom存儲(chǔ)陣列結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路器件，尤其涉及一種EEPROM存儲(chǔ)陣列結(jié)構(gòu)及其制造方法。
背景技術(shù)：
電可擦除可編程非易失性存儲(chǔ)器(EEPROM)是非易失性存儲(chǔ)器的一種，它經(jīng)常用在集成電路中，其優(yōu)點(diǎn)是即使在停止供電時(shí)也能夠保存數(shù)據(jù)。如圖1，現(xiàn)有的EEPROM采用多晶硅浮柵存儲(chǔ)電荷，I為襯底，2為遂穿氧化層，3為浮柵，4為漏極，4’為源極，5為層間絕緣層，6為控制柵，7為左右兩個(gè)晶體管之間的場(chǎng)氧區(qū)。EEPROM的結(jié)構(gòu)，是把其上累積電荷的浮柵3設(shè)置在控制柵6和遂穿氧化層2之間。如果在控制柵6和漏極4之間在正方向施加高電壓，則在漏極4周圍產(chǎn)生的高能電子，越過遂穿氧化層2的勢(shì)壘，通過熱載流子注入到浮柵3中。晶體管的閾值電壓隨注入電荷的數(shù)量，記錄數(shù)據(jù)變化。另一方面，如果控制柵6和漏極4之間在方向施加高電壓，則注入到浮柵3的得暗自穿過遂穿氧化層2進(jìn)入襯底I中，擦出在浮柵3中記錄的數(shù)據(jù)。而控制柵6作為浮柵3和源極4’之間的選擇柵。雖然，現(xiàn)有的EEPROM通過位于浮柵3下面的遂穿氧化層2起隧道氧化膜的作用，可使電子通過，而由它記錄和擦出數(shù)據(jù)。然而，電荷通過遂穿氧化層2在襯底I和浮柵3中進(jìn)行遂穿，遂穿方式為F-N遂穿或熱電子遂穿，則對(duì)現(xiàn)有的EEPROM進(jìn)行編程和擦除時(shí)需要大于IlV的較高的電壓，在較高的操作電壓的控制下不斷反復(fù)進(jìn)行編程和擦除動(dòng)作，會(huì)對(duì)遂穿氧化層2產(chǎn)生損傷，降低了遂穿氧化層2的可靠性要求。此外，在現(xiàn)有的EEPROM的存儲(chǔ)單元中，各源極均為橫向設(shè)置，而縱向設(shè)置的各漏極之間無隔離，當(dāng)控制柵6和漏極4施加高電壓時(shí)，各漏極4之間會(huì)通過極間電容而產(chǎn)生耦合現(xiàn)象，耦合現(xiàn)象的出現(xiàn)會(huì)使流過漏極的電流不準(zhǔn)確，從而進(jìn)一步導(dǎo)致讀操作不準(zhǔn)確。另外，在現(xiàn)有的EEPROM的存儲(chǔ)單元中，各源極均為橫向設(shè)置，并在各橫向設(shè)置的源極上設(shè)置一與選擇柵平行的金屬層，金屬層將EEPROM的存儲(chǔ)單元中的源極4’連接?，F(xiàn)有的EEPROM為了編程和擦除，需要提供一高于電源電壓的編程電壓。如一次擦寫數(shù)據(jù)較多或負(fù)載電流較大時(shí)，則選中的存儲(chǔ)單元較多，則選中的各存儲(chǔ)單元中的電流同時(shí)通過此金屬層輸出時(shí)，會(huì)產(chǎn)生很大的壓降，導(dǎo)致讀操作的電流減少，從而影響讀操作的速度，甚至導(dǎo)致讀操作不準(zhǔn)確。綜上所述可知，實(shí)有必要提出改進(jìn)的技術(shù)手段，來解決現(xiàn)有的EEPROM所存在的上述問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種EEPROM存儲(chǔ)陣列結(jié)構(gòu)，以實(shí)現(xiàn)在較低的各信號(hào)的控制下不斷反復(fù)進(jìn)行編程和擦除動(dòng)作時(shí)，降低對(duì)遂穿氧化層的損失，并解決各存儲(chǔ)陣列中的各漏極之間的耦合現(xiàn)象，以及選中的各存儲(chǔ)陣列中的源極輸出產(chǎn)生的壓降問題。
為了解決上述問題，本發(fā)明提供一種EEPROM存儲(chǔ)陣列結(jié)構(gòu)，接收一供電信號(hào)，包括:按行方向和列方向進(jìn)行陣列分布的多個(gè)存儲(chǔ)單元，每個(gè)所述存儲(chǔ)單元包括N阱，位于N阱中的漏極、源極，由下至上依次位于漏極上的漏極浮柵和漏極控制柵，由下至上依次位于源極上的源極浮柵和源極控制柵，以及位于N阱上、漏極浮柵和源極浮柵之間的選擇柵，其中，N阱的底部接通到一阱端；按列方向交替排列的漏極選擇線和源極選擇線，每個(gè)所述漏極選擇線和源極選擇線分別將列方向的每個(gè)所述存儲(chǔ)單元的漏極和源極連接，其中，所述漏極選擇線和源極選擇線分別接通到一漏信號(hào)和一源信號(hào)；按行方向排列的字線選通信號(hào)線，每個(gè)所述字線選通信號(hào)線將行方向的每個(gè)所述存儲(chǔ)單元的選擇柵連接，其中，所述字線選通信號(hào)線接通到一字線選通信號(hào)；按行方向排列的控制柵線，每個(gè)所述控制柵線將行方向的每個(gè)所述存儲(chǔ)單元的漏極控制柵和源極控制柵連接，其中，所述控制柵線接通到一控制柵信號(hào)。進(jìn)一步的,所述供電信號(hào)的電壓范圍為I 5V。進(jìn)一步的，所述漏信號(hào)和源信號(hào)的電壓范圍為-7V 供電信號(hào)，所述阱端的電壓范圍為O 供電信號(hào)，所述字線選通信號(hào)的電壓范圍為(供電信號(hào)-1.5) 8V，所述控制柵信號(hào)的電壓范圍為-7 8V。進(jìn)一步的，通過控制所述漏信號(hào)、源信號(hào)和控制柵信號(hào)的電壓大小，將選中的所述存儲(chǔ)單元執(zhí)行編程操作。進(jìn)一步的，通過控制所述字線選通信號(hào)和控制柵信號(hào)的電壓大小，將選中的同一行方向的所有存儲(chǔ)單元執(zhí)行擦除操作。進(jìn)一步的，執(zhí)行所述編程操作或擦除操作時(shí)，所述阱端的電壓為0V。進(jìn)一步的，通過控制所述源信號(hào)、漏信號(hào)、字線選通信號(hào)和控制柵信號(hào)的電壓大小，將選中的所述存儲(chǔ)單元執(zhí)行讀操作。進(jìn)一步的，執(zhí)行所述讀操作時(shí)，所述阱端為供電信號(hào)。進(jìn)一步的，每個(gè)所述存儲(chǔ)單元還包括金屬孔，每個(gè)所述存儲(chǔ)單元連接的源極選擇線和漏極選擇線分別通過一個(gè)金屬孔與源極和漏極連接，每個(gè)所述金屬孔通過金屬線引出，列方向相鄰的兩個(gè)所述存儲(chǔ)單元的源極選擇線或漏極選擇線共享同一條金屬線。進(jìn)一步的，每個(gè)所述存儲(chǔ)單元還包括一半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成所述N阱。與現(xiàn)有技術(shù)相比，本發(fā)明公開的一種EEPROM存儲(chǔ)陣列結(jié)構(gòu)，包括按行方向和列方向進(jìn)行陣列分布的多個(gè)存儲(chǔ)單元，每個(gè)所述存儲(chǔ)單元包括N阱，位于N阱中的漏極、源極，由下至上依次位于漏極上的漏極浮柵和漏極控制柵，由下至上依次位于源極上的源極浮柵和源極控制柵，以及位于N阱上、漏極浮柵和源極浮柵之間的選擇柵，其中，N阱的底部接通到一阱端；按列方向交替排列的漏極選擇線和源極選擇線，每個(gè)所述漏極選擇線和源極選擇線分別將列方向的每個(gè)所述存儲(chǔ)單元的漏極和源極連接，其中，所述漏極選擇線和源極選擇線分別接通到一漏信號(hào)和一源信號(hào)；按行方向排列的字線選通信號(hào)線，每個(gè)所述字線選通信號(hào)線將行方向的每個(gè)所述存儲(chǔ)單元的選擇柵連接，其中，所述字線選通信號(hào)線接通到一字線選通信號(hào)；按行方向排列的控制柵線，每個(gè)所述控制柵線將行方向的每個(gè)所述存儲(chǔ)單元的漏極控制柵和源極控制柵連接，其中，所述控制柵線接通到一控制柵信號(hào)，由此所述EEPROM存儲(chǔ)陣列結(jié)構(gòu)上施加的各信號(hào)的電壓絕對(duì)值小，其變化范圍為-7V 8V，最大的也就是8V或-7V，不會(huì)出現(xiàn)超過IOV的高電壓，即使本發(fā)明在提供的各信號(hào)的控制下不斷反復(fù)進(jìn)行編程和擦除動(dòng)作時(shí)，也不會(huì)損壞EEPROM存儲(chǔ)陣列結(jié)構(gòu)，具有良好的耐力性能。此外，存儲(chǔ)單元中的結(jié)構(gòu)設(shè)置，使漏極控制柵和源極控制柵增加了與漏極浮柵和源極浮柵相對(duì)面積增加，提高了耦合效果。另外，與同一漏極選擇線連接的漏極分別通過相鄰的與同一源極選擇線連接的源極而隔離，因此，在同一列方向上設(shè)置的漏極和源極彼此隔離，且各信號(hào)的電壓絕對(duì)值比現(xiàn)有技術(shù)的EEPROM需要的操作電壓低時(shí)，各漏極之間會(huì)不產(chǎn)生耦合現(xiàn)象，因此不會(huì)出現(xiàn)流過漏極的電流不準(zhǔn)確的問題，提高了讀操作的準(zhǔn)確性。還有，同一條字線選通信號(hào)線連接的存儲(chǔ)單元的源極分別由各自的源極選擇線引出，在進(jìn)行讀操作時(shí)，選中的各存儲(chǔ)單元中的電流也是通過各自源極選擇線輸出，不會(huì)產(chǎn)生很大的壓降，使讀操作的電流恒定，因此保證讀操作的速度穩(wěn)定和準(zhǔn)確性。以及，本發(fā)明提供的EEPROM存儲(chǔ)陣列結(jié)構(gòu)由于存在存儲(chǔ)單元的結(jié)構(gòu)，可以更好的利用柵致漏極泄漏(GIDL)技術(shù)，在編程時(shí)使用GIDL技術(shù)，使得編程時(shí)編程電流很小，從而實(shí)現(xiàn)低功耗編程低。


圖1為現(xiàn)有技術(shù)常用的EEPROM中的存儲(chǔ)單元的剖面示意圖；圖2為本發(fā)明EEPROM存儲(chǔ)陣列結(jié)構(gòu)較佳實(shí)施例的陣列分布示意圖；圖3為本發(fā)明EEPROM存儲(chǔ)陣列結(jié)構(gòu)中的存儲(chǔ)單元的剖面示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。參見圖2，對(duì)本發(fā)明提供的一種EEPROM存儲(chǔ)陣列結(jié)構(gòu)進(jìn)行詳細(xì)說明。所述EEPROM存儲(chǔ)陣列結(jié)構(gòu)接收一供電信號(hào)(VCC)(圖未示)，所述供電信號(hào)(VCC)的電壓范圍為I 5V，所述EEPROM存儲(chǔ)陣列結(jié)構(gòu)包括:按行方向⑴和列方向⑴進(jìn)行陣列分布的多個(gè)存儲(chǔ)單元(100)，如圖3所示，每個(gè)所述存儲(chǔ)單元(100)包括N阱(N_Well)，位于N阱(N_Well)中的漏極(D)、源極(S)，由下至上依次位于漏極(D)上的漏極浮柵(FG_R)和漏極控制柵(CG_R)，由下至上依次位于源極⑶上的源極浮柵(FG_L)和源極控制柵(CG_L)，以及位于N阱(N_Well)上、漏極浮柵(FG_R)和源極浮柵(FG_L)之間的選擇柵(SG)，其中，N阱(N_Well)的底部接通到一阱端(VI)。進(jìn)一步的，每個(gè)所述存儲(chǔ)單元還包括一半導(dǎo)體襯底(P_Sub)，所述半導(dǎo)體襯底(P_Sub)上形成所述N阱(N_Well)。由于所述存儲(chǔ)單元100中的選擇柵(SG)的兩側(cè)具有所述漏極浮柵(FG_R)和源極浮柵(FG_L)，所述漏極浮柵(FG_R)位于漏極(D)和漏極控制柵(CG_R)之間，所述源極浮柵(FG_L)位于源極(S)和源極控制柵(CG_L)之間，所述漏極控制柵(CG_R)和源極控制柵(CG_L)增加了與漏極浮柵(FG_R)和源極浮柵(FG_L)相對(duì)面積增力口，提高了耦合效果，在本發(fā)明較佳實(shí)施例中，本發(fā)明公開的多個(gè)存儲(chǔ)單元(100)可以為按行方向和列方向進(jìn)行四行五列的陣列分布，但本發(fā)明陣列分布的多個(gè)存儲(chǔ)單元(100)不以此為限；按列方向交替排列的漏極選擇線(BL_R)和源極選擇線(BL_L)，每個(gè)所述漏極選擇線(BL_R)和源極選擇線(BL_L)分別將列方向的每個(gè)所述存儲(chǔ)單元的漏極(D)和源極
(S)連接，其中，所述漏極選擇線(BL_R)和源極選擇線(BL_L)分別接通到一漏信號(hào)(V2)和一源信號(hào)(V3)，由于漏極選擇線(BL_R)和源極選擇線(BL_L)交替排列，因此，與同一漏極選擇線(BL_R)連接的漏極⑶分別通過相鄰的與同一源極選擇線(BL_L)連接的源極(S)而隔離，因此，在同一列方向上設(shè)置的漏極(D)和源極(S)彼此隔離，且各信號(hào)的電壓絕對(duì)值比現(xiàn)有技術(shù)的EEPROM需要的操作電壓低時(shí)，各漏極(D)之間會(huì)不產(chǎn)生耦合現(xiàn)象，因此不會(huì)出現(xiàn)流過漏極的電流不準(zhǔn)確的問題，提高了讀操作(Read)的準(zhǔn)確性；按行方向排列的字線選通信號(hào)線(WL)，每個(gè)所述字線選通信號(hào)線(WL)將行方向的每個(gè)所述存儲(chǔ)單元的選擇柵(SG)連接，其中，所述字線選通信號(hào)線(WL)接通到一字線選通信號(hào)(V4)，同一條字線選通信號(hào)線(WL)連接的存儲(chǔ)單元的源極⑶分別由各自的源極選擇線(BL_L)引出，在進(jìn)行讀操作時(shí)，選中的各存儲(chǔ)單元中的電流也是通過各自源極選擇線(BL_L)輸出，不會(huì)產(chǎn)生很大的壓降，使讀操作的電流恒定，因此保證讀操作的速度穩(wěn)定和準(zhǔn)確性；按行方向排列的控制柵線(CG)，每個(gè)所述控制柵線(CG)將行方向的每個(gè)所述存儲(chǔ)單元的漏極控制柵(CG_R)和源極控制柵(CG_L)連接，其中，所述控制柵線(CG)接通到一控制柵信號(hào)(V5)。進(jìn)一步的，如圖2所示，并參見圖3,每個(gè)所述存儲(chǔ)單元還包括金屬孔(Contact),每個(gè)所述存儲(chǔ)單元連接的源極選擇線(BL_L)和漏極選擇線(BL_R)分別通過一個(gè)金屬孔(Contact)與源極⑶和漏極⑶連接，再用金屬線(metal)連出來,列方向相鄰的兩個(gè)所述存儲(chǔ)單元的源極選擇線(BL_L)或漏極選擇線(BL_R)共享同一條金屬線(Metal)，在本發(fā)明較佳實(shí)施例中，本發(fā)明公開的EEPROM存儲(chǔ)陣列結(jié)構(gòu)上雖然可以如圖2所示進(jìn)行金屬孔(Contact)的設(shè)置，但本發(fā)明EEPROM存儲(chǔ)陣列分布不以此為限。以下將進(jìn)一步分析如何通過控制各信號(hào)的大小，即阱端(Vl)、漏信號(hào)(V2)、源信號(hào)(V3)、字線選通信號(hào)(V4)和控制柵信號(hào)(V5)的電壓大小，實(shí)現(xiàn)本發(fā)明EEPROM存儲(chǔ)陣列結(jié)構(gòu)的編程、擦除和讀操作，請(qǐng)參見表(一):編程操作 當(dāng)行列方向均選中的所述存儲(chǔ)單元執(zhí)行編程操作時(shí)，選中的列方向上的所述存儲(chǔ)單元的漏信號(hào)(V2)和源信號(hào)(V3)均為-7V、同時(shí)選中的行方向上的所述存儲(chǔ)單元的控制柵信號(hào)(V5)為8V時(shí)；當(dāng)行方向未被選中的所述存儲(chǔ)單元不執(zhí)行編程操作時(shí)，選中的列方向上的所述存儲(chǔ)單元的漏信號(hào)(V2)和源信號(hào)(V3)均為-7V、同時(shí)未選中的行方向上的所述存儲(chǔ)單元的控制柵信號(hào)(V5)為OV ；當(dāng)列方向未被選中的所述存儲(chǔ)單元不執(zhí)行編程操作時(shí)，未選中的列方向上的所述存儲(chǔ)單元的漏信號(hào)(V2)和源信號(hào)(V3)均為0V、同時(shí)選中的行方向上的所述存儲(chǔ)單元的控制柵信號(hào)(V5)為8V ；當(dāng)行列方向均未被選中的所述存儲(chǔ)單元不執(zhí)行編程操作時(shí)，未選中的列方向上的所述存儲(chǔ)單元的漏信號(hào)(V2)和源信號(hào)(V3)均為0V、同時(shí)未選中的行方向上的所述存儲(chǔ)單元的控制柵信號(hào)(V5)為0V。在執(zhí)行編程操作時(shí)，字線選通信號(hào)(V4)和阱端(Vl)始終為0V，無需控制。擦除操作當(dāng)同一行方向上選中的所有存儲(chǔ)單元執(zhí)行擦除操作時(shí)，選中的行方向上的所述存儲(chǔ)單元的字線選通信號(hào)(V4)和控制柵信號(hào)(V5)分別為8V和-7V ；當(dāng)同一行方向上選中的所有存儲(chǔ)單元不執(zhí)行擦除操作時(shí)，選中的行方向上的所述存儲(chǔ)單元的字線選通信號(hào)(V4)和控制柵信號(hào)(V5)分別為OV和-7V;在執(zhí)行擦除操作時(shí)，漏信號(hào)(V2)、源信號(hào)(V3)和阱端(Vl)始終為0V，無需控制。讀操作 當(dāng)行列方向均選中的所述存儲(chǔ)單元執(zhí)行讀操作時(shí)，選中的列方向上的所述存儲(chǔ)單元的漏信號(hào)(V2)和源信號(hào)(V3)分別為(供電信號(hào)(VCC)-1)V和供電信號(hào)(VCC)V、同時(shí)選中的行方向上的所述存儲(chǔ)單元的字線選通信號(hào)(V4)和控制柵信號(hào)(V5)分別為(供電信號(hào)(VCC)-L 5) V 和(供電信號(hào)(VCC)-L 2) V;當(dāng)行方向未被選中的所述存儲(chǔ)單元不執(zhí)行讀操作時(shí)，選中的列方向上的所述存儲(chǔ)單元的漏信號(hào)(V2)和源信號(hào)(V3)分別為(供電信號(hào)(VCC)-L 2)V和供電信號(hào)(VCC)V、同時(shí)未選中的行方向上的所述存儲(chǔ)單元的字線選通信號(hào)(V4)和控制柵信號(hào)(V5)均為供電信號(hào)(VCC)V;當(dāng)列方向未被選中的所述存儲(chǔ)單元不執(zhí)行讀操作時(shí)，未選中的列方向上的所述存儲(chǔ)單元的漏信號(hào)(V2)和源信號(hào)(V3)均為供電信號(hào)(VCC)V、同時(shí)選中的行方向上的所述存儲(chǔ)單元的字線選通信號(hào)(V4)和控制柵信號(hào)(V5)分別為(供電信號(hào)(VCC)-L 5)V和(供電信號(hào)(VCC)-L 2) V。當(dāng)行列方向均未被選中的所述存儲(chǔ)單元不執(zhí)行讀操作時(shí)，未選中的列方向上的所述存儲(chǔ)單元的漏信號(hào)(V2)和源信號(hào)(V3)均為供電信號(hào)(VCC)V、同時(shí)未選中的行方向上的所述存儲(chǔ)單元的字線選通信號(hào)(V4)和控制柵信號(hào)(V5)均為供電信號(hào)(VCC) V。在執(zhí)行讀操作時(shí)，阱端(Vl)始終為供電信號(hào)(VCC)V，無需控制。
權(quán)利要求
1.一種EEPROM存儲(chǔ)陣列結(jié)構(gòu)，接收一供電信號(hào)，其特征在于，包括: 按行方向和列方向進(jìn)行陣列分布的多個(gè)存儲(chǔ)單元，每個(gè)所述存儲(chǔ)單元包括N阱，位于N阱中的漏極、源極，由下至上依次位于漏極上的漏極浮柵和漏極控制柵，由下至上依次位于源極上的源極浮柵和源極控制柵，以及位于N阱上、漏極浮柵和源極浮柵之間的選擇柵，其中，N阱的底部接通到一阱端； 按列方向交替排列的漏極選擇線和源極選擇線，每個(gè)所述漏極選擇線和源極選擇線分別將列方向的每個(gè)所述存儲(chǔ)單元的漏極和源極連接，其中，所述漏極選擇線和源極選擇線分別接通到一漏信號(hào)和一源信號(hào)； 按行方向排列的字線選通信號(hào)線，每個(gè)所述字線選通信號(hào)線將行方向的每個(gè)所述存儲(chǔ)單元的選擇柵連接，其中，所述字線選通信號(hào)線接通到一字線選通信號(hào)； 按行方向排列的控制柵線，每個(gè)所述控制柵線將行方向的每個(gè)所述存儲(chǔ)單元的漏極控制柵和源極控制柵連接，其中，所述控制柵線接通到一控制柵信號(hào)。
2.如權(quán)利要求1所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:所述供電信號(hào)的電壓范圍為I 5V。
3.如權(quán)利要求2所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:所述漏信號(hào)和源信號(hào)的電壓范圍為-7V 供電信號(hào)，所述阱端的電壓范圍為O 供電信號(hào)，所述字線選通信號(hào)的電壓范圍為(供電信號(hào)-1.5) 8V，所述控制柵信號(hào)的電壓范圍為-7 8V。
4.如權(quán)利要求3所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:通過控制所述漏信號(hào)、源信號(hào)和控制柵信號(hào)的電壓大小，將選中的所述存儲(chǔ)單元執(zhí)行編程操作。
5.如權(quán)利要求3所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:通過控制所述字線選通信號(hào)和控制柵信號(hào)的電壓大小，將選中的同一行方向的所有存儲(chǔ)單元執(zhí)行擦除操作。
6.如權(quán)利要求4或5所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:執(zhí)行所述編程操作或擦除操作時(shí)，所述阱端的電壓為0V。
7.如權(quán)利要求3所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:通過控制所述源信號(hào)、漏信號(hào)、字線選通信號(hào)和控制柵信號(hào)的電壓大小，將選中的所述存儲(chǔ)單元執(zhí)行讀操作。
8.如權(quán)利要求3所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:執(zhí)行所述讀操作時(shí)，所述阱端為供電信號(hào)。
9.如權(quán)利要求1所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:每個(gè)所述存儲(chǔ)單元還包括金屬孔，每個(gè)所述存儲(chǔ)單元連接的源極選擇線和漏極選擇線分別通過一個(gè)金屬孔與源極和漏極連接，每個(gè)所述金屬孔通過金屬線引出，列方向相鄰的兩個(gè)所述存儲(chǔ)單元的源極選擇線或漏極選擇線共享同一條金屬線。
10.如權(quán)利要求1所述的EEPROM存儲(chǔ)陣列結(jié)構(gòu)，其特征在于:每個(gè)所述存儲(chǔ)單元還包括一半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成所述N阱。
全文摘要
本發(fā)明提供一種EEPROM存儲(chǔ)陣列結(jié)構(gòu)，包括多個(gè)存儲(chǔ)單元，存儲(chǔ)單元包括N阱、漏極、源極、漏極浮柵、漏極控制柵、源極浮柵、源極控制柵和選擇柵，N阱底部接阱端；按列方向交替排列的漏極選擇線和源極選擇線，每個(gè)漏極選擇線和源極選擇線分別將列方向的每個(gè)存儲(chǔ)單元的漏極和源極連接，漏極選擇線和源極選擇線分別接漏信號(hào)和源信號(hào)；按行方向排列的字線選通信號(hào)線，每個(gè)字線選通信號(hào)線將行方向的每個(gè)存儲(chǔ)單元的選擇柵連接，字線選通信號(hào)線接字線選通信號(hào)；按行方向排列的控制柵線，每個(gè)控制柵線將行方向的每個(gè)存儲(chǔ)單元的漏極控制柵和源極控制柵連接，控制柵線接控制柵信號(hào)，以實(shí)現(xiàn)在較低的各信號(hào)下不斷反復(fù)編程和擦除動(dòng)作而不損失陣列結(jié)構(gòu)。
文檔編號(hào)H01L21/8247GK103151356SQ20131006063
公開日2013年6月12日 申請(qǐng)日期2013年2月26日 優(yōu)先權(quán)日2013年2月26日
發(fā)明者胡劍, 楊光軍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司