本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種鰭式場效應(yīng)晶體管的形成方法。

背景技術(shù)：
為了跟上摩爾定律的腳步，人們不得不逐漸縮小金屬氧化物半導(dǎo)體場效應(yīng)晶體管(metaloxidesemiconductorfieldeffecttransistor，簡稱為MOSFET)的特征尺寸。這樣做可以帶來增加芯片密度，提高MOSFET的開關(guān)速度等好處。但隨著晶體管溝道長度的縮短，漏極與源極的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(pinchoff)溝道的難度也越來越大，如此便使亞閥值漏電(Subthresholdleakage)現(xiàn)象，即所謂的短溝道效應(yīng)(short-channeleffects，簡稱為SCE)更容易發(fā)生。由于這樣的原因，平面CMOS晶體管漸漸向三維(3D)鰭式場效應(yīng)晶體管(FinFieldEffectTransistor，簡稱為FinFET)器件結(jié)構(gòu)過渡。在FinFET中，直立在絕緣體上硅(SOI)上的鰭形溝道取代了傳統(tǒng)CMOS晶體管中的平面溝道，柵極形成在鰭形溝道上并環(huán)繞鰭形溝道，能夠提供更為高效的靜電控制能力，進而很好的抑制短溝道效應(yīng)。而且，相對其它器件，三維鰭式場效應(yīng)晶體管具有更好的集成電路生產(chǎn)技術(shù)的兼容性?，F(xiàn)有工藝在形成三維鰭式場效應(yīng)晶體管時，主要包括如下步驟：提供半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上形成鰭部；形成覆蓋鰭部頂部和側(cè)壁以及鰭部兩側(cè)半導(dǎo)體襯底表面的氧化層；在鰭部頂部和側(cè)壁上的氧化層上形成橫跨鰭部頂部和側(cè)壁的偽柵極；在所述偽柵極的側(cè)壁上形成側(cè)墻；在側(cè)墻兩側(cè)的鰭部進行離子摻雜，形成鰭式場效應(yīng)晶體管的源極和漏極；在半導(dǎo)體襯底上以及側(cè)墻兩側(cè)的鰭部上形成層間介質(zhì)層，所述層間介質(zhì)層的上表面與所述偽柵極的上表面齊平；去除所述偽柵極，形成凹槽；在所述凹槽內(nèi)形成金屬柵極。然而，隨著鰭式場效應(yīng)晶體管尺寸的不斷減小，對鰭式場效應(yīng)晶體管閾值電壓的控制變得愈發(fā)困難，尤其是摻雜物質(zhì)的擾動使上述問題更為突出。因此，在鰭式場效應(yīng)晶體管尺寸不斷減小的情況下，如何制作閾值電壓可控制的鰭式場效應(yīng)晶體管成為本領(lǐng)域技術(shù)人員亟待解決的問題之一。更多三維鰭式場效應(yīng)晶體管的技術(shù)請參考公開號為US6800885B1的美國專利申請。

技術(shù)實現(xiàn)要素：
本發(fā)明解決的問題是提供一種鰭式場效應(yīng)晶體管的形成方法，使所形成鰭式場效應(yīng)晶體管的閾值電壓能夠控制，提高所形成鰭式場效應(yīng)晶體管的電學(xué)性能。為解決上述問題，本發(fā)明提供了一種鰭式場效應(yīng)晶體管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有鰭部以及橫跨鰭部頂部和側(cè)壁的偽柵極；在所述偽柵極兩側(cè)的鰭部和半導(dǎo)體襯底上形成層間介質(zhì)層，所述層間介質(zhì)層的上表面與所述偽柵極的上表面齊平；刻蝕所述偽柵極，至鰭部頂部上剩余部分厚度的偽柵極，形成第一凹槽；在所述第一凹槽的側(cè)壁上形成第一側(cè)墻；以第一側(cè)墻為掩模，通過各向異性刻蝕工藝?yán)^續(xù)刻蝕所述偽柵極，至暴露出半導(dǎo)體襯底，形成第二凹槽；對剩余的偽柵極進行氧化處理，形成第二側(cè)墻；在包括第二側(cè)墻的第二凹槽內(nèi)形成金屬柵極?？蛇x的，在所述第一凹槽的側(cè)壁上形成第一側(cè)墻之后，還包括：去除第一凹槽與鰭部延伸方向垂直的一個側(cè)壁上部分或者全部厚度的第一側(cè)墻。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點：在半導(dǎo)體襯底上形成鰭部以及橫跨鰭部頂部和側(cè)壁的偽柵極之后，形成覆蓋鰭部和半導(dǎo)體襯底的層間介質(zhì)層，并刻蝕偽柵極至鰭部頂部剩余部分厚度的偽柵極，形成第一凹槽；接著，在第一凹槽的側(cè)壁上形成第一側(cè)墻，并以第一側(cè)墻為掩模，通過各向異性干法刻蝕工藝?yán)^續(xù)刻蝕偽柵極，至暴露出半導(dǎo)體襯底，形成第二凹槽；然后，對剩余的偽柵極進行氧化處理，形成第二側(cè)墻，在包括第二側(cè)墻的第二凹槽內(nèi)形成金屬柵極。后續(xù)在對金屬柵極兩側(cè)的鰭部進行離子注入，形成源極和漏極時，由于未對位于第一側(cè)墻下方的鰭部進行離子注入，源極和漏極與鰭式場效應(yīng)晶體管的溝道區(qū)域之間存在未進行摻雜的空隙區(qū)，該空隙區(qū)等效于一個電阻，可通過調(diào)節(jié)空隙區(qū)的長度調(diào)節(jié)電阻的大小，進而調(diào)節(jié)源極和漏極與金屬柵極之間的導(dǎo)通電阻，達到調(diào)節(jié)所形成鰭式場效應(yīng)晶體管的閾值電壓的目的。進一步的，在形成第一側(cè)墻之后，還可去除第一凹槽與鰭部延伸方向垂直的一個側(cè)壁上部分或者全部厚度的第一側(cè)墻，使后續(xù)形成于金屬柵極兩側(cè)的空隙區(qū)不對稱，使所形成鰭式場效應(yīng)晶體管的閾值電壓的可調(diào)節(jié)范圍更大。附圖說明圖1～圖18為本發(fā)明鰭式場效應(yīng)晶體管的形成方法一個實施例的示意圖；圖19為本發(fā)明場效應(yīng)晶體管的形成方法又一個實施例的示意圖；圖20為本發(fā)明場效應(yīng)晶體管的形成方法再一個實施例的示意圖。具體實施方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其它不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。正如背景技術(shù)部分所述，隨著鰭式場效應(yīng)晶體管尺寸的不斷減小，現(xiàn)有技術(shù)所形成鰭式場效應(yīng)晶體管的閾值電壓較難控制。針對上述缺陷，本發(fā)明提供了一種鰭式場效應(yīng)晶體管的形成方法，在形成金屬柵極之前，在金屬柵極兩側(cè)的鰭部上方分別形成第二側(cè)墻和位于第二側(cè)墻上方的第一側(cè)墻，在金屬柵極形成之后，形成源極和漏極時，未對位于第一側(cè)墻下方的鰭部進行離子注入，使源極和漏極與鰭式場效應(yīng)晶體管的溝道區(qū)域之間存在未進行摻雜的空隙區(qū)，每個空隙區(qū)等效于一個電阻，可通過調(diào)節(jié)空隙區(qū)的長度調(diào)節(jié)電阻的大小，進而調(diào)節(jié)源極和漏極與金屬柵極之間的導(dǎo)通電阻，從而達到調(diào)節(jié)所形成鰭式場效應(yīng)晶體管的開啟電壓(又稱為“閾值電壓”)的目的。下面結(jié)合附圖進行詳細說明。其中，圖1為包含鰭部和偽柵極的半導(dǎo)體襯底的三維立體圖；圖2和圖3分別為圖1沿AA方向和BB方向的剖視圖；圖4、圖6、圖8、圖10、圖12、圖14和圖16為本發(fā)明鰭式場效應(yīng)晶體管的形成方法所形成的與圖2對應(yīng)的各階段鰭式場效應(yīng)晶體管的剖視圖；圖5、圖7、圖9、圖11、圖13、圖15和圖17為本發(fā)明鰭式場效應(yīng)晶體管的形成方法所形成的與圖3對應(yīng)的各階段鰭式場效應(yīng)晶體管的剖視圖；圖18為圖16和17對應(yīng)的三維立體圖沿圖1中DD方向的剖視圖。圖19和圖20為另兩個實施例所形成鰭式場效應(yīng)晶體管對應(yīng)的三維立體圖沿圖1中DD方向的剖視圖。結(jié)合參考圖1～圖3，提供半導(dǎo)體襯底200a，所述半導(dǎo)體襯底200a上形成有鰭部202a及橫跨鰭部202a頂部和側(cè)壁的偽柵極204a。本實施例中，所述半導(dǎo)體襯底200a的材料為硅、鍺硅或者絕緣體上硅(Silicon-On-Insulator，SOI)。所述鰭部202a的材料為硅或者鍺硅。所述偽柵極204a的材料為多晶硅。所述鰭部202a和偽柵極204a的形成工藝為本領(lǐng)域技術(shù)人員所熟知，在此不做贅述。參考圖4和圖5，在圖2和圖3中偽柵極204a頂部和側(cè)壁、偽柵極204a兩側(cè)鰭部202a的頂部和側(cè)壁以及半導(dǎo)體襯底200a上形成停止層206a。本實施例中，所述停止層206a的材料為氮化硅，形成所述停止層206a的方法可為化學(xué)氣相沉積工藝。所述停止層206a能夠在后續(xù)形成源極和漏極之前作為形成刻蝕圖形時的停止層，避免刻蝕工藝鰭部造成損傷，使所形成源極和漏極的形貌較佳。繼續(xù)參考圖4和圖5，在所述停止層206a上形成層間介質(zhì)層208a，所述層間介質(zhì)層208a的上表面不低于所述偽柵極204a的上表面。本實施例中，所述層間介質(zhì)層208a的材料為低k材料或者超低k材料，其具體形成工藝為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。參考圖6和圖7，對圖4和圖5中層間介質(zhì)層208a和停止層206a進行平坦化工藝，至暴露出所述偽柵極204a的上表面，剩余部分厚度的層間介質(zhì)層208b以及位于偽柵極204a側(cè)壁、偽柵極204a兩側(cè)半導(dǎo)體襯底200a上和鰭部202a上的停止層206b。本實施例中，所述平坦化工藝可為化學(xué)機械研磨工藝。參考圖8和圖9，通過各向異性干法刻蝕工藝刻蝕圖6和圖7中所述偽柵極204a，至鰭部202a頂部上剩余部分厚度的偽柵極204b，形成第一凹槽212。參考圖10和圖11，在圖8和圖9中第一凹槽212側(cè)壁上形成第一側(cè)墻209a和210a。所述第一側(cè)墻209a和210a的材料可為氧化硅或者氮化硅，所述第一側(cè)墻209a和210a的厚度為1nm～20nm，形成第一側(cè)墻209a和210a的方法可參考現(xiàn)有任意一種形成側(cè)墻工藝，其不限制本發(fā)明的保護范圍。本實施例中，所述第一側(cè)墻209a和210a的材料為氧化硅。參考圖12和圖13，去除圖10和圖11中第一凹槽212與鰭部202a延伸方向CC(或者圖1中方向AA)垂直的一個側(cè)壁上部分厚度的第一側(cè)墻210a，形成第一側(cè)墻210b。本實施例中，形成第一側(cè)墻210b可包括如下步驟：在圖10和圖11中第一凹槽212內(nèi)以及第一側(cè)墻209a、第一側(cè)墻210a、停止層206b和層間介質(zhì)層208b上形成光刻膠層(圖未示)；在所述光刻膠層中形成光刻圖形，所述光刻圖形暴露出第一凹槽212與方向CC垂直的一個側(cè)壁上部分厚度的第一側(cè)墻210a；以所述光刻膠層為掩模，沿光刻圖形刻蝕所述第一側(cè)墻210a，形成第一側(cè)墻210b；去除所述光刻膠層。本實施例中，刻蝕所述第一側(cè)墻210a的方法可為干法刻蝕，如各向異性干法刻蝕，其具工藝為本領(lǐng)域技術(shù)人員所熟知，在此不再贅述。在其他實施例中，還可以省略對圖10和圖11中第一側(cè)墻210a進行刻蝕的步驟，使第一凹槽212側(cè)壁上的第一側(cè)墻209a和第二側(cè)墻210a厚度一致；或者，去除圖10和圖11中全部厚度的第一側(cè)墻210a，使圖12和圖13中第一凹槽212與方向CC垂直的一個側(cè)壁上不包含第一側(cè)墻。參考圖14和圖15，以第一側(cè)墻209a和210b為掩模，通過各向異性干法刻蝕工藝?yán)^續(xù)刻蝕所述偽柵極204b，至暴露出半導(dǎo)體襯底200a，剩余位于第一側(cè)墻209a下方的偽柵極204c和位于第一側(cè)墻210b下方的偽柵極204d，形成第二凹槽214。需要說明的時，由于偽柵極204b與半導(dǎo)體襯底200a、鰭部202a的材料不同，可避免在刻蝕所述偽柵極204b過程中對半導(dǎo)體襯底200a和鰭部202a造成損傷，且能夠在暴露出所述半導(dǎo)體襯底200a的同時，使鰭部202a完全暴露。繼續(xù)參考圖14和圖15，對剩余的偽柵極204c和204d進行氧化處理(如氧氣等離子體處理)，分別形成材料為氧化硅的第二側(cè)墻。需要說明的是，在通過氧化處理形成第二側(cè)墻同時，位于第二凹槽214底部鰭部202a和半導(dǎo)體襯底200a表面的硅原子與氧氣等離子體發(fā)生反應(yīng)，在第二凹槽214底部的鰭部202b上和半導(dǎo)體襯底200b上形成氧化層215a。其中，位于鰭部202b上的氧化層215a能夠提高后續(xù)形成的金屬柵極中柵介質(zhì)層與鰭部202b之間的粘附性，提高所形成鰭式場效應(yīng)晶體管的性能。由于所形成鰭式場效應(yīng)晶體管的溝道區(qū)位于后續(xù)形成的金屬柵極下方的鰭部202b，因此，位于半導(dǎo)體襯底200b上氧化層215a的厚度對所形成鰭式場效應(yīng)晶體管的性能不會造成影響。然而，當(dāng)鰭部202b上的氧化層215a較厚時，會導(dǎo)致鰭式場效應(yīng)晶體管的閾值電壓增大。因此，參考圖16和圖17，通過各向異性干法刻蝕工藝對圖14和圖15中的氧化層215a進行刻蝕，至鰭部202b頂部剩余部分厚度的氧化層215b。剩余的氧化層215b的厚度為0.5nm～5nm。需要說明的是，當(dāng)?shù)谝粋?cè)墻209a和210b的材料為氧化硅時，在通過各向異性干法刻蝕工藝對氧化層215a進行刻蝕時，會對第一側(cè)墻209a和210b頂部進行刻蝕，但其對所形成鰭式場效應(yīng)晶體管性能的影響可忽略不計。當(dāng)?shù)谝粋?cè)墻209a和210b的材料為氮化硅時，對氧化層215a的刻蝕工藝不會對第一側(cè)墻209a和210b造成影響。另外，由于層間介質(zhì)層208b和停止層206b的材料與氧化層215a的材料不同，在對氧化層215a進行刻蝕時，刻蝕工藝不會對層間介質(zhì)層208b和停止層206b造成影響。參考圖16和圖17，在第二凹槽214內(nèi)形成金屬柵極。本實施例中，形成金屬柵極包括如下步驟：在第二凹槽214的底部和側(cè)壁上依次形成柵介質(zhì)層216和功函數(shù)層218；在包括柵介質(zhì)層216和功函數(shù)層218的第二凹槽214內(nèi)填充滿金屬層220，所述金屬層220的上表面與所述層間介質(zhì)層208b上表面齊平。本實施例中，所述柵介質(zhì)層216的材料為高k材料，如氧化鉿、氧化鋯、氧化鑭、氧化鋁、氧化鈦、鈦酸鍶、氧化鋁鑭、氧化釔、氮氧化鉿、氮氧化鋯、氮氧化鑭、氮氧化鋁、氮氧化鈦、氮氧化鍶鈦、氮氧化鑭鋁、氮氧化釔中的一種或多種。形成所述柵介質(zhì)層216可為原子層沉積工藝。所述功函數(shù)層218的材料可為氮化硅，用以調(diào)節(jié)所形成鰭式場效應(yīng)晶體管的閾值電壓；形成功函數(shù)層218的方法可為化學(xué)氣相沉積工藝。所述金屬層220的材料可為鎢，形成金屬層220的方法可為物理氣相沉積工藝。本實施例中，在形成金屬層220之后，還包括：形成覆蓋所述層間介質(zhì)層208b、停止層206b、和金屬柵極的掩膜層(圖未示)，所述掩膜層中形成有與金屬柵極兩側(cè)層間介質(zhì)層208b下方鰭部202b正對的掩膜圖形；以所述掩膜層為掩模，沿掩膜圖形刻蝕所述層間介質(zhì)層208b，至暴露出所述鰭部202b，形成刻蝕圖形；以所述掩膜層為掩模，沿刻蝕圖形對所述鰭部202b進行離子注入，形成源極和漏極(圖未示)；去除所述掩膜層。在形成源極和漏極之后，本實施例中，所形成鰭式場效應(yīng)晶體管沿圖1中DD方向的剖視圖如圖18所示。圖18中鰭式場效應(yīng)晶體管溝道長度為L0，由于在形成源極和漏極時，并未對第一側(cè)墻210a和210b進行離子注入，所形成源極和漏極與鰭式場效應(yīng)晶體管的溝道區(qū)域之間存在未進行摻雜的空隙區(qū)222和224，空隙區(qū)222和224在溝道長度方向上的長度分別為L1和L2，且L1大于L2。對于省略對圖10和圖11中第一側(cè)墻210a進行刻蝕的步驟的實施例，所形成鰭式場效應(yīng)晶體管沿圖1中DD方向的剖視圖如圖19所示，空隙區(qū)222和225在溝道長度方向上的長度分別為L1和L3，且L1等于L3。對于去除圖10和圖11中第一凹槽212與方向CC垂直的一個側(cè)壁上全部厚度的第一側(cè)墻210a的實施例，所形成鰭式場效應(yīng)晶體管沿圖1中DD方向的剖視圖如圖20所示，僅在溝道區(qū)域一側(cè)形成空隙區(qū)222?？障秴^(qū)222在溝道長度方向上的長度為L1。在上述實施例中，每個空隙區(qū)可等效于一個電阻，可通過調(diào)節(jié)空隙區(qū)沿溝道長度方向上的長度調(diào)節(jié)電阻的大小，進而調(diào)節(jié)源極或/和漏極與金屬柵極之間的導(dǎo)通電阻，從而達到調(diào)節(jié)所形成鰭式場效應(yīng)晶體管的閾值電壓的目的。而與圖19中鰭式場效應(yīng)晶體管相比，位于圖18和圖20中鰭式場效應(yīng)晶體管溝道區(qū)兩側(cè)的空隙區(qū)在沿溝道長度方向上的長度不同，使所形成鰭式場效應(yīng)晶體管閾值電壓的可調(diào)節(jié)范圍更大。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。