本發(fā)明涉及半導(dǎo)體芯片，特別涉及在其表面形成外部連接用的凸臺(tái)的半導(dǎo)體集成裝置。

背景技術(shù)：
現(xiàn)在，作為不使用金屬線地直接將IC（IntegratedCircuit）或LSI（LargeScaleIntegration）等半導(dǎo)體芯片安裝到襯底上的方法，倒裝片安裝（以下稱(chēng)作“FC安裝”）廣為人知。另外，在FC安裝中使用的半導(dǎo)體芯片，其表面形成作為外部端子的電極焊盤(pán)，在電極焊盤(pán)的表面形成外部連接用的凸臺(tái)電極的結(jié)構(gòu)也廣為人知（例如參照專(zhuān)利文獻(xiàn)1的圖3（B））。在這種半導(dǎo)體芯片中，為了防止伴隨著靜電放電而產(chǎn)生的靜電破壞，在上述電極焊盤(pán)的附近，設(shè)置例如由二極管元件構(gòu)成的靜電保護(hù)電路?？墒?，伴隨著靜電放電，浪涌電壓施加給凸臺(tái)電極時(shí)，二極管元件的正極電極及負(fù)極電極有時(shí)被同時(shí)施加電壓。這時(shí)，因?yàn)殡娏鞑涣魅腱o電保護(hù)電路，所以靜電保護(hù)電路就不進(jìn)行其本來(lái)的動(dòng)作——使電流流過(guò)從而防止靜電破壞，靜電保護(hù)電路本身有可能受到損傷。專(zhuān)利文獻(xiàn)1：日本特開(kāi)2008－135486號(hào)公報(bào)。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的目的在于提供能夠切實(shí)防止靜電破壞的半導(dǎo)體集成裝置。本發(fā)明涉及的半導(dǎo)體集成裝置，是包含主面形成靜電保護(hù)電路的半導(dǎo)體襯底、對(duì)于所述主面而言下表面相對(duì)的金屬焊盤(pán)、和在所述金屬焊盤(pán)的上表面相對(duì)地形成的導(dǎo)電性凸臺(tái)的半導(dǎo)體集成裝置，所述靜電保護(hù)電路包含互相鄰接的第1擴(kuò)散區(qū)域及第2擴(kuò)散區(qū)域，所述第1擴(kuò)散區(qū)域被所述第2擴(kuò)散區(qū)域包圍，在所述導(dǎo)電性凸臺(tái)的與所述金屬焊盤(pán)的相對(duì)面中，在與所述第1擴(kuò)散區(qū)域相對(duì)的范圍內(nèi)，具有與所述金屬焊盤(pán)接觸的突起部。本發(fā)明采用在導(dǎo)電性凸臺(tái)中的與金屬焊盤(pán)的相對(duì)面上，只在與被半導(dǎo)體襯底上形成的第2擴(kuò)散區(qū)域包圍的局部區(qū)域即第1擴(kuò)散區(qū)域相對(duì)的范圍內(nèi)，設(shè)置與金屬焊盤(pán)接觸的突起部的結(jié)構(gòu)。采用這種結(jié)構(gòu)后，伴隨著靜電放電而產(chǎn)生的浪涌電壓施加給導(dǎo)電性凸臺(tái)時(shí)，該浪涌電壓就經(jīng)由金屬焊盤(pán)直接施加給靜電保護(hù)電路的第1擴(kuò)散區(qū)域，并且還經(jīng)由寄生于在半導(dǎo)體襯底的主面形成的電源線（或接地線）和導(dǎo)電性凸臺(tái)之間的寄生電容施加給第2擴(kuò)散區(qū)域。但是，因?yàn)閷?dǎo)電性凸臺(tái)和金屬焊盤(pán)在第2擴(kuò)散區(qū)域的上方成為分離的狀態(tài)，所以上述寄生電容成為電源線（或接地線）及金屬焊盤(pán)之間的第1寄生電容和金屬焊盤(pán)與導(dǎo)電性凸臺(tái)之間的第2寄生電容串聯(lián)的合成電容。由于該合成電容低于上述第1寄生電容，所以與只有第1寄生電容時(shí)相比，經(jīng)由寄生電容施加給第2擴(kuò)散區(qū)域的浪涌電壓降低。這樣，因?yàn)樵陟o電保護(hù)電路的第1及第2擴(kuò)散區(qū)域之間產(chǎn)生電位差，所以例如即使這些第1及第2擴(kuò)散區(qū)域被同時(shí)施加浪涌電壓，靜電保護(hù)電路也可以使伴隨著靜電放電而產(chǎn)生的電流流入電源線（或接地線）后將其消耗掉。因此，依據(jù)本發(fā)明，能夠不帶來(lái)靜電保護(hù)電路本身的破損地切實(shí)防止對(duì)于半導(dǎo)體芯片的內(nèi)部電路而言的靜電破損。附圖說(shuō)明圖1是表示作為半導(dǎo)體集成裝置的半導(dǎo)體芯片1的上表面的俯視圖；圖2是表示半導(dǎo)體芯片1的結(jié)構(gòu)的圖；圖3是表示圖2所示的靜電保護(hù)電路HCa及HCb的等效電路的電路圖；圖4是表示在靜電保護(hù)電路HCa及HCb的上方區(qū)域形成的寄生電容C1及C2的圖；圖5是表示半導(dǎo)體芯片1的變形例的剖面圖；圖6是表示半導(dǎo)體芯片1的其它實(shí)施例的圖；圖7是表示圖2所示的靜電保護(hù)電路HCa及HCb的等效電路的電路圖。具體實(shí)施方式本發(fā)明具備主面形成有包含包圍第1擴(kuò)散區(qū)域（12、14、52、62）的第2擴(kuò)散區(qū)域（13、15、53、54、63、64）的靜電保護(hù)電路（HCa、HCb）的半導(dǎo)體襯底（10）、與該主面相對(duì)的金屬焊盤(pán)（21）、與金屬焊盤(pán)的上表面相對(duì)的導(dǎo)電性凸臺(tái)（20），在導(dǎo)電性凸臺(tái)中的與金屬焊盤(pán)的相對(duì)面上，在與上述第1擴(kuò)散區(qū)域相對(duì)的范圍內(nèi)，設(shè)置與金屬焊盤(pán)接觸的突起部（2a、2b）。實(shí)施例圖1是示出作為半導(dǎo)體集成裝置的半導(dǎo)體芯片1的上表面的俯視圖。如圖1所示，在半導(dǎo)體芯片1的表面，形成作為外部端子的多個(gè)導(dǎo)電性的凸臺(tái)20。圖2（a）是表示圖1所示的W－W線的半導(dǎo)體芯片1的剖面的剖面圖，圖2（b）是表示半導(dǎo)體芯片1的表面上的與凸臺(tái)20對(duì)應(yīng)的區(qū)域的結(jié)構(gòu)的俯視圖。凸臺(tái)20是焊錫或金（Au）等的導(dǎo)電性的板狀電極，其上表面（露到外部的面）成為與安裝襯底或其它芯片的端子接合的接合面。在凸臺(tái)20的下表面，形成如圖2（a）及圖2（b）所示的突起部2a、2b，這些突起部2a、2b的最上表面與板狀的金屬焊盤(pán)21相接。在凸臺(tái)20及金屬焊盤(pán)21之間，形成由氧化膜、氮化膜、聚酰亞胺等絕緣材料構(gòu)成的鈍化膜22。就是說(shuō)，上述突起部2a及2b分別貫通鈍化膜22后與金屬焊盤(pán)21的一個(gè)面抵接。即在凸臺(tái)20中的與金屬焊盤(pán)21的相對(duì)面上，在除去上述突起部2a及2b的區(qū)域和金屬焊盤(pán)21之間，形成作為絕緣膜的鈍化膜22。在金屬焊盤(pán)21的另一個(gè)面和半導(dǎo)體芯片1的表面之間，形成由二氧化硅等構(gòu)成的絕緣層23。在與絕緣層23中的突起部2a、2b的每一個(gè)對(duì)應(yīng)的位置，設(shè)置通孔，將金屬焊盤(pán)21和半導(dǎo)體芯片1的表面電連接的導(dǎo)電部件24a、24b填充或插入各通孔中。在半導(dǎo)體芯片1的表面附近及表面（以下稱(chēng)作“主面”）中的凸臺(tái)20的正下方的區(qū)域，形成用于防止伴隨著靜電放電而出現(xiàn)的靜電破壞的靜電保護(hù)電路HCa及HCb。靜電保護(hù)電路HCa由在p溝道型的半導(dǎo)體襯底10的主面形成的n阱區(qū)域11、在該n阱區(qū)域11內(nèi)形成的p溝道型的擴(kuò)散區(qū)域12及n溝道型的擴(kuò)散區(qū)域13構(gòu)成。擴(kuò)散區(qū)域12在凸臺(tái)20的突起部2a的最上表面的正下方的位置形成，其上表面與導(dǎo)電部件24a抵接。此外，擴(kuò)散區(qū)域12的上表面區(qū)域，如用圖2（b）的虛線所示，比突起部2a的最上表面的大小稍大一點(diǎn)。就是說(shuō)，擴(kuò)散區(qū)域12的上表面區(qū)域的大小及突起部2a的最上表面的大小，被設(shè)定成為從凸臺(tái)20的上表面?zhèn)瘸路接^察突起部2a的最上表面及擴(kuò)散區(qū)域12的上表面區(qū)域時(shí)，用圖2（b）的虛線所示的突起部2a的最上表面被包含在擴(kuò)散區(qū)域12的上表面區(qū)域內(nèi)。擴(kuò)散區(qū)域13如圖2（b）所示，在n阱區(qū)域11的主面形成，以便環(huán)狀地包圍擴(kuò)散區(qū)域12。擴(kuò)散區(qū)域13與在半導(dǎo)體襯底10的主面形成的電源線（未圖示）連接。就是說(shuō)，靜電保護(hù)電路HCa如圖3所示，是其正極端子與凸臺(tái)20連接、負(fù)極端子與供給電源電壓的電源線L1連接的二極管元件。靜電保護(hù)電路HCb由在p溝道型的半導(dǎo)體襯底10的主面形成的n溝道型的擴(kuò)散區(qū)域14及p溝道型的擴(kuò)散區(qū)域15構(gòu)成。擴(kuò)散區(qū)域14在凸臺(tái)20的突起部2b的最上表面的正下方的位置形成，其上表面與導(dǎo)電部件24b抵接。此外，擴(kuò)散區(qū)域14的上表面區(qū)域，如用圖2（b）的虛線所示，比突起部2b的最上表面的大小稍大一點(diǎn)。就是說(shuō)，擴(kuò)散區(qū)域14的上表面區(qū)域的大小及突起部2b的最上表面的大小，被設(shè)定成為從凸臺(tái)20的上表面?zhèn)瘸路接^察突起部2b的最上表面及擴(kuò)散區(qū)域14的上表面區(qū)域時(shí)，用圖2（b）的虛線所示的突起部2b的最上表面被包含在擴(kuò)散區(qū)域14的上表面區(qū)域內(nèi)。擴(kuò)散區(qū)域15如圖2（b）所示，在半導(dǎo)體襯底10的主面形成，以便環(huán)狀地包圍擴(kuò)散區(qū)域14。擴(kuò)散區(qū)域15與在半導(dǎo)體襯底10的主面上形成的接地線（未圖示）連接。就是說(shuō)，靜電保護(hù)電路HCb如圖3的等效電路所示，是負(fù)極端子與凸臺(tái)20連接、正極端子與接地線L2連接的二極管元件。下面，講述利用靜電保護(hù)電路HCa及HCb所進(jìn)行的保護(hù)動(dòng)作。首先，伴隨著靜電放電，凸臺(tái)20被施加浪涌電壓時(shí)，該浪涌電壓經(jīng)過(guò)由凸臺(tái)20的突起部2a、金屬焊盤(pán)21及導(dǎo)電部件24a構(gòu)成的線路或由突起部2b、金屬焊盤(pán)21及導(dǎo)電部件24b構(gòu)成的線路，施加給擴(kuò)散區(qū)域12或14。就是說(shuō)，施加給凸臺(tái)20的浪涌電壓如圖3所示，被施加給作為靜電保護(hù)電路HCa的二極管元件的正極端子或作為靜電保護(hù)電路HCb的二極管元件的負(fù)極端子。這樣，靜電保護(hù)電路HCa或HCb的二極管元件就成為導(dǎo)通狀態(tài)，伴隨著浪涌電壓的電流流入電源線L1或接地線L2后被消耗掉。這樣，因?yàn)榘殡S著浪涌電壓的大電流不流入由半導(dǎo)體芯片1構(gòu)筑的電路網(wǎng)（未圖示），所以能夠使該電路網(wǎng)不會(huì)受到靜電破壞?？墒?，施加給凸臺(tái)20的浪涌電壓有時(shí)不僅施加給靜電保護(hù)電路HCa（HCb）的正極端子（負(fù)極端子），而且還同時(shí)經(jīng)過(guò)由金屬焊盤(pán)21、絕緣層23及電源線L1（接地線L2）產(chǎn)生的寄生電容施加給靜電保護(hù)電路HCa（HCb）的負(fù)極端子（正極端子）。就是說(shuō)，浪涌電壓在經(jīng)由突起部2a或2b直接施加給擴(kuò)散區(qū)域12或14的同時(shí)，還經(jīng)由圖4所示的寄生電容C1施加給擴(kuò)散區(qū)域13或15。這時(shí)，因?yàn)槔擞侩妷罕皇┘咏o作為靜電保護(hù)電路的二極管的兩端，所以電流不流入該二極管，有可能使靜電保護(hù)電路HCa或HCb本身破損。因此，本發(fā)明涉及的半導(dǎo)體集成裝置在凸臺(tái)20的下表面設(shè)置突起部2a及2b，利用突起部2a及2b將凸臺(tái)20和金屬焊盤(pán)21接合起來(lái)，從而如圖4所示，使突起部2a及2b以外的凸臺(tái)20的下表面離開(kāi)金屬焊盤(pán)21的表面的距離只為DQ的量。進(jìn)而，在突起部2a（2b）的最上表面的正下方的區(qū)域，形成充當(dāng)二極管的正極端子（負(fù)極端子）的擴(kuò)散區(qū)域12（14），在除了突起部2a（2b）的正下方區(qū)域的區(qū)域，形成充當(dāng)二極管的負(fù)極端子（正極端子）的擴(kuò)散區(qū)域13（15）。就是說(shuō)，第1擴(kuò)散區(qū)域（12、14）是存在于被第2擴(kuò)散區(qū)域（13、15）包圍的區(qū)域內(nèi)的局部區(qū)域，在導(dǎo)電性凸臺(tái)20與金屬焊盤(pán)21的相對(duì)面中，只在與上述第1擴(kuò)散區(qū)域相對(duì)的范圍內(nèi)，設(shè)置與金屬焊盤(pán)21接觸的突起部（2a、2b）。這樣，在擴(kuò)散區(qū)域13及15各自的上方區(qū)域的寄生電容，如圖4所示，成為寄生于凸臺(tái)20的下表面及金屬焊盤(pán)21之間的寄生電容C2和上述寄生電容C1串聯(lián)的合成電容。由于寄生電容C1及C2的合成電容小于C1，所以伴隨著靜電放電而施加給擴(kuò)散區(qū)域13（15）的浪涌電壓，小于施加給擴(kuò)散區(qū)域12（14）的浪涌電壓。就是說(shuō)，在作為靜電保護(hù)電路HCa（HCb）的二極管的兩端產(chǎn)生電位差。這樣，例如即使伴隨著靜電放電而產(chǎn)生的浪涌電壓施加給作為靜電保護(hù)電路的二極管的兩端，電流也流入該二極管，所以不會(huì)造成靜電保護(hù)電路本身的破損，能夠防止半導(dǎo)體芯片1的內(nèi)部電路的破損。另外，在上述實(shí)施例中，如圖2（a）所示地分別在凸臺(tái)20的突起部2a及2b各自正下方的位置設(shè)置導(dǎo)電部件24a、24b，從而將金屬焊盤(pán)21和擴(kuò)散區(qū)域12（14）電連接。但并不局限于該方法，例如可以用鋁布線等金屬布線圍住絕緣層23及半導(dǎo)體襯底10的表面，電連接金屬焊盤(pán)21和擴(kuò)散區(qū)域12及14。這時(shí)，如圖5所示，成為在絕緣層23內(nèi)不存在通孔及導(dǎo)電部件24a、24b的狀態(tài)。另外，在上述實(shí)施例中，靜電保護(hù)電路HCa、HCb是二極管，但也可以用MOS（MetalOxideSemiconductor）型的晶體管實(shí)現(xiàn)它。圖6（a）及圖6（b）是表示有鑒于此而采用的半導(dǎo)體芯片1的結(jié)構(gòu)的其它一個(gè)例子的圖。此外，圖6（a）是表示圖1所示的W－W線的半導(dǎo)體芯片1的剖面的剖面圖，圖6（b）是表示與半導(dǎo)體芯片1的表面上的凸臺(tái)20對(duì)應(yīng)的區(qū)域的結(jié)構(gòu)的俯視圖。另外，在圖6（a）中，凸臺(tái)20、金屬焊盤(pán)21、鈍化膜22、絕緣層23和圖2（a）所示的元件一樣。在圖6（a）及圖6（b）中，靜電保護(hù)電路HCa由在p溝道型的半導(dǎo)體襯底10的主面上形成的n阱區(qū)域51、在該n阱區(qū)域51內(nèi)形成的p溝道型的擴(kuò)散區(qū)域52～54、在n阱區(qū)域51的表面上形成的柵極氧化膜55及56構(gòu)成。擴(kuò)散區(qū)域52～54在n阱區(qū)域51的主面中并列地形成。柵極氧化膜55與互相鄰接的擴(kuò)散區(qū)域52及53各自的一部分表面抵接，柵極氧化膜56與互相鄰接的擴(kuò)散區(qū)域52及54各自的一部分表面抵接。這時(shí)，擴(kuò)散區(qū)域53、54、柵極氧化膜55及56分別與電源線L1連接，擴(kuò)散區(qū)域52經(jīng)由未圖示的金屬布線與金屬焊盤(pán)21連接。這樣，柵極氧化膜55及56成為p溝道MOS型晶體管的柵極，擴(kuò)散區(qū)域53及54成為源極區(qū)域，擴(kuò)散區(qū)域52成為漏極區(qū)域。此外，作為漏極區(qū)域的擴(kuò)散區(qū)域52，在凸臺(tái)20的突起部2a的最上表面的正下方的位置形成，其上表面區(qū)域的大小如用圖6（b）的虛線所示，比突起部2a的最上表面的大小稍大一點(diǎn)。就是說(shuō)，擴(kuò)散區(qū)域52的上表面區(qū)域的大小及突起部2a的最上表面的大小，被設(shè)定成為從凸臺(tái)20的上表面?zhèn)瘸路接^察突起部2a的最上表面及擴(kuò)散區(qū)域52的上表面區(qū)域時(shí)，用圖6（b）的虛線所示的突起部2a的最上表面被包含在擴(kuò)散區(qū)域52的上表面區(qū)域內(nèi)。靜電保護(hù)電路HCa如圖7的等效電路所示，是其漏極端子與凸臺(tái)20連接、柵極端子及源極端子與供給電源電壓的電源線L1連接的p溝道MOS型的晶體管。另外，在圖6（a）及圖6（b）中，靜電保護(hù)電路HCb由在p溝道型的半導(dǎo)體襯底10的主面內(nèi)形成的n溝道型的擴(kuò)散區(qū)域62～64、柵極氧化膜65及66構(gòu)成。擴(kuò)散區(qū)域62～64在半導(dǎo)體襯底10的主面并列地形成。柵極氧化膜65與互相鄰接的擴(kuò)散區(qū)域62及63各自的一部分表面抵接，柵極氧化膜66與互相鄰接的擴(kuò)散區(qū)域62及64各自的一部分表面抵接。這時(shí)，擴(kuò)散區(qū)域63、64、柵極氧化膜65及66分別與接地線L2連接，擴(kuò)散區(qū)域62經(jīng)由未圖示的金屬布線與金屬焊盤(pán)21連接。這樣，柵極氧化膜65及66成為n溝道MOS型晶體管的柵極，擴(kuò)散區(qū)域63及64成為源極區(qū)域，擴(kuò)散區(qū)域62成為漏極區(qū)域。此外，作為漏極區(qū)域的擴(kuò)散區(qū)域62，在凸臺(tái)20的突起部2b的最上表面的正下方的位置形成，其上表面區(qū)域的大小如用圖6（b）的虛線所示，比突起部2b的最上表面的大小稍大一點(diǎn)。就是說(shuō)，擴(kuò)散區(qū)域62的上表面區(qū)域的大小及突起部2b的最上表面的大小，被設(shè)定成為從凸臺(tái)20的上表面?zhèn)瘸路接^察突起部2b的最上表面及擴(kuò)散區(qū)域62的上表面區(qū)域時(shí)，用圖6（b）的虛線所示的突起部2a的最上表面被包含在擴(kuò)散區(qū)域62的上表面區(qū)域內(nèi)。靜電保護(hù)電路HCb如圖7的等效電路所示，是其漏極端子與凸臺(tái)20連接、柵極端子及源極端子與接地線L2連接的n溝道MOS型的晶體管。因此，對(duì)于具有圖6（a）及圖6（b）所示的結(jié)構(gòu)的半導(dǎo)體芯片1而言，向凸臺(tái)20施加伴隨著靜電放電而產(chǎn)生的浪涌電壓時(shí)，該浪涌電壓就經(jīng)由凸臺(tái)20的突起部2a及金屬焊盤(pán)21或突起部2b及金屬焊盤(pán)21施加給擴(kuò)散區(qū)域52或62。就是說(shuō)，施加給凸臺(tái)20的浪涌電壓如圖7所示，被施加給作為靜電保護(hù)電路HCa的p溝道MOS型晶體管的漏極端子或作為靜電保護(hù)電路HCb的n溝道MOS型晶體管的漏極端子。這樣，靜電保護(hù)電路HCa或HCb就成為導(dǎo)通狀態(tài)，伴隨著浪涌電壓的電流流入電源線L1或接地線L2后被消耗掉。這樣，因?yàn)榘殡S著浪涌電壓的大電流不流入由半導(dǎo)體芯片1構(gòu)筑的電路網(wǎng)（未圖示），所以能夠使該電路網(wǎng)不會(huì)受到靜電破壞?？墒?，施加給凸臺(tái)20的浪涌電壓有時(shí)不僅施加給靜電保護(hù)電路HCa（HCb）的漏極端子，而且還同時(shí)經(jīng)過(guò)由金屬焊盤(pán)21、絕緣層23及電源線L1（接地線L2）產(chǎn)生的寄生電容施加給靜電保護(hù)電路HCa（HCb）的柵極端子及源端子。就是說(shuō)，浪涌電壓在經(jīng)由突起部2a（2b）施加給靜電保護(hù)電路HCa（HCb）的擴(kuò)散區(qū)域52（62）的同時(shí)，還經(jīng)由圖6（a）所示的寄生電容C1施加給柵極氧化膜55（65）及56（66）。這樣，因?yàn)槔擞侩妷罕煌瑫r(shí)施加給作為靜電保護(hù)電路HCa（HCb）的MOS晶體管的所有的端子，所以電流不流入該MOS晶體管，有可能使靜電保護(hù)電路HCa（HCb）本身破損。因此，在具有圖6（a）及圖6（b）所示的結(jié)構(gòu)的半導(dǎo)體芯片1中，利用在凸臺(tái)20的下表面設(shè)置的突起部2a及2b將凸臺(tái)20和金屬焊盤(pán)21接合起來(lái)，從而使突起部2a及2b以外的凸臺(tái)20的下表面如圖6（a）所示離開(kāi)金屬焊盤(pán)21的表面的距離只為DQ的量。進(jìn)而，在突起部2a（2b）的正下方，形成充當(dāng)MOS晶體管的漏極端子的擴(kuò)散區(qū)域52（62），在除了突起部2a（2b）的最上表面的正下方的區(qū)域，形成充當(dāng)MOS晶體管的柵極端子的柵極氧化膜55、56（65、66）。就是說(shuō)，第1擴(kuò)散區(qū)域（52、62）是被第2擴(kuò)散區(qū)域（53、54、63、64）包圍的局部區(qū)域，在導(dǎo)電性凸臺(tái)20的與金屬焊盤(pán)21的相對(duì)面中，只在與上述第1擴(kuò)散區(qū)域相對(duì)的范圍內(nèi)，設(shè)置與金屬焊盤(pán)21接觸的突起部（2a、2b）。這樣，在柵極氧化膜各自上方的區(qū)域中的寄生電容，如圖6（a）所示，成為由金屬焊盤(pán)21、絕緣層23及電源線L1（接地線L2）產(chǎn)生的寄生電容C1和寄生于凸臺(tái)20的下表面及金屬焊盤(pán)21之間的寄生電容C2串聯(lián)的合成電容。由于寄生電容C1及C2的合成電容小于C1，所以伴隨著靜電放電而施加給柵極氧化膜55、56、65或66的浪涌電壓，小于施加給擴(kuò)散區(qū)域52或62的浪涌電壓。這時(shí)，充當(dāng)MOS晶體管的柵極端子的柵極氧化膜55及56（65、66）如圖7所示，與充當(dāng)MOS晶體管的源極端子的擴(kuò)散區(qū)域53、54（63、64）電連接。因此，在作為靜電保護(hù)電路HCa（HCb）的MOS晶體管的漏極端子及源極端子之間產(chǎn)生電位差。這樣，例如即使伴隨著靜電放電而產(chǎn)生的浪涌電壓同時(shí)施加給作為靜電保護(hù)電路的MOS晶體管的柵極端子、漏極端子及源極端子，電流也流入該MOS晶體管，所以不會(huì)造成靜電保護(hù)電路本身的破損，能夠防止半導(dǎo)體芯片1的內(nèi)部電路的破損。綜上所述，本發(fā)明涉及的半導(dǎo)體集成裝置，具備在主面形成有包含包圍作為局部區(qū)域的第1擴(kuò)散區(qū)域（12、14、52、62）的第2擴(kuò)散區(qū)域（13、15、53、54、63、64）的靜電保護(hù)電路HCa、HCb的半導(dǎo)體襯底10、與該主面相對(duì)的金屬焊盤(pán)21、與金屬焊盤(pán)21的上表面相對(duì)的導(dǎo)電性凸臺(tái)20，在導(dǎo)電性凸臺(tái)20中的與金屬焊盤(pán)21的相對(duì)面上，在與上述第1擴(kuò)散區(qū)域相對(duì)的范圍內(nèi)，設(shè)置與金屬焊盤(pán)21接觸的突起部2a、2b。采用該結(jié)構(gòu)后，在第2擴(kuò)散區(qū)域的上方，導(dǎo)電性凸臺(tái)20和金屬焊盤(pán)21成為分離的狀態(tài)。這樣，導(dǎo)電性凸臺(tái)20及金屬焊盤(pán)21之間的寄生電容就成為電源線（或接地線）及金屬焊盤(pán)21之間的第1寄生電容C1和金屬焊盤(pán)21及導(dǎo)電性凸臺(tái)20之間的第2寄生電容串聯(lián)的合成電容。由于該合成電容低于上述第1寄生電容C1，所以與只有第1寄生電容C1時(shí)相比，經(jīng)由寄生電容施加給第2擴(kuò)散區(qū)域的浪涌電壓降低。這樣，因?yàn)樵陟o電保護(hù)電路HCa及HCb的第1及第2擴(kuò)散區(qū)域之間產(chǎn)生電位差，所以例如即使這些第1及第2擴(kuò)散區(qū)域被同時(shí)施加浪涌電壓，靜電保護(hù)電路也可以使伴隨著靜電放電而產(chǎn)生的電流流入電源線（或接地線）后將其消耗掉。因此，依據(jù)本發(fā)明，產(chǎn)生靜電放電時(shí)，也能夠不帶來(lái)靜電保護(hù)電路本身的破損地切實(shí)防止半導(dǎo)體芯片內(nèi)部電路的破損。此外，在上述實(shí)施例中，在凸臺(tái)20和金屬焊盤(pán)21之間設(shè)置由氧化膜、氮化膜、聚酰亞胺等絕緣膜構(gòu)成的鈍化膜22。但也可以不設(shè)置鈍化膜22地使凸臺(tái)20和金屬焊盤(pán)21之間為空間。符號(hào)說(shuō)明1半導(dǎo)體芯片；10半導(dǎo)體襯底；20凸臺(tái)；21金屬焊盤(pán)；HCa、HCb靜電保護(hù)電路。