一種溝槽型igbt結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種溝槽型IGBT結(jié)構(gòu)的制作方法，屬于半導(dǎo)體【技術(shù)領(lǐng)域】。該方法在N-型襯底的上表面開(kāi)出一窗口區(qū)域，在窗口區(qū)域通過(guò)硅的選擇氧化方法生長(zhǎng)氧化層，在窗口區(qū)域的兩側(cè)分別刻蝕一溝槽；在N-型襯底的上表面和溝槽的側(cè)壁均淀積柵氧層，在柵氧層上淀積多晶硅層，刻蝕除兩溝槽內(nèi)和兩溝槽之間以外的多晶硅層，在兩溝槽的外側(cè)分別形成p-基底區(qū)域，在p-基底區(qū)域形成N+注入?yún)^(qū)；在p-基底區(qū)域和所述多晶硅層上沉淀隔離氧化層，刻蝕部分隔離氧化層，形成發(fā)射器的接觸孔。本發(fā)明通過(guò)在硅表面以下生長(zhǎng)氧化層，通過(guò)增加電容介質(zhì)的厚度，減小密勒電容，從而增加了器件的快速反應(yīng)能力。
【專利說(shuō)明】一種溝槽型IGBT結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種溝槽型IGBT結(jié)構(gòu)的制作方法。
【背景技術(shù)】
[0002]IGBT的全稱是Insulate Gate Bipolar Transistor,即絕緣柵雙極晶體管。它兼具M(jìn)OSFET和GTR的多項(xiàng)優(yōu)點(diǎn)，極大的擴(kuò)展了功率半導(dǎo)體器件的應(yīng)用領(lǐng)域。作為新型電力半導(dǎo)體器件的主要代表，IGBT被廣泛用于工業(yè)、信息、新能源、醫(yī)學(xué)、交通、軍事和航空領(lǐng)域。IGBT是目前最重要的功率器件之一.1GBT由于具有輸入阻抗高，通態(tài)壓降低，驅(qū)動(dòng)電路簡(jiǎn)單，安全工作區(qū)寬，電流處理能力強(qiáng)等優(yōu)點(diǎn)，在各種功率開(kāi)關(guān)應(yīng)用中越來(lái)越引起人們的重視。它在電機(jī)控制，中頻開(kāi)關(guān)電源和逆變器、機(jī)器人、空調(diào)以及要求快速低損耗的許多領(lǐng)域有著廣泛應(yīng)用。
[0003]高壓高頻IGBT目前還是設(shè)計(jì)上的一個(gè)難點(diǎn)。為了減小器件本身的功率損耗，希望器件的導(dǎo)通電阻越小越好；同時(shí)為了提高應(yīng)用頻率，IGBT的寄生電容也盡可能的小。耐壓，導(dǎo)通電阻和寄生電容三者的矛盾，要求IGBT各個(gè)結(jié)構(gòu)參數(shù)做盡可能的最優(yōu)化設(shè)計(jì)。溝槽柵型IGBT是IGBT的一個(gè)發(fā)展方向，它采用溝槽柵代替平面柵，改善了器件的導(dǎo)通特性，降低了導(dǎo)通電阻。為了達(dá)到更高的電壓，需要增加N-漂移區(qū)的厚度及電阻率，而這樣勢(shì)必加大器件的導(dǎo)通電阻。為了減小導(dǎo)通電阻，利用電導(dǎo)調(diào)制效應(yīng)，降低有效溝槽的密度，誕生了 dummy溝槽型的結(jié)構(gòu),如圖1所示。
[0004]在上圖1的結(jié)構(gòu)中，左溝槽的左邊和右溝槽的右邊為有效溝道，兩個(gè)溝槽之間即所謂的du_y區(qū)域。兩個(gè)溝槽通過(guò)多晶硅條連接在一起。多晶硅接?xùn)艠O電源，多晶硅以其下的柵氧化層(gate oxide)為介質(zhì),與collector端形成密勒電容Cgd。密勒電容Cgd將會(huì)貢獻(xiàn)給輸入電容Ciss,過(guò)大的輸入電容會(huì)導(dǎo)致器件響應(yīng)速度變慢。在du_y溝槽型結(jié)構(gòu)中，du_y的區(qū)域所占比例越多，則導(dǎo)通壓降越小，同時(shí)意味著連接兩個(gè)溝槽的多晶硅柵所占面積越大，則密勒電容Cgd則會(huì)越大。
[0005]參見(jiàn)圖2，Cgd為介質(zhì)層電容，由多晶硅柵和N-drift襯底作為兩個(gè)極板，以柵氧化層作為介質(zhì)構(gòu)成。包括結(jié)構(gòu)圖之中Cgdl與Cgd2兩部分。這兩個(gè)電容的大小主要取決于介質(zhì)層的厚度；源漏之間的電容Cds是一個(gè)PN結(jié)電容，它的大小是由耗盡層寬度來(lái)決定的，也就是說(shuō)是由器件在源漏之間所加的電壓Vds所決定的。因此，IGBT器件中所有的電容有:輸入電容(Input capacitance) Ciss=Cgd+Cgs,輸出電容(Outputcapacitance)Coss=Cgd+Cds,反饋電容(Reverse transfer capacitance)Crss=Cgd,其中，Cgs=C0+CN++CP，Cgd=CgdI+Cgd2。實(shí)際中用輸入電容Ciss，輸出電容Coss和反饋電容Crss來(lái)作為衡量IGBT器件頻率特性的參數(shù)，它們并不是一個(gè)定值，而是隨著其外部施加給器件本身的電壓變化的.設(shè)計(jì)一個(gè)高壓功率IGBT時(shí)，為了提高器件的頻率特性，需要降低IGBT的電容.但是降低電容參數(shù)的時(shí)候，導(dǎo)通電阻Rdson會(huì)隨之增大.電容和導(dǎo)通電阻是兩個(gè)矛盾的參數(shù)，需要在設(shè)計(jì)上互相協(xié)調(diào)，得到一個(gè)優(yōu)化的結(jié)果。
[0006]另外，也可以把IGBT的電容Cgd近似的看作平板電容，根據(jù)基本的平板電容的如式(I)所示:
[0007]C=E*(α/d) （1）[0008]式中E代表平板電容中的介質(zhì)的介電常數(shù)，a代表平板的面積，d代表平板的間距.從IGBT的結(jié)構(gòu)參數(shù)上來(lái)看，d的大小代表柵氧層厚度，且當(dāng)器件溝道總寬度W—定時(shí)，a的大小由溝道長(zhǎng)度L決定，要使C越小，則應(yīng)該增大d的值或者減小a的值.也就是說(shuō)為了減小電容，應(yīng)該盡可能的減小溝道的長(zhǎng)度并增大柵氧的厚度?？梢?jiàn)，要減小密勒電容Cgd，勢(shì)必要增大氧化層的厚度。因?yàn)槠骷拈撝蹬c柵氧厚度成正比，要保證器件的閾值在一個(gè)合理的范圍內(nèi)，溝槽之中的柵氧不能做得太厚，因而Cgdl沒(méi)有太大的改進(jìn)空間。而Cgd2則可以通過(guò)增加其下的氧化層厚度，從而有效降低輸入電容Ciss。
[0009]現(xiàn)有一般的IGBT結(jié)構(gòu)的制作方法是在硅片表面淀積氧化層，增加?xùn)叛鹾穸龋梢杂行Ы档虲gd2，但這種方法改善有限，因?yàn)槿绻趸瘜犹?，?huì)導(dǎo)致多晶硅及金屬等層次垂直高度差過(guò)大，容易造成材料斷裂等問(wèn)題。

【發(fā)明內(nèi)容】

[0010]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種溝槽型IGBT結(jié)構(gòu)的制作方法，解決了現(xiàn)有技術(shù)中氧化層太厚，會(huì)導(dǎo)致多晶硅及金屬等層次垂直高度差過(guò)大，容易造成材料斷裂的技術(shù)問(wèn)題。
[0011]為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種溝槽型IGBT結(jié)構(gòu)的制作方法，包括如下步驟:
[0012]在N-型襯底的上表面開(kāi)出一窗口區(qū)域，在所述窗口區(qū)域通過(guò)硅的選擇氧化方法生長(zhǎng)氧化層，在所述窗口區(qū)域的兩側(cè)分別刻蝕一溝槽；
[0013]在所述N-型襯底的上表面和所述溝槽的側(cè)壁均淀積柵氧層，在所述柵氧層上淀積多晶硅層，刻蝕除兩所述溝槽內(nèi)和兩所述溝槽之間以外的多晶硅層，在兩所述溝槽的外側(cè)分別形成P-基底區(qū)域，在所述P-基底區(qū)域形成N+注入?yún)^(qū)；
[0014]在所述P-基底區(qū)域和所述多晶硅層上沉淀隔離氧化層，刻蝕部分所述隔離氧化層，形成發(fā)射器的接觸孔；在所述N-型襯底的正面淀積金屬層，形成發(fā)射器的電極，在所述金屬層上淀積鈍化層；
[0015]在所述N-型襯底的背面形成N-緩沖層，在所述N-緩沖層上形成P+集電區(qū)，在所述N-型襯底的底部，采用淀積方法，生長(zhǎng)背面金屬。
[0016]進(jìn)一步地，所述氧化層的厚度與所述溝槽的深度相同。
[0017]進(jìn)一步地,所述氧化層的厚度為6um或8um。
[0018]進(jìn)一步地，所述柵氧層的厚度為1000埃。
[0019]進(jìn)一步地，所述金屬層的金屬為Al。
[0020]進(jìn)一步地，所述鈍化層的材料為SiN。
[0021]本發(fā)明提供的一種溝槽型IGBT結(jié)構(gòu)的制作方法，通過(guò)在硅表面以下生長(zhǎng)氧化層，通過(guò)增加電容介質(zhì)的厚度，減小密勒電容，從而增加了器件的快速反應(yīng)能力。
【專利附圖】

【附圖說(shuō)明】[0022]圖1為現(xiàn)有技術(shù)提供的一種溝槽型IGBT結(jié)構(gòu)示意圖；
[0023]圖2為圖1所示的溝槽型IGBT結(jié)構(gòu)的電路圖；
[0024]圖3-圖18為本發(fā)明實(shí)施例提供的溝槽型IGBT結(jié)構(gòu)制作過(guò)程示意圖。
【具體實(shí)施方式】
[0025]參見(jiàn)圖3-圖18，本發(fā)明實(shí)施例提供了一種溝槽型IGBT結(jié)構(gòu)的制作方法，包括如下步驟:
[0026]步驟101:襯底制備，選擇N-型襯底2 ;其中，在N-型襯底2的上端的兩側(cè)為光刻膠I ;
[0027]步驟102:使用第一塊光刻掩膜版，使用干法腐蝕在N-型襯底2的上表面腐蝕掉部分硅料，開(kāi)出一窗口區(qū)域，之后移除光刻膠；
[0028]步驟103:使用第二塊光刻掩膜版，在該窗口區(qū)域通過(guò)硅的選擇氧化方法生長(zhǎng)氧化層3，使用第二塊光刻掩膜版，在該窗口區(qū)域的兩側(cè)分別刻蝕一溝槽4 ;在本發(fā)明實(shí)施例中，氧化層的厚度可以為6um或8um，但也可以不僅限于這個(gè)厚度，其中，氧化層3的厚度可以與溝槽4的深度相同；
[0029]步驟104:在N-型襯底的上表面和溝槽4的側(cè)壁均淀積一層?xùn)叛鯇? ;其中，該柵氧層的厚度約1000埃；
[0030]步驟105:在柵氧層5淀積多晶硅層6，使用第三塊光刻掩膜版，只保留兩溝槽4內(nèi)和兩溝槽4之間的多晶硅層6，其余地方的多晶硅層6刻蝕掉；
[0031]步驟106:不使用光刻掩膜版，向N-型襯底的上表面注入B離子，在兩溝槽的外側(cè)分別形成P-基底區(qū)域7;
[0032]步驟107:使用第四塊光刻掩膜版，在光刻掩膜版的開(kāi)口區(qū)域分兩次注入As與P兩種元素，形成N+注入?yún)^(qū)8，作為IGBT器件的發(fā)射器，隨后移除光刻掩膜版；
[0033]步驟108:在P-基底區(qū)域和多晶硅層上沉淀隔離氧化層9 ；
[0034]步驟109:使用第五塊光刻掩膜版，在第五塊光刻掩膜版的開(kāi)口區(qū)域刻蝕掉隔離氧化層9，作為發(fā)射器的接觸孔，在沒(méi)有光刻膠的區(qū)域，隔離氧化層會(huì)被腐蝕掉，N型襯底I暴露出來(lái)；
[0035]步驟110:在N-型襯底的正面淀積金屬層10 ;其中，金屬層的金屬為Al，形成發(fā)射器的電極；
[0036]步驟111:在金屬層10上淀積鈍化層11 ;其中，鈍化層的材料為SiN ;使用第六塊光刻掩膜板，在鈍化層11上開(kāi)出窗口，金屬層10暴露出來(lái)；
[0037]步驟112:將N-型襯底進(jìn)行翻轉(zhuǎn)，在N-型襯底的背面注入P離子，形成N-緩沖層12，也就是形成該IGBT的FS層；
[0038]步驟113:在N-緩沖層12上注入B離子，形成P+集電區(qū)13 ；
[0039]步驟114:在N-型襯底底部，采用淀積方法，生長(zhǎng)背金系統(tǒng)，該背金系統(tǒng)的金屬層從上到下依次由Al、T1、Ni和Ag金屬組成，形成背金區(qū)域14，背金系統(tǒng)與P+集電區(qū)形成歐姆接觸，引出IGBT器件的漏極電位。
[0040]而密勒電容的構(gòu)成如下公式(2)所示:
【權(quán)利要求】
1.一種溝槽型IGBT結(jié)構(gòu)的制作方法，其特征在于，包括如下步驟: 在N-型襯底的上表面開(kāi)出一窗口區(qū)域，在所述窗口區(qū)域通過(guò)硅的選擇氧化方法生長(zhǎng)氧化層，在所述窗口區(qū)域的兩側(cè)分別刻蝕一溝槽； 在所述N-型襯底的上表面和所述溝槽的側(cè)壁均淀積柵氧層，在所述柵氧層上淀積多晶硅層，刻蝕除兩所述溝槽內(nèi)和兩所述溝槽之間以外的多晶硅層，在兩所述溝槽的外側(cè)分別形成P-基底區(qū)域，在所述P-基底區(qū)域形成N+注入?yún)^(qū)； 在所述P-基底區(qū)域和所述多晶硅層上沉淀隔離氧化層，刻蝕部分所述隔離氧化層，形成發(fā)射器的接觸孔；在所述N-型襯底的正面淀積金屬層，形成發(fā)射器的電極，在所述金屬層上淀積鈍化層； 在所述N-型襯底的背面形成N-緩沖層，在所述N-緩沖層上形成P+集電區(qū)；在所述N-型襯底的底部，采用淀積方法，生長(zhǎng)背面金屬。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述氧化層的厚度與所述溝槽的深度相同。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述氧化層的厚度為6um或Sum。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵氧層的厚度為1000埃。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述金屬層的金屬為Al。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述鈍化層的材料為SiN。
【文檔編號(hào)】H01L21/331GK103839802SQ201310085577
【公開(kāi)日】2014年6月4日 申請(qǐng)日期:2013年3月18日 優(yōu)先權(quán)日:2012年11月23日
【發(fā)明者】趙佳, 朱陽(yáng)軍, 胡愛(ài)斌, 盧爍今 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所, 上海聯(lián)星電子有限公司, 江蘇中科君芯科技有限公司