一種終端與有源區(qū)形成弱電連接的結構及其設計方法
【專利摘要】本發(fā)明提供了一種終端與有源區(qū)形成弱電連接的結構，包括襯底結構、場限環(huán)結構、鈍化層、基區(qū)結構、發(fā)射區(qū)結構、多晶硅柵結構、覆蓋有源區(qū)的金屬電極、通過氧化層開孔與主結和第一級場限環(huán)連接的金屬電極、及與多晶硅柵結構連接的柵極電極，本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結構，是在傳統終端結構的形成終端鈍化層的基礎上，在終端主結和第一級場限環(huán)之間刻蝕鈍化層形成金屬接觸窗口，使得該位置與有源區(qū)的金屬形成電學連接。本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結構，可以防止高壓器件在動態(tài)過程中發(fā)生閂鎖，同時可以保證器件在有源區(qū)和終端區(qū)的可靠性，降低器件在HTRB過程中的漏電流。
【專利說明】一種終端與有源區(qū)形成弱電連接的結構及其設計方法
【技術領域】
[0001]本發(fā)明涉及半導體器件的終端結構，特別涉及一種終端與有源區(qū)形成弱電連接的結構及其設計方法。
【背景技術】
[0002]絕緣柵雙極晶體管IGBT (Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET柵極電壓控制特性和雙極型晶體管低導通電阻特性于一身，改善了器件耐壓和導通電阻相互牽制的情況，具有高電壓、大電流、高頻率、功率集成密度高、輸入阻抗大、導通電阻小、開關損耗低等優(yōu)點。在變頻家電、工業(yè)控制、電動及混合動力汽車、新能源、智能電網等諸多領域獲得了廣泛的應用空間。IGBT終端是圍繞器件有源區(qū)外圍的保護結構。優(yōu)良的終端保護結構是功率器件(諸如功率二極管、功率MOS管、IGBT等)實現預定耐壓的重要保障。在主結邊緣處設鉻延伸結構，將主結耗盡區(qū)向外展寬，降低內部電場強度提高擊穿電壓，用于平面工藝，如場板(FP)、阻性場板(SIP0S)、場限環(huán)(FGR)、結終端延伸(JTE)、橫向變摻雜(VLD)、RESURF 等。
[0003]圖1所示的是IGBT芯片終端和最靠近IGBT終端的有源區(qū)最外延的一圈元包的結構示意圖。101為襯底結構，102為背面集電極，其摻雜類型與襯底區(qū)相反，103為IGBT元包的基區(qū)其摻雜類型與襯底區(qū)的相反，104為IGBT元包的發(fā)射極，其摻雜類型與襯底區(qū)的相同，105為IGBT芯片場限環(huán)終端的場限環(huán)，其摻雜類型與襯底相反，106為覆蓋終端區(qū)域的氧化層或稱為鈍化層，107為連接背面集電極的金屬電極，108為連接正面發(fā)射極的金屬電極。
[0004]以N型溝道的IGBT元包為例，圖2為其所示的等效結構圖。IGBT在集電極與發(fā)射極之間有一個寄生NPNP晶閘管，可以等效成NPN晶體管和PNP晶體管組成的正反饋電路，其等效電路如下:當N+層與P型層接觸面上存在橫向流動的空穴電流時，NPN晶閘管就很容易導通；NPN晶體管導通時，NPN管和PNP管會形成一個互相反饋的回路，使集電極與發(fā)射極之間的電流增加；最終導致柵極對器件電流的控制能力下降甚至消失，通常還會引起器件擊穿問題。這種晶閘管導通現象被稱為IGBT閂鎖，這一特殊現象嚴重地限制了 IGBT的安全工作區(qū)。
[0005]仙童的專利US7276405-B2，其版圖設計圖3所示，其中圖4是a-a’的截面示意圖，圖5是b-b’的截面示意圖。該專利的核心部分是通過改進版圖中間位鉻的布局在主結形成金屬接觸孔，如圖3中所示的123，該位鉻與源金屬連接，形成了一個電流泄放的通路。同時，在主結遠離有源區(qū)的位鉻形成一個金屬場板即圖3和圖4中的11 Ia部分。在整個芯片版圖的拐角位鉻，在主結靠近有源區(qū)最外沿的位鉻形成一個電流的泄放通路；但該電流泄放通路由于太靠近有源區(qū)最外沿的元包，因此該技術方案對提高器件在過渡區(qū)的抗動態(tài)閂鎖能力的改善作用不是特別的強烈，器件仍然存在一定的動態(tài)閂鎖風險；同時器件處于截止狀態(tài)由于漏電流引起的熱電正反饋過程在這個位鉻也沒有得到明顯的改善。
【發(fā)明內容】

[0006]本發(fā)明所要解決的技術問題是提供一種與有源區(qū)形成弱電連接、可以防止高壓器件在動態(tài)過程中發(fā)生閂鎖的終端及其設計方法。
[0007]為解決上述技術問題，本發(fā)明提供了一種終端與有源區(qū)形成弱電連接的結構，包括襯底結構、與主結同步形成的摻雜類型與襯底相反的場限環(huán)結構、覆蓋終端的鈍化層、與襯底摻雜類型相反的基區(qū)結構、與襯底摻雜類型相同的發(fā)射區(qū)結構、在過渡區(qū)充當柵極總線(gatebus)的多晶硅柵結構、覆蓋有源區(qū)的金屬電極、通過鈍化層開孔與主結和第一級場限環(huán)連接的電極、及與多晶硅柵結構連接的柵極電極。
[0008]進一步地，所述主結的摻雜類型與所述襯底結構的摻雜類型相反。
[0009]進一步地，所述通過鈍化層開孔與主結和第一級場限環(huán)連接的電極與所述覆蓋有源區(qū)的金屬電極相連。
[0010]進一步地，所述覆蓋有源區(qū)的金屬電極、通過鈍化層開孔與主結和第一級場限環(huán)連接的電極和與多晶硅柵結構連接的柵極電極同時形成，三者通過刻蝕金屬進行電學隔離。
[0011]本發(fā)明還提供了一種終端與有源區(qū)形成弱電連接的結構的設計方法，包括:
[0012]在襯底區(qū)域覆蓋一層充當注入掩蔽層的氧化層，在氧化層上刻蝕主結和場限環(huán)結構的注入窗口；
[0013]通過氧化層上的注入窗口在襯底區(qū)域表面形成主結和場限環(huán)結構；
[0014]在襯底表面生長一層較厚的場氧化層；
[0015]刻蝕掉有源區(qū)的場氧化層，在有源區(qū)襯底表面生長柵氧化層和多晶硅柵結構，刻蝕掉有源區(qū)和終端區(qū)的柵氧化層和多晶硅，并進一步通過離子注入和退火在有源區(qū)形成基區(qū)結構；
[0016]生長充當掩蔽層的氧化層，進一步刻蝕形成發(fā)射極注入窗口，并進一步通過離子注入和退火形成發(fā)射區(qū)結構；
[0017]在芯片表面覆蓋鈍化層；
[0018]刻蝕掉元包區(qū)發(fā)射極表面的鈍化層以及終端區(qū)主結和第一級場限環(huán)之間的鈍化層；
[0019]刻蝕掉包圍有源區(qū)一圈柵極總線(gatebus)中多晶硅上方的部分鈍化層；
[0020]在芯片表面淀積一層金屬層；
[0021]刻蝕掉不需要的金屬，形成有源區(qū)的金屬電極、與多晶硅柵結構連接的柵極電極，并在芯片的拐角位鉻形成與主結和第一級場限環(huán)連接的電極。
[0022]本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結構，可以防止高壓器件在動態(tài)過程中發(fā)生閂鎖，同時可以保證器件在有源區(qū)和終端區(qū)的可靠性，降低器件在HTRB過程中的漏電流。
【專利附圖】

【附圖說明】
[0023]圖1為現有IGBT芯片終端和最靠近IGBT終端的有源區(qū)的最外沿的一圈元包的結構示意圖。
[0024]圖2為現有IGBT芯片終端和最靠近IGBT終端的有源區(qū)的最外沿的一圈元包的結構的等效結構圖。
[0025]圖3為仙童專利US7276405-B2的版圖設計圖。
[0026]圖4為仙童專利US7276405-B2的版圖設計圖的a_a’的截面示意圖。
[0027]圖5為仙童專利US7276405-B2的版圖設計圖的b_b’的截面示意圖。
[0028]圖6為本發(fā)明實施例提供的在襯底的氧化層上刻蝕有主結和場限環(huán)注入窗口的結構示意圖。
[0029]圖7為本發(fā)明實施例提供的在襯底上形成有主結和場限環(huán)的結構示意圖。
[0030]圖8為本發(fā)明實施例提供的在襯底表面生長有一層較厚場氧化層的結構示意圖。
[0031]圖9為本發(fā)明實施例提供的在有源區(qū)部分利用柵極多晶硅的窗口，自對準形成基區(qū)結構的結構示意圖。
[0032]圖10為本發(fā)明實施例提供的在襯底表面形成發(fā)射區(qū)結構的結構示意圖。
[0033]圖11為本發(fā)明實施例提供的在芯片表面覆蓋鈍化層的結構示意圖。
[0034]圖12為本發(fā)明實施例提供的刻蝕掉有源區(qū)發(fā)射極位鉻的鈍化層以及芯片拐角位鉻主結與第一級場限環(huán)之間的鈍化層的結構示意圖。
[0035]圖13為本發(fā)明實施例提供的在芯片表面淀積金屬層的結構示意圖。
[0036]圖14為本發(fā)明實施例提供的與有源區(qū)形成弱電連接的終端的結構示意圖。
【具體實施方式】
[0037]參見圖1，本發(fā)明實施例提供的一種與有源區(qū)形成弱電連接的終端，包括功率器件的襯底結構1、終端結構中的主結2a、與主結2a同步形成的場限環(huán)結構2、覆蓋終端的鈍化層或氧化層3、靠近終端的第一圈有源區(qū)元包的基區(qū)結構4、靠近終端的第一圈有源區(qū)元包的發(fā)射區(qū)結構5、在過渡區(qū)充當柵極總線(gatebus)的多晶硅柵結構6、覆蓋有源區(qū)的金屬電極7、與主結和第一級場限環(huán)連接的金屬電極7a、及與多晶硅柵結構6連接的柵極電極8。
[0038]其中，襯底結構I為第一種摻雜類型，為單晶硅襯底或外延結構；主結2a的摻雜類型與襯底結構I相反為第二種摻雜類型；基區(qū)結構4的摻雜類型與襯底結構I相反為第二種摻雜類型；發(fā)射區(qū)結構5的摻雜類型與襯底結構I相同為第一種摻雜類型；多晶娃柵結構6在有源區(qū)為柵多晶硅，在有源區(qū)與終端的過渡區(qū)為柵極總線(gatebus)。
[0039]本發(fā)明實施例提供的一種與有源區(qū)形成弱電連接的終端的設計方法如下:
[0040]參見圖6，在襯底結構I上覆蓋一層氧化層I ’，充當注入的掩蔽層，通過光刻膠2’，在氧化層上刻蝕主結2a和場限環(huán)結構2的注入窗口 3’和注入窗口 4’ ；
[0041]參見圖7，通過上述的氧化層I’掩蔽層的注入窗口 3’和注入窗口 4’，通過離子注入或者擴散的方法在襯底結構I表面形成摻雜類型與襯底結構I相反的阱，該結構分別可以充當主結2a和場限環(huán)2;
[0042]參見圖8，在襯底結構I表面生長一層較厚的場氧化層3 ；
[0043]刻蝕掉有源區(qū)的場氧化層3，并進一步在有源區(qū)的襯底I表面生長柵氧化層和多晶硅6 ;刻蝕掉有源區(qū)部分和終端區(qū)的柵氧化層，在有源區(qū)部分通過刻蝕掉的柵氧化層和多晶硅窗口形成有源區(qū)的基區(qū)結構4，其摻雜類型與襯底結構I相反，在有源區(qū)和終端區(qū)域過渡的區(qū)域形成器件的柵極總線(gatebus)區(qū)域，也即圖9所示的臺階結構；
[0044]再次生長掩蔽氧化3,并刻蝕特定的窗口以形成發(fā)射極結構5，發(fā)射極結構5的摻雜類型與襯底結構I相同，并且其摻雜濃度遠大于襯底結構I的摻雜濃度，最終形成的結構見圖10所示；
[0045]參見圖11，再次在芯片表面覆蓋一層厚的鈍化層結構3 ；
[0046]在圖，11所示結構的基礎上，刻蝕掉有源區(qū)發(fā)射極5位鉻的鈍化層3以及終端區(qū)主結2a和第一級場限環(huán)2之間的鈍化層和氧化層3，形成的結構如圖12所示；
[0047]在圖12所示結構的基礎上，在芯片表面淀積一層金屬層5’，形成的結構參見圖13 ；
[0048]在圖13所形成的結構基礎上，刻蝕掉不需要的金屬，形成有源區(qū)的源金屬電極7，柵極電極8，以及與主結2a和第一級場限環(huán)2中間區(qū)域相連接的電極7a，該電極7a與有源區(qū)的源金屬電極7存在電連接，得到如圖14所示的與有源區(qū)形成弱電連接的終端結構。
[0049]本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結構，提供了 一個終端位鉻的電流泄放通路。在器件開通和關斷過程中，也即在器件的動態(tài)過程中，電流不再通過如圖1所示的箭頭標注的電流，流向有源區(qū)的第一圈元包，而是通過本發(fā)明所述的電連接形成的電流泄放通路流過，避免了在靠近終端區(qū)的元包區(qū)發(fā)生閂鎖和由于閂鎖造成的失效。
[0050]本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結構，提供了 一個終端位鉻的電流泄放通路，在器件在截止狀態(tài)所形成的漏電流電流不再通過如圖1所示的箭頭標注的電流，流向有源區(qū)的第一圈元包，而是通過本發(fā)明所述的電連接形成的電流泄放通路流過，形成有源區(qū)第一圈元包由于熱電正反饋所導致器件的失效，提高了器件通過HTRB的比例。
[0051]最后所應說明的是，以上【具體實施方式】僅用以說明本發(fā)明的技術方案而非限制，盡管參照實例對本發(fā)明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發(fā)明的技術方案進行修改或者等同替換，而不脫離本發(fā)明技術方案的精神和范圍，其均應涵蓋在本發(fā)明的權利要求范圍當中。
【權利要求】
1.一種終端與有源區(qū)形成弱電連接的結構，其特征在于:包括襯底結構、與主結同步形成的摻雜類型與襯底相反的場限環(huán)結構、覆蓋終端的鈍化層、與襯底摻雜類型相反的基區(qū)結構、與襯底摻雜類型相同的發(fā)射區(qū)結構、在過渡區(qū)充當柵極總線的多晶硅柵結構、覆蓋有源區(qū)的金屬電極、通過鈍化層開孔與主結和第一級場限環(huán)連接的電極、及與多晶硅柵結構連接的柵極電極。
2.根據權利要求1所述的終端與有源區(qū)形成弱電連接的結構，其特征在于:所述主結的摻雜類型與所述襯底結構的摻雜類型相反。
3.根據權利要求1所述的終端與有源區(qū)形成弱電連接的結構，其特征在于:所述通過鈍化層開孔與主結和第一級場限環(huán)連接的電極與所述覆蓋有源區(qū)的金屬電極相連。
4.根據權利要求1所述的終端與有源區(qū)形成弱電連接的結構，其特征在于:所述覆蓋有源區(qū)的金屬電極、通過鈍化層開孔與主結和第一級場限環(huán)連接的電極和與多晶硅柵結構連接的柵極電極同時形成，三者通過刻蝕金屬進行電學隔離。
5.一種權利要求1所述的終端與有源區(qū)形成弱電連接的結構的設計方法，其特征在于，包括: 在襯底區(qū)域覆蓋一層充當注入掩蔽層的氧化層，在氧化層上刻蝕主結和場限環(huán)結構的注入窗口 ； 通過氧化層上的注入窗口在襯底區(qū)域表面形成主結和場限環(huán)結構； 在襯底表面生長一層較厚的場氧化層； 刻蝕掉有源區(qū)的場氧化層，在有源區(qū)襯底表面生長柵氧化層和多晶硅柵結構，刻蝕掉有源區(qū)和終端區(qū)的柵氧化層和多晶硅，并進一步通過離子注入和退火在有源區(qū)形成基區(qū)結構； 生長充當掩蔽層的氧化層，進一步刻蝕形成發(fā)射極注入窗口，并進一步通過離子注入和退火形成發(fā)射區(qū)結構； 在芯片表面覆蓋鈍化層； 刻蝕掉元包區(qū)發(fā)射極表面的鈍化層以及終端區(qū)主結和第一級場限環(huán)之間的鈍化層； 刻蝕掉包圍有源區(qū)一圈柵極總線中多晶硅上方的部分鈍化層； 在芯片表面淀積一層金屬層； 刻蝕掉不需要的金屬，形成有源區(qū)的金屬電極、與多晶硅柵結構連接的柵極電極，并在芯片的拐角位置形成與主結和第一級場限環(huán)連接的電極。
【文檔編號】H01L21/331GK103839991SQ201310086213
【公開日】2014年6月4日 申請日期:2013年3月18日 優(yōu)先權日:2012年11月23日
【發(fā)明者】褚為利, 朱陽軍, 田曉麗, 趙佳 申請人:中國科學院微電子研究所, 上海聯星電子有限公司, 江蘇中科君芯科技有限公司