欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

具有v形區(qū)域的半導(dǎo)體器件的制作方法

文檔序號:7256718閱讀:155來源:國知局
具有v形區(qū)域的半導(dǎo)體器件的制作方法
【專利摘要】本文提供了一種具有V形區(qū)域的半導(dǎo)體器件或晶體管以及用于形成半導(dǎo)體器件的方法。半導(dǎo)體器件包括一個或多個v形凹槽,其中生長諸如硅鍺的應(yīng)變單晶半導(dǎo)體材料以形成半導(dǎo)體器件的源極和漏極中的至少一個。一個或多個v形凹槽原位被蝕刻進(jìn)襯底。當(dāng)半導(dǎo)體器件的第一部分(例如,第一晶體管)和半導(dǎo)體器件的第二部分(例如,第二晶體管)之間的多晶硅間距小于約60nm時,半導(dǎo)體器件包括高度-長度比至少超過1.6的源極和漏極中的至少一個。
【專利說明】具有V形區(qū)域的半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總的來說涉及半導(dǎo)體領(lǐng)域,更具體地,涉及具有V形區(qū)域的半導(dǎo)體器件。
【背景技術(shù)】
[0002]隨著消費(fèi)者持續(xù)需求更薄、更輕以及更小的電子器件(例如,電視機(jī)、個人計(jì)算機(jī)、平板電腦、移動電話等),對這些器件內(nèi)的基板面更加加以重視。因此,半導(dǎo)體制造商被迫生產(chǎn)消耗較小功率的更小且更快的半導(dǎo)體電路(例如,提高能量效率和/或減少電池消耗)。由于對更小、更快和/或更節(jié)能的電路的這種需求,一種越來越流行的電路設(shè)計(jì)是包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的電路。這種電路通常使用P型和η型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的組合來實(shí)現(xiàn)邏輯門和其它電路功能。

【發(fā)明內(nèi)容】

[0003]提供本
【發(fā)明內(nèi)容】
來以簡化的形式介紹在以下詳細(xì)描述中進(jìn)一步描述的許多概念。本
【發(fā)明內(nèi)容】
并不是所要求主題的完整綜述、所要求主題的關(guān)鍵因素或必要特征,也不用于限制所要求主題的范圍。
[0004]本文提供了一種或多種半導(dǎo)體器件以及用于形成這種半導(dǎo)體器件的方法。在一個實(shí)施例中,半導(dǎo)體器件被形成為具有在襯底中蝕刻的一個或多個V形凹槽,其中在襯底上形成半導(dǎo)體器件。用諸如硅鍺的單晶半導(dǎo)體材料填充凹槽的至少一部分,通過V形凹槽壓縮單晶半導(dǎo)體材料(即,使單晶半導(dǎo)體材料發(fā)生應(yīng)變)。舉例說明,在一個實(shí)施例中,半導(dǎo)體器件包括P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(PFET)。PFET包括具有兩個凹槽的襯底,其中相對于形成在襯底頂面上的PFET柵極堆疊件,第一凹槽與第二凹槽位于其相對側(cè)。第一凹槽和第二凹槽分別是V形的并且填充有應(yīng)變單晶半導(dǎo)體材料。例如,第一 V形凹槽內(nèi)的應(yīng)變單晶半導(dǎo)體材料形成PFET的源極,而第二 V形凹槽內(nèi)的應(yīng)變單晶半導(dǎo)體材料形成PFET的漏極。
[0005]半導(dǎo)體的V形凹槽被原位蝕刻進(jìn)襯底的區(qū)域中。例如,在一個實(shí)施例中,襯底原位曝露于蝕刻氣體以在襯底的晶格結(jié)構(gòu)中蝕刻V形凹槽。在一個實(shí)施例中,蝕刻氣體包括氯化氫(HCl)。在另一個實(shí)施例中,蝕刻氣體包括被加熱至在約400攝氏度至約1000攝氏度之間溫度的HCl。在襯底區(qū)域中蝕刻V形凹槽之后,例如在V形凹槽內(nèi)外延生長應(yīng)變單晶半導(dǎo)體材料(例如,硅鍺)。在一個實(shí)施例中,相對于具有非原位蝕刻的V形凹槽的半導(dǎo)體器件,原位蝕刻V形凹槽有利于在給定多晶娃間距(poly-to-poly spacing,有源區(qū)間距)條件下形成具有較大高度與長度比的半導(dǎo)體器件。
[0006]根據(jù)本發(fā)明的一個方面,提供了一種用于形成半導(dǎo)體器件的方法,包括:原位地蝕刻襯底的區(qū)域以形成V形凹槽,V形凹槽從其上形成半導(dǎo)體器件的柵極堆疊件的第一襯底表面延伸到襯底中。
[0007]優(yōu)選地,蝕刻包括:蝕刻區(qū)域以形成至少一個側(cè)壁,限定以相對于第一襯底表面不垂直的角度定向的至少一部分V形凹槽。[0008]優(yōu)選地,蝕刻包括:通過包括氯化氫的蝕刻氣體來蝕刻區(qū)域。
[0009]優(yōu)選地,蝕刻包括:通過被加熱至約400攝氏度至約1000攝氏度之間的溫度的包含氯化氫的蝕刻氣體來蝕刻區(qū)域。
[0010]優(yōu)選地,蝕刻包括:通過被加熱至約400攝氏度至約1000攝氏度之間的溫度的蝕刻氣體來蝕刻區(qū)域。
[0011]優(yōu)選地,該方法包括:在蝕刻襯底的區(qū)域以形成V形凹槽之前,蝕刻襯底的區(qū)域以形成U形凹槽,U形凹槽從第一襯底表面延伸到襯底中。
[0012]優(yōu)選地,蝕刻襯底的區(qū)域以形成V形凹槽包括:蝕刻襯底的限定u形凹槽的至少一個側(cè)壁以形成V形凹槽。
[0013]優(yōu)選地,該方法包括:在蝕刻襯底的區(qū)域以形成V形凹槽之前,去除在襯底上形成的至少一些自然氧化物。
[0014]優(yōu)選地,該方法包括:在V形凹槽內(nèi)外延生長應(yīng)變單晶半導(dǎo)體材料。
[0015]優(yōu)選地,外延生長包括:外延生長應(yīng)變單晶半導(dǎo)體材料以形成半導(dǎo)體器件的源極和漏極中的至少一個。
[0016]根據(jù)本發(fā)明的另一方面,提供了一種晶體管,包括以下部件中的至少一個:源極,當(dāng)晶體管和第二晶體管之間的多晶硅間距小于約75nm時,源極的高度-長度比至少超過1.5,而當(dāng)晶體管和第二晶體管之間的多晶硅間距小于約60nm時,源極的高度-長度比至少超過1.6 ;或者漏極,當(dāng)晶體管和第二晶體管之間的多晶硅間距小于約75nm時,漏極的高度-長度比至少超過1.5,而當(dāng)晶體管和第二晶體管之間的多晶硅間距小于約60nm時,漏極的高度-長度比至少超過1.6。
[0017]優(yōu)選地,晶體管包括P溝道場效應(yīng)晶體管。
[0018]優(yōu)選地,第二晶體管包括η溝道場效應(yīng)晶體管。
[0019]優(yōu)選地,該晶體管包括:襯底的一部分,限定包括應(yīng)變單晶半導(dǎo)體材料的凹槽。
[0020]優(yōu)選地,應(yīng)變單晶半導(dǎo)體材料形成源極和漏極中的至少一個。
[0021]優(yōu)選地,凹槽是V形凹槽。
[0022]優(yōu)選地,通過第一側(cè)壁限定V形凹槽,以相對于其上形成晶體管的柵極堆疊件的第一襯底表面不垂直的角度來定向第一側(cè)壁。
[0023]根據(jù)本發(fā)明的又一方面,提供了一種形成半導(dǎo)體器件的方法,包括:蝕刻襯底的區(qū)域以形成u形凹槽,u形凹槽從其上形成半導(dǎo)體器件的柵極堆疊件的第一襯底表面延伸到襯底中;原位蝕刻區(qū)域的至少一部分以形成V形凹槽,包括:將蝕刻氣體施加于空間上鄰近U形凹槽的襯底的至少一部分以將U形凹槽轉(zhuǎn)變?yōu)閂形凹槽;以及在V形凹槽內(nèi)外延生長應(yīng)變單晶半導(dǎo)體材料。
[0024]優(yōu)選地,氣體包括被加熱至約400攝氏度至約1000攝氏度之間的溫度的氯化氫。
[0025]優(yōu)選地,該方法包括:在蝕刻區(qū)域的至少一部分以形成V形凹槽之前,從限定u形凹槽的側(cè)壁去除至少部分自然氧化物。
[0026]以下描述和附圖提出了特定示例性的方面和實(shí)例。這些表明了在其中應(yīng)用一個或多個方面的各種方法的一些。當(dāng)結(jié)合附圖參考時,根據(jù)以下詳細(xì)描述本發(fā)明的其它方面、優(yōu)點(diǎn)或新特征變得明顯。【專利附圖】

【附圖說明】
[0027]當(dāng)參考附圖閱讀時,根據(jù)以下詳細(xì)描述理解本發(fā)明的各個方面。應(yīng)當(dāng)理解,各圖的元件和/或結(jié)構(gòu)不一定按比例繪制。因此,為了清楚地討論,可以任意增大和/或減小各個部件的尺寸。
[0028]圖1示出了根據(jù)一些實(shí)施例的示例性半導(dǎo)體器件的截面圖。
[0029]圖2示出了根據(jù)一些實(shí)施例的處于制造工藝的一個階段的示例性半導(dǎo)體器件的截面圖。
[0030]圖3示出了根據(jù)一些實(shí)施例的處于制造工藝的一個階段的示例性半導(dǎo)體器件的截面圖。
[0031]圖4示出了根據(jù)一些實(shí)施例的處于制造工藝的一個階段的示例性半導(dǎo)體器件的截面圖。
[0032]圖5示出了根據(jù)一些實(shí)施例的處于制造工藝的一個階段的示例性半導(dǎo)體器件的截面圖。
[0033]圖6示出了根據(jù)一些實(shí)施例的處于制造工藝的一個階段的示例性半導(dǎo)體器件的截面圖。
[0034]圖7示出了根據(jù)一些實(shí)施例的電路的示例性配置。
[0035]圖8示出了根據(jù)一些實(shí)施例的用于形成半導(dǎo)體器件的示例性方法的流程圖?!揪唧w實(shí)施方式】
[0036]以下使用具體語言公開了以附圖示出的實(shí)施例或?qū)嵗?。然而,?yīng)當(dāng)理解,實(shí)施例或?qū)嵗挥糜谙拗?。對本領(lǐng)域技術(shù)人員來說,通常發(fā)生在所公開的實(shí)施例中的任何修改和變更以及文中所公開原理的任何進(jìn)一步應(yīng)用都是預(yù)期的。
[0037]應(yīng)當(dāng)理解,本文所使用的原位通常是指工藝發(fā)生在半導(dǎo)體材料外延生長的室內(nèi)。相比之下,非原位通常是指工藝發(fā)生在半導(dǎo)體材料生長的室外。
[0038]此外,本文使用的術(shù)語材料在廣義上是指單一化學(xué)元素或元素化合物。例如,半導(dǎo)體材料由諸如娃的單一元素組成或者由諸如娃鍺的元素化合物組成。
[0039]雖然本文以P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(P型M0SFET)作為具體參照,但是應(yīng)該理解,本文描述的技術(shù)和/或部件同樣適用于η型M0SFET。此外,ρ型MOSFET在文中有時被縮寫為P型場效應(yīng)晶體管或PFET,而η型MOSFET在文中有時被縮寫為η型場效應(yīng)晶體管或NFET。
[0040]參照圖1,示出了為本文提供的示例性半導(dǎo)體器件100的截面圖。在一個實(shí)施例中,例如半導(dǎo)體器件100是諸如PFET的晶體管。應(yīng)當(dāng)理解,以下配置僅僅是示例性配置并且不用于限制本發(fā)明的范圍,包括權(quán)利要求的范圍。此外,半導(dǎo)體器件100的至少一些部件沒有按比例繪制。
[0041 ] 半導(dǎo)體器件100包括襯底102 (更精確地說形成在襯底之上)以及形成在襯底102的第一襯底表面106上的柵極堆疊件104。在一個實(shí)施例中,襯底102是具有晶格結(jié)構(gòu)的娃襯底(例如,晶圓)。用于襯底102的其它示例性材料包括鍺和金鋼石、碳化硅、砷化鎵、砷化銦、磷化銦和/或其它元素半導(dǎo)體材料或化合物半導(dǎo)體材料。在一個實(shí)施例中,襯底102具有塊狀襯底結(jié)構(gòu)。在另一個實(shí)施例中,襯底102包括絕緣體上硅(SOI)結(jié)構(gòu)或其它結(jié)構(gòu)。在又一個實(shí)施例中,例如襯底102包括取向附生層(外延層)。
[0042]在示例性實(shí)施例中,柵極堆疊件104包括鄰接襯底102的第一襯底表面106的柵極介電層108以及柵電極110。柵極介電層108包括氧化硅、氮化硅、氮氧化硅和/或其它合適材料。在一個實(shí)施例中,例如柵極介電層108包括諸如金屬氧化物、金屬氮化物、金屬硅化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅化物、金屬的氮氧化物、金屬鋁酸鹽、硅酸鋯、鋁酸鋯、它們的組合的高k柵極電介質(zhì)或其它合適材料。高k柵極電介質(zhì)的實(shí)例包括二氧化鉿(HfO2)、氧化鉿硅(HfSiO)、氮氧化鉿硅(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、LaO、A10、ZrO, TiO、Ta2O5' Y2O3> SrTiO3(STO)、BaTiO3 (BTO)、BaZrO, HfLaO, HfSiO、LaSiO、AlSiO、(Ba, Sr) TiO3 (BST)、Al2O3, Si3N4 或它們的組合。
[0043]例如,柵電極110包括一層或多層,其包括界面層、覆蓋層和/或犧牲層(例如,偽柵極)。舉例說明,在一個實(shí)施例中,柵電極110包括多晶硅層(例如,包括諸如硼的P型摻雜物)和低阻抗層(例如,相對于多晶硅層)。在一個實(shí)例中,低阻抗層包括金屬。在另一個實(shí)例中,低阻抗層由包括金屬的硅化物(例如,諸如鈷的硅化物(CoSi))組成。在又一個實(shí)施例中,例如柵電極 110 是由多晶硅、T1、TiN, TaN, Ta、TaC, TaSiN, W、WN、MoN, MoON, RuO2和/或其它合適材料組成的單層。例如,用于形成這種層的示例性技術(shù)包括物理汽相沉積(PVD)、化學(xué)汽相沉積(CVD)、原子層沉積(ALD)和/或電鍍。
[0044]半導(dǎo)體器件100還包括形成在襯底102中,更精確地說分別形成在襯底102中蝕刻的V形凹槽116、118中的源極112和漏極114。通常,源極112被設(shè)置在柵極堆疊件104的第一側(cè),而漏極114被設(shè)置在柵極堆疊件104的相對側(cè)。V形凹槽116、118分別從第一襯底表面106開始延伸到襯底102中,其中半導(dǎo)體器件100的柵極堆疊件104形成在第一襯底表面106上。如以下更詳細(xì)討論的,這種V形凹槽116、118原位被蝕刻進(jìn)襯底102。
[0045]由第一單晶半導(dǎo)體材料至少部分地形成源極112,以及由第二單晶半導(dǎo)體材料至少部分地形成漏極114。在一個實(shí)施例中,第一單晶半導(dǎo)體材料和第二單晶半導(dǎo)體材料是相同的材料。在另一個實(shí)施例中,第一單晶半導(dǎo)體材料和第二單晶半導(dǎo)體材料是不同的材料。在一個實(shí)施例中,第一單晶半導(dǎo)體材料和第二單晶半導(dǎo)體材料中的至少一種包括硅與另一種半導(dǎo)體材料組成的合金。例如,在一個實(shí)施例中,第一和第二單晶半導(dǎo)體材料包括外延生長的硅鍺。在一些實(shí)施例中,在第一單晶半導(dǎo)體材料和第二單晶半導(dǎo)體材料中的至少一種中添加摻雜物以影響源極112和/或漏極114的電性能。例如,摻雜度(如果有的話)是用于半導(dǎo)體器件100的期望應(yīng)用的函數(shù)。
[0046]在一個實(shí)施例中,作為外延生長第一單晶半導(dǎo)體材料的一部分,在空間上鄰近第一襯底表面106的源極112處形成第一覆蓋層120。在一個實(shí)例中,覆蓋層120的材料與第一單晶半導(dǎo)體材料不同。例如,覆蓋層120的硅濃度大于第一單晶半導(dǎo)體材料。在另一個實(shí)施例中,在空間上鄰近第一襯底表面106的漏極114處形成第二覆蓋層122。在一個實(shí)例中,第二覆蓋層122的材料成分與第一覆蓋層120相同。在一個實(shí)例中,第二覆蓋層122的材料成分與第一覆蓋層120不同。
[0047]半導(dǎo)體器件100進(jìn)一步包括被設(shè)置為與柵極堆疊件104的第一側(cè)壁相鄰的第一柵極間隔件124以及被設(shè)置為與柵極堆疊件104的第二側(cè)壁相鄰的第二柵極間隔件126。在一個實(shí)施例中,第一柵極間隔件124有利于限定源極112的一部分(例如,以蝕刻遠(yuǎn)離柵極堆疊件104的u形凹槽和/或V形凹槽116),而第二柵極間隔件126有利于限定漏極114的一部分(例如,以蝕刻遠(yuǎn)離柵極堆疊件104的u形凹槽和/或V形凹槽118)。在另一個實(shí)施例中,例如第一柵極間隔件124和第二柵極間隔件126中的至少一個有利于橫向電距尚控制O
[0048]在一個實(shí)施例中,第一柵極間隔件124和第二柵極間隔件126包括基本相同的成分。在另一個實(shí)施例中,第一柵極間隔件124包括與第二柵極間隔件126不同的成分。例如,用于第一柵極間隔件124和/或第二柵極間隔件126的示例材料包括氮化硅、氧化硅、碳化硅、氮氧化硅、其它介電材料和/或它們的組合。
[0049]半導(dǎo)體器件100還包括與第一柵極間隔件124相鄰的第一間隔件元件128以及與第二柵極間隔件126相鄰的第二間隔件元件130。在一個實(shí)施例中,第一間隔件元件128的高度(例如,從第一襯底表面106開始并且在頁面上垂直延伸測量)小于第一柵極間隔件124的高度(例如,第一柵極間隔件的峰高等于或大于柵極堆疊件104的高度)。在另一個實(shí)施例中,第二間隔件元件130的高度(例如,從第一襯底表面106開始并且在頁面上垂直延伸測量)小于第二柵極間隔件126的高度(例如,第一柵極間隔件的峰高等于或大于柵極堆疊件104的高度)。例如,用于第一間隔件元件128和/或第二間隔件元件130的示例材料包括氮化硅、氧化硅、碳化硅、氮氧化硅、其它介電材料和/或它們的組合。
[0050]參照圖2至圖6,描述了用于制造諸如PFET或其它晶體管的半導(dǎo)體器件100的示例性方法。
[0051]參照圖2,形成了半導(dǎo)體器件100的柵極堆疊件104。柵極堆疊件104位于半導(dǎo)體器件100的襯底102上方并且鄰接襯底102的第一襯底表面106。通常,襯底102具有晶格結(jié)構(gòu)并且由單一元素或元素化合物組成。例如,在一個實(shí)施例中,襯底102僅包括硅。在另一個實(shí)施例中,襯底102由包括硅的化合物組成。
[0052]柵極堆疊件104包括柵極介電層108以及柵電極110。如圖所示,柵極介電層108被形成為與襯底102相鄰(例如,鄰接第一襯底表面106)。在所示實(shí)施例中,柵極介電層108空間上將柵電極110與襯底102分離(例如,使得柵極介電層108夾置在襯底102與柵電極110之間)。在一個實(shí)施例中,柵電極110摻雜有期望濃度的摻雜物(例如,作為半導(dǎo)體器件100的應(yīng)用的函數(shù)和/或作為半導(dǎo)體器件100的設(shè)計(jì)特性的函數(shù))。
[0053]在所示實(shí)施例中,側(cè)壁間隔件132、134被形成在柵極堆疊件104的相對側(cè)壁。第一側(cè)壁間隔件132包括第一柵極間隔件124和第一間隔件元件128,而第二側(cè)壁間隔件134包括第二柵極間隔件126和第二間隔件元件130。在一個實(shí)施例中,例如第一柵極間隔件124和第二柵極間隔件126分別包括諸如氮化硅的氮化物化合物,雖然也可以想到不包括氮化物的化合物。在另一個實(shí)施例中,例如第一間隔件元件128和第二間隔件元件130分別包括諸如氧化硅的氧化物化合物,雖然也可以想到不包括氧化物的化合物。
[0054]在一個實(shí)施例中,絕緣蓋(未示出)形成在柵極堆疊件104的與柵極堆疊件104鄰近柵極介電層108的表面相對的頂面上。例如,可在柵極堆疊件104的頂面上形成氧化物硬掩模。在一個實(shí)施例中,在制造工藝期間去除這種絕緣蓋以利于將偏壓直接施加至柵電極110。
[0055]在形成柵極堆疊件104之后,在襯底102中形成u形凹槽。圖3示出了在襯底102的第一區(qū)域中蝕刻第一 u形凹槽136并且在襯底102的第二區(qū)域中蝕刻第二 u形凹槽138之后的半導(dǎo)體器件100。如圖所示,相對于第二 u形凹槽138被蝕刻的位置,通常在柵極堆疊件104的相對側(cè)蝕刻第一 u形凹槽136。第一 u形凹槽136和第二 u形凹槽138均延伸至襯底102中。
[0056]第一 u形凹槽136和第二 u形凹槽138由于限定相應(yīng)凹槽的側(cè)壁的基本連續(xù)性質(zhì)而被稱為u形。例如,至少部分地限定第一 u形凹槽136的襯底102的第一側(cè)壁140在形式上基本連續(xù)(例如,如果有邊角的話,側(cè)壁140具有很少的邊角)。在一個實(shí)施例中,第一 u形凹槽136和第二 u形凹槽138在形狀和/或體積上基本匹配。在另一個實(shí)施例中,第一 u形凹槽136的形狀與第二 u形凹槽138的形狀不同,和/或第一 u形凹槽136的體積與第二 u形凹槽138的體積不同。
[0057]通過干蝕刻和/或濕蝕刻技術(shù)來蝕刻第一 u形凹槽136和第二 u形凹槽138。例如,在一個實(shí)施例中,通過干蝕刻技術(shù)來蝕刻第一 u形凹槽136和第二 u形凹槽138。在另一個實(shí)施例中,使用至少部分各向同性的蝕刻部件通過干蝕刻技術(shù)來蝕刻第一 u形凹槽136和第二 u形凹槽138。在又一個實(shí)施例中,通過反應(yīng)離子蝕刻來蝕刻第一 u形凹槽136和第二 u形凹槽138。在一個實(shí)例中,用于第一 u形凹槽136的蝕刻工藝與用于第二 u形凹槽138的蝕刻工藝相同。在另一個實(shí)例中,用于第一 u形凹槽136的蝕刻工藝與用于第二u形凹槽138的蝕刻工藝不同。
[0058]在第一 u形凹槽136和第二 u形凹槽138中的至少一個內(nèi)至少部分地形成V形凹槽。圖4示出了在蝕刻第一 u形凹槽136的半導(dǎo)體區(qū)域中至少部分地蝕刻第一 V形凹槽142之后并且在蝕刻第二 u形凹槽138的半導(dǎo)體區(qū)域中至少部分地蝕刻第二 V形凹槽144之后的半導(dǎo)體器件100。因此,第一 V形凹槽142替代了第一 u形凹槽136,并且第二 v形凹槽144替代了第二 u形凹槽138。
[0059]應(yīng)當(dāng)理解,V形凹槽不是成形為傳統(tǒng)的“V”形。相反,本文使用的短語V形凹槽在廣義上是指具有至少一個在向下的方向上(例如,從第一襯底表面106朝向襯底102的相對于第一襯底表面106的相對側(cè)上的第二襯底表面109)延伸的諸如第一側(cè)壁146的凹槽,并且凹槽被成角為相對于第一襯底表面106所處平面不垂直的角度。換言之,例如,蝕刻襯底102以形成分別通過以相對于第一襯底表面106不垂直的角度定向的至少一個側(cè)壁來限定的一個或多個V形凹槽142、144。例如,在所示實(shí)施例中,蝕刻襯底102以形成基本上六邊形的凹槽142。在另一個實(shí)施例中,V形凹槽142、144中的至少一個基本上是不規(guī)則四邊形。在又一個實(shí)施例中,V形凹槽142、144中的至少一個形成其它形狀。例如,在其他實(shí)施例中,V形凹槽142、144中的至少一個形成菱形。
[0060]在一個實(shí)施例中,第一 V形凹槽142和第二 V形凹槽144在形狀和/或體積上基本匹配。在另一個實(shí)施例中,第一 V形凹槽142的形狀和第二 V形凹槽144的形狀不同。在又一個實(shí)施例中,第一 V形凹槽142的體積和第二 V形凹槽144的體積不同。例如,第一 V形凹槽142和/或第二 V形凹槽144從第一襯底表面106延伸至襯底中的距離是半導(dǎo)體器件100的預(yù)期應(yīng)用的函數(shù)。在一個實(shí)施例中,第一 V形凹槽142和第二 V形凹槽144在襯底102中延伸約20nm。在其他實(shí)施例中,第一 v形凹槽142和/或第二 v形凹槽144在襯底102中延伸大于或小于20nm。
[0061]第一 V形凹槽142和第二 V形凹槽144原位被蝕刻進(jìn)襯底102。換言之,第一 V形凹槽142和第二 V形凹槽144的蝕刻發(fā)生在單晶半導(dǎo)體材料生長的室中。在一個實(shí)施例中,蝕刻襯底102以形成V形凹槽142、144包括:通過被配置為將蝕刻氣體施加于發(fā)生蝕刻的襯底102的至少一部分的化學(xué)汽相沉積(CVD)蝕刻襯底102 (或空間上鄰近u形凹槽136、138的襯底102的區(qū)域)。例如,在一個實(shí)施例中,CVD工具將蝕刻氣體施加于空間上鄰近第一 u形凹槽136和第二 u形凹槽138中的至少一個的襯底102的一部分。在一個實(shí)例中,蝕刻氣體包括氯化氫(HCl)或其它合適氣態(tài)材料。在一些實(shí)施例中,通過被配置為蝕刻襯底102的硅或其它材料的諸如蝕刻液體或蝕刻氣體的蝕刻劑來蝕刻一個或多個V形凹槽。蝕刻氣體被配置為與襯底102的晶格結(jié)構(gòu)相互作用以破壞晶格結(jié)構(gòu)的至少一部分,并且形成V形凹槽142、144。
[0062]在一些實(shí)施例中,蝕刻氣體被加熱至使蝕刻氣體與襯底102的晶格結(jié)構(gòu)相互作用從而形成V形凹槽142、144的期望溫度。舉例說明,在一個實(shí)施例中,蝕刻氣體被加熱至約400攝氏度至約1000攝氏度之間的溫度。在另一個實(shí)施例中,蝕刻氣體包括氯化氫,并且被加熱至約780攝氏度的溫度。
[0063]在一個實(shí)施例中,在蝕刻襯底102來形成V形凹槽142、144之前,去除自然氧化物(本征氧化物)。舉例說明,由于襯底102與空氣的相互作用,在第一 u形凹槽136和/或第二 u形凹槽138內(nèi)形成自然氧化物。因此,在一個實(shí)施例中,在蝕刻V形凹槽142、144之前,諸如通過利用蝕刻氣體去除在襯底102上或在一個或多個u形凹槽136、138內(nèi)形成的自然氧化物的至少一部分。在一個實(shí)施例中,通過低壓氧化工藝或其它合適氧化物去除工藝來去除自然氧化物。在一個實(shí)例中,原位去除自然氧化物。
[0064]在V形凹槽142、144原位蝕刻進(jìn)襯底之后,從對應(yīng)V形凹槽142、144內(nèi)的一個或多個露出表面外延生長應(yīng)變單晶半導(dǎo)體材料。例如,如圖5所不,從第一 V形凹槽142的一個或多個露出的內(nèi)表面外延生長硅鍺的第一區(qū)域,并且從第二 V形凹槽144的一個或多個露出的內(nèi)表面外延生長硅鍺的第二區(qū)域。在一個實(shí)施例中,V形凹槽內(nèi)的一個或多個外延區(qū)域與第一襯底表面106基本齊平。在另一個實(shí)施例中,一個或多個外延區(qū)域延伸到第一襯底表面106之上以提供凸起的外延區(qū)域。在另一個實(shí)施例中,一個或多個外延區(qū)域延降至第一襯底表面106之下以提供凹陷的外延區(qū)域。
[0065]由至少部分填充第一 V形凹槽142的硅鍺的第一區(qū)域至少部分地形成半導(dǎo)體器件100的源極112。由至少部分填充第二 V形凹槽144的硅鍺的第二區(qū)域至少部分形成半導(dǎo)體器件100的漏極114。
[0066]在一個實(shí)施例中,如圖6所示,第一覆蓋層120被形成為在第一 V形凹槽142中外延生長的應(yīng)變單晶半導(dǎo)體材料的部分,并且第二覆蓋層122被形成為在第二 V形凹槽144中外延生長的應(yīng)變單晶半導(dǎo)體材料的部分。在一個實(shí)施例中,第一覆蓋層120的材料成份與第一 V形凹槽142中的應(yīng)變單晶半導(dǎo)體材料不同。在另一個實(shí)施例中,第二覆蓋層122的材料成份與第二 V形凹槽144中的應(yīng)變單晶半導(dǎo)體材料不同。例如,在一個實(shí)施例中,第一覆蓋層120相對于第一 V形凹槽142中的應(yīng)變單晶半導(dǎo)體材料包括更高濃度的硅,并且第二覆蓋層122相對于第二 V形凹槽144中的應(yīng)變單晶半導(dǎo)體材料包括更高濃度的硅。
[0067]在一個實(shí)施例中,在介電蓋位于柵極堆疊件104的頂部上的情況下,在應(yīng)變單晶半導(dǎo)體材料外延生長之后去除電介質(zhì)。此外,在應(yīng)變單晶半導(dǎo)體材料外延生長(并去除介電蓋)之后,執(zhí)行注入工藝以形成/限定至少部分位于第一 V形凹槽142中的應(yīng)變單晶半導(dǎo)體材料內(nèi)的源極112,并且形成/限定至少部分位于第二 V形凹槽144中的應(yīng)變單晶半導(dǎo)體材料內(nèi)的漏極114。[0068]從第一襯底表面106朝向第二襯底表面109測量,源極112的高度通常限定為第一 V形凹槽142的深度的一半。在垂直于深度的方向上進(jìn)行測量(例如,頁面上從左至右),源極112的長度通常限定為第一 V形凹槽142的寬度的一半。例如,在所示實(shí)施例中,源極112的高度被定義為“H”48,并且源極112的長度被定義為“L”150。類似地,從第一襯底表面106朝向第二襯底表面109測量,漏極114的高度通常限定為第二 V形凹槽144的深度的一半,并且在垂直于深度的方向上進(jìn)行測量(例如,頁面上從左至右),漏極114的長度通常限定為第二 V形凹槽144的寬度的一半。
[0069]圖7示出了電路700的示例性配置,諸如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路包括第一晶體管702和第二晶體管704。在一個實(shí)施例中,第一晶體管是PFET(例如,圖1中的100),而第二晶體管704是NFET。在其它實(shí)施例中,第一晶體管702和第二晶體管704均為PFET或者均為NFET。
[0070]在示例性實(shí)施例中,通過被配置為減少第一晶體管702和第二晶體管704之間的電流泄漏的絕緣元件706來將第一晶體管702和第二晶體管704電隔離。在所示實(shí)施例中,絕緣元件706向下延伸穿過襯底102的一部分。在另一個實(shí)施例中,絕緣元件706從第一襯底表面106向下延伸至第二襯底表面109。
[0071]在另一個實(shí)施例中,不存在絕緣元件706。此外,在一些實(shí)施例中,第一晶體管702的漏極是第二晶體管704的源極(或漏極)。例如,在一個實(shí)施例中,第一 PFET晶體管鄰接第二 PFET晶體管,并且第二 PFET晶體管共用包括在第一 PFET晶體管的至少一個v形凹槽中的應(yīng)變晶體半導(dǎo)體材料。
[0072]本文將第一晶體管702和第二晶體管704之間的距離表示為多晶硅間距(polyspacing)并且通常從第一晶體管702的柵極堆疊件708的中心至第二晶體管704的柵極堆疊件710的中心進(jìn)行測量。例如,在所示實(shí)施例中,多晶硅間距被限定為距離“Y”712。
[0073]在一個實(shí)施例中,第一晶體管702的源極112和第一晶體管702的漏極114中的至少一個的尺寸是第一晶體管702和第二晶體管704之間的多晶硅間距的函數(shù)。例如,在一個實(shí)施例中,當(dāng)?shù)谝痪w管702和第二晶體管704之間的多晶娃間距小于約75nm時,源極112的高度-長度比(例如,在圖6中限定了源極的高度和長度)至少超過1.5,而當(dāng)?shù)谝痪w管702和第二晶體管704之間的多晶硅間距小于約60nm時,源極112的高度-長度比至少超過1.6。在另一個實(shí)施例中,當(dāng)?shù)谝痪w管702和第二晶體管704之間的多晶硅間距小于約75nm時,漏極114的高度-長度比(例如,在圖6中限定了漏極的高度和長度)至少超過1.5,而當(dāng)?shù)谝痪w管702和第二晶體管704之間的多晶硅間距小于約60nm時,漏極114的高度-長度比至少超過1.6。應(yīng)當(dāng)理解,在其它實(shí)施例中,當(dāng)?shù)谝痪w管702和第二晶體管704之間的多晶硅間距小于約75nm時,第一晶體管702的源極具有等于或小于約
1.5的比率,而當(dāng)?shù)谝痪w管702和第二晶體管704之間的多晶硅間距小于約60nm時,第一晶體管702的源極具有等于或小于約1.6的比率。還應(yīng)當(dāng)理解,在其它實(shí)施例中,當(dāng)?shù)谝痪w管702和第二晶體管704之間的多晶娃間距小于約75nm時,第一晶體管702的漏極具有等于或小于約1.5,而當(dāng)?shù)谝痪w管702和第二晶體管704之間的多晶硅間距小于約60nm時,第一晶體管702的漏極具有等于或小于約1.6的比率。
[0074]圖8示出了用于形成包括至少一個V形凹槽的半導(dǎo)體器件100 (例如,圖1中的100)的示例性方法800的示例性流程圖,其中,在V形凹槽中外延生長應(yīng)變單晶半導(dǎo)體材料以形成半導(dǎo)體器件的源極或漏極中的至少一個。
[0075]在示例性方法800中,接收將被蝕刻的襯底。在一個實(shí)施例中,所接收的襯底是其配置與圖2所示的配置相似的襯底,其中,在襯底的第一襯底表面上預(yù)先形成柵極和側(cè)壁間隔件。因此,在一個實(shí)施例中,所接收的襯底已經(jīng)經(jīng)歷了至少一些工藝。
[0076]在示例性方法800的804中,蝕刻襯底區(qū)域以形成u形凹槽。在一個實(shí)施例中,所蝕刻的襯底區(qū)域是空間上鄰近側(cè)壁間隔件下方的襯底區(qū)域的區(qū)域。換言之,例如,在804中蝕刻的襯底區(qū)域是期望形成晶體管或其它半導(dǎo)體器件的源極或漏極中的至少一個的區(qū)域。
[0077]在一個實(shí)施例中,根據(jù)示例性方法800來形成漏極和源極。因此,在804中形成兩個u形凹槽。在這種實(shí)施例中,在空間上鄰近第一側(cè)壁間隔件的襯底區(qū)域中形成第一 u形凹槽,并且在空間上鄰近第二側(cè)壁間隔件的襯底區(qū)域中形成第二 u形凹槽。通常,在柵極相對于第二 u形凹槽的相對側(cè)上形成第一 u形凹槽。
[0078]在一個實(shí)施例中,通過濕蝕刻來蝕刻U形凹槽。在另一個實(shí)施例中,通過干蝕刻來蝕刻u形凹槽。例如,在一個實(shí)施例中,使用至少部分各向同性的蝕刻部件通過干蝕刻技術(shù)來蝕刻u形凹槽。在又一個實(shí)施例中,例如通過反應(yīng)離子蝕刻或其它合適蝕刻技術(shù)來蝕刻U形凹槽。
[0079]在示例性方法800的806中,原位蝕刻至少一個u形凹槽形成的區(qū)域的至少一部分以形成V形凹槽。通常,形成V形凹槽而被蝕刻的襯底區(qū)域是空間上鄰近U形凹槽的區(qū)域(例如,包含U形凹槽占用的區(qū)域)。例如,在一個實(shí)施例中,限定U形凹槽的一個或多個表面或者側(cè)壁被蝕刻以形成V形凹槽。換言之,例如,鄰近和/或限定U形凹槽的襯底的晶格結(jié)構(gòu)被蝕刻以擴(kuò)大U形凹槽。因此,在一個實(shí)施例中,V形凹槽的體積大于U形凹槽,在示例性方法800的806中通過蝕刻V形凹槽替代u形凹槽。
[0080]如參照圖3至圖4所述,V形凹槽的截面形狀通常與u形凹槽的截面形狀不同。例如,在一個實(shí)施例中,通過基本連續(xù)的襯底側(cè)壁(例如,基本沒有邊角的側(cè)壁)來限定u形凹槽。相反地,通常通過多個側(cè)壁來限定V形凹槽,其中,以硬邊線(例如,限定的邊角)至少多個側(cè)壁的第一側(cè)壁鄰接多個側(cè)壁的第二側(cè)壁。此外,多個側(cè)壁的至少一個側(cè)壁通常形成與其上形成柵極的第一襯底表面不垂直的角度。
[0081]在襯底中原位蝕刻V形凹槽。在一個實(shí)施例中,蝕刻襯底以形成V形凹槽包括:通過被配置為將蝕刻氣體施加于發(fā)生蝕刻的襯底的至少一部分的化學(xué)汽相沉積(CVD)來蝕刻襯底102 (或空間上鄰近u形凹槽的襯底區(qū)域)。例如,CVD工具將蝕刻氣體施加于空間上鄰近u形凹槽的襯底的一部分。在一個實(shí)例中,蝕刻氣體包括氯化氫(HCl)或其它合適氣態(tài)材料。蝕刻氣體配置為與襯底的晶格結(jié)構(gòu)相互作用以破壞晶格結(jié)構(gòu)的至少一部分并形成V形凹槽。
[0082]在一些實(shí)施例中,蝕刻氣體被加熱至使蝕刻氣體與襯底的晶格結(jié)構(gòu)相互作用來形成V形凹槽的期望溫度。舉例說明,在一個實(shí)施例中,加熱蝕刻氣體被加熱至約400攝氏度至約1000攝氏度之間的溫度。在另一個實(shí)施例中,蝕刻氣體包括氯化氫并且被加熱至約780攝氏度的溫度或其它合適溫度。
[0083]在一個實(shí)施例中,在蝕刻襯底以形成V形凹槽之前,從襯底去除自然氧化物。舉例說明,在一個實(shí)施例中,在蝕刻V形凹槽之前,原位去除襯底上(以及在804中形成的u形凹槽中)形成的自然氧化物。在一些實(shí)施例中,例如通過低壓氧化工藝或其它合適氧化物去除工藝來去除自然氧化物。
[0084]在襯底包括多個u形凹槽的實(shí)施例中,通過806中的蝕刻將所有u形凹槽形成為V形凹槽。例如,在一個實(shí)施例中,通過806中的蝕刻僅將形成在襯底中的兩個u形凹槽中的一個轉(zhuǎn)變成V形凹槽。例如,其它u形凹槽保持u形。在另一個實(shí)施例中,通過806中的蝕刻將兩個u形凹槽轉(zhuǎn)變成V形凹槽。
[0085]在示例性方法800的808中,在V形凹槽內(nèi)外延生長應(yīng)變單晶半導(dǎo)體材料。換言之,例如,從V形凹槽的露出內(nèi)表面外延生長應(yīng)變單晶半導(dǎo)體材料的區(qū)域。在一些實(shí)施例中,應(yīng)變單晶半導(dǎo)體材料包括硅與另一種半導(dǎo)體材料組合的合金。例如,在一個實(shí)施例中,應(yīng)變單晶半導(dǎo)體材料是硅鍺。在一些實(shí)施例中,將摻雜物添加到應(yīng)變單晶半導(dǎo)體材料中以影響由應(yīng)變單晶半導(dǎo)體材料形成的源極或漏極的電性能。例如,摻雜程度(如果有的話)是用于PFET100的期望應(yīng)用的函數(shù)。
[0086]應(yīng)當(dāng)理解,單晶半導(dǎo)體材料由于通過單晶半導(dǎo)體材料生長的V形凹槽來壓縮單晶半導(dǎo)體材料而被稱為應(yīng)變。也就是說,例如,V形凹槽使得單晶半導(dǎo)體材料發(fā)生應(yīng)變或被壓縮,這增大了晶體管內(nèi)載流子的遷移率(例如,提高晶體管的性能和/或減少晶體管的功耗)。
[0087]雖然已用具體語言描述主題的結(jié)構(gòu)特征和/或方法方案,但是應(yīng)當(dāng)理解,所附權(quán)利要求的主題不一定限于以上所描述的具體特征或方案。恰恰相反,上文描述的具體特征和方案被作為實(shí)施權(quán)利要求的示例性形式來公開。
[0088]本文提供了實(shí)施例的各個操作。所描述的一些或全部操作的順序不能被理解為意味著這些操作依賴一定順序。本領(lǐng)域技術(shù)人員基于該說明書的益處理解可選的順序。進(jìn)一步地,應(yīng)當(dāng)理解,不是所有操作在本文提供的每個實(shí)施例中都是必需存在的。
[0089]應(yīng)當(dāng)理解,本文描述的層、特征、元件等示出具有與另外一個尺寸相關(guān)的具體尺寸,諸如結(jié)構(gòu)尺寸和/或定向,例如,在一些實(shí)施例中,為了簡化和容易理解的目的,其實(shí)際尺寸與本文示出的尺寸基本不同。例如,此外,存在用于形成本文提及的層、特征、元件等的各種技術(shù),諸如注入技術(shù)、摻雜技術(shù)、旋涂技術(shù)、派射技術(shù)(諸如磁控或尚子束派射)、生長技術(shù)(諸如熱生長)和/或沉積技術(shù)(諸如化學(xué)汽相沉積(CVD))。
[0090]此外,本文使用的“示例性的”表示用作實(shí)例、情況、說明等,并且未必是有利的。如在本申請中所使用的,“或”旨在表示兼容的“或”而不是獨(dú)有的“或”。此外,除非另有指明或從針對單一形式的環(huán)境中清楚看出,否則本申請中所使用的“一個(a)”和“一個(an)”通常被解釋為表示“一個或多個”。并且,A和B的至少一個等通常表示A或B或者A以及B。此外,在詳細(xì)說明或權(quán)利要求中使用的“包括”、“具有”、“有”、“具有”或它們的變形的范圍來說,這種術(shù)語旨在包含以類似于術(shù)語“包含”。
[0091]并且,雖然已參照一個或多個實(shí)例示出并描述了本發(fā)明,本領(lǐng)域其他技術(shù)人員基于閱讀和理解本說明書和附圖將發(fā)生等效變更和修改。本發(fā)明包括所有這種修改和變更并且僅限于以下權(quán)利要求書的范圍。
【權(quán)利要求】
1.一種用于形成半導(dǎo)體器件的方法,包括: 原位地蝕刻襯底的區(qū)域以形成V形凹槽,所述V形凹槽從其上形成所述半導(dǎo)體器件的柵極堆疊件的第一襯底表面延伸到所述襯底中。
2.根據(jù)權(quán)利要求1所述的方法,所述蝕刻包括: 蝕刻所述區(qū)域以形成至少一個側(cè)壁,限定以相對于所述第一襯底表面不垂直的角度定向的至少一部分所述V形凹槽。
3.根據(jù)權(quán)利要求1所述的方法,所述蝕刻包括: 通過包括氯化氫的蝕刻氣體來蝕刻所述區(qū)域。
4.根據(jù)權(quán)利要求1所述的方法,所述蝕刻包括: 通過被加熱至約400攝氏度至約1000攝氏度之間的溫度的包含氯化氫的蝕刻氣體來蝕刻所述區(qū)域。
5.根據(jù)權(quán)利要求1所述的方法,所述蝕刻包括: 通過被加熱至約400攝氏度至約1000攝氏度之間的溫度的蝕刻氣體來蝕刻所述區(qū)域。
6.根據(jù)權(quán)利要求1所述的方法,包括: 在蝕刻所述襯底的區(qū)域 以形成所述V形凹槽之前,蝕刻所述襯底的區(qū)域以形成u形凹槽,所述U形凹槽從所述第一襯底表面延伸到所述襯底中。
7.根據(jù)權(quán)利要求6所述的方法,蝕刻所述襯底的區(qū)域以形成所述V形凹槽包括: 蝕刻所述襯底的限定所述U形凹槽的至少一個側(cè)壁以形成所述V形凹槽。
8.根據(jù)權(quán)利要求1所述的方法,包括: 在蝕刻所述襯底的區(qū)域以形成所述V形凹槽之前,去除在所述襯底上形成的至少一些自然氧化物。
9.一種晶體管,包括: 以下部件中的至少一個: 源極,當(dāng)所述晶體管和第二晶體管之間的多晶硅間距小于約75nm時,所述源極的高度-長度比至少超過1.5,而當(dāng)所述晶體管和第二晶體管之間的多晶硅間距小于約60nm時,所述源極的高度-長度比至少超過1.6 ;或者 漏極,當(dāng)所述晶體管和第二晶體管之間的多晶硅間距小于約75nm時,所述漏極的高度-長度比至少超過1.5,而當(dāng)所述晶體管和第二晶體管之間的多晶硅間距小于約60nm時,所述漏極的高度-長度比至少超過1.6。
10.一種形成半導(dǎo)體器件的方法,包括: 蝕刻襯底的區(qū)域以形成u形凹槽,所述u形凹槽從其上形成所述半導(dǎo)體器件的柵極堆疊件的第一襯底表面延伸到所述襯底中; 原位蝕刻所述區(qū)域的至少一部分以形成V形凹槽,包括: 將蝕刻氣體施加于空間上鄰近所述U形凹槽的所述襯底的至少一部分以將所述U形凹槽轉(zhuǎn)變?yōu)閂形凹槽;以及 在所述V形凹槽內(nèi)外延生長應(yīng)變單晶半導(dǎo)體材料。
【文檔編號】H01L21/762GK103904019SQ201310099962
【公開日】2014年7月2日 申請日期:2013年3月26日 優(yōu)先權(quán)日:2012年12月24日
【發(fā)明者】陳昭雄, 王琳松, 林其諺 申請人:臺灣積體電路制造股份有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1
五家渠市| 酒泉市| 三江| 漳浦县| 永寿县| 镇雄县| 五家渠市| 凉城县| 定兴县| 迭部县| 西昌市| 罗甸县| 拉萨市| 西乌珠穆沁旗| 莎车县| 德惠市| 江阴市| 金塔县| 长乐市| 兴城市| 北京市| 修文县| 酉阳| 大埔区| 利辛县| 北海市| 元谋县| 青冈县| 克山县| 晋中市| 政和县| 馆陶县| 板桥市| 交口县| 文安县| 万州区| 历史| 盐边县| 鸡东县| 利川市| 图木舒克市|