高電子遷移率晶體管及其形成方法
【專利摘要】一種半導體結構包括第一III-V族化合物層。第二III-V族化合物層設置在第一III-V族化合物層上并且在組成上與第一III-V族化合物層不同。介電鈍化層設置在第二III-V族化合物層上。源極部件和漏極部件設置在第二III-V族化合物層上，并且延伸穿過介電鈍化層。柵電極在源極部件和漏極部件之間設置在第二III-V族化合物層的上方。柵電極具有外表面。含氧區(qū)在柵電極下方至少嵌入的第二III-V族化合物層中。柵極介電層具有第一部分和第二部分。第一部分位于柵電極下方且位于含氧區(qū)上。第二部分位于柵電極的外表面的一部分上。本發(fā)明還涉及高電子遷移率晶體管及其形成方法。
【專利說明】高電子遷移率晶體管及其形成方法
【技術領域】
[0001]本發(fā)明大體上涉及半導體結構，更具體而言，涉及高電子遷移率晶體管(HEMT)和形成高電子遷移率晶體管的方法。
【背景技術】
[0002]在半導體技術中，π?族-V族(或II1-V族)半導體化合物由于其特性而用于形成各種集成電路器件，諸如大功率場效應晶體管、高頻晶體管或者高電子遷移率晶體管(HEMT)。通常與金屬氧化物半導體場效應晶體管(MOFET)的情況不同，HEMT是包括介于具有不同帶隙的兩種材料之間的結(即，異質結)作為溝道代替摻雜區(qū)的場效應晶體管。與MOSFET相比，HEMT具有許多引人注目的特性，包括高電子遷移率、傳輸高頻信號的能力等。
[0003]在應用方面，增強型(E型)HEMT具有許多優(yōu)點。E型HEMT允許去除負極性電壓電源，因此降低了電路的復雜性和成本。盡管具有上述引人注目的特性，但是存在與不斷開發(fā)的基于II1-V族半導體化合物的器件相關的許多挑戰(zhàn)。已經實施了針對這些II1-V族半導體化合物的結構和材料的各種技術來嘗試和進一步改進晶體管器件性能。

【發(fā)明內容】

[0004]為 了解決現(xiàn)有技術中所存在的缺陷，根據(jù)本發(fā)明的一方面，一種高電子遷移率晶體管(HEMT)，包括:第一 II1-V族化合物層；第二 II1-V族化合物層，設置在所述第一 II1-V族化合物層上并且在組成上不同于所述第一 πι-v族化合物層；介電鈍化層，設置在所述第二 II1-V族化合物層上；源極部件和漏極部件，設置在所述第二 II1-V族化合物層上，并且延伸穿過所述介電鈍化層；柵電極，在所述源極部件和所述漏極部件之間設置在所述第二 II1-V族化合物層的上方，所述柵電極具有外表面；含氧區(qū)，在所述柵電極下方至少嵌入所述第二 II1-V族化合物層；以及柵極介電層，包括第一部分和第二部分，其中，所述第一部分位于所述柵電極下方且位于所述含氧區(qū)上，而所述第二部分位于所述柵電極的所述外表面的一部分上。
[0005]在該HEMT中，所述含氧區(qū)嵌入所述第二 II1-V族化合物層中和所述第一 II1-V族化合物層的頂部中。
[0006]在該HEMT中，所述第二 II1-V族化合物層具有厚度D1，所述含氧區(qū)具有厚度D2，并且D2ZiD1的比值在約0.5至約1.15的范圍內。
[0007]在該HEMT中，所述含氧區(qū)包括含有氧和來自所述第二 II1-V族化合物層的至少一種組分的化合物。
[0008]在該HEMT中，所述含氧區(qū)耗盡緊鄰所述第一 II1-V族化合物層和所述第二 II1-V族化合物層之間的界面所定位的載流子溝道的一部分。
[0009]在該HEMT中，所述柵極介電層包括氧化硅、氮化硅、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿。
[0010]該HEMT還包括位于所述源極部件和所述漏極部件上且位于所述柵極介電層下方的介電保護層。
[0011]在該HEMT中，所述源極部件和所述漏極部件均不含金(Au)而包含T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN 或 AlCu 合金。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種高電子遷移率晶體管(HEMT)，包括:至少一個緩沖層，設置在硅襯底上；第一 II1-V族化合物層，設置在所述至少一個緩沖層上；第二 II1-V族化合物層，設置在所述第一 II1-V族化合物層上并且在組成上不同于所述第一II1-V族化合物層；介電鈍化層，設置在所述第二 II1-V族化合物層上，所述介電鈍化層具有暴露所述第二 II1-V族化合物層的一部分的通孔；含氧區(qū)，在所述通孔下方至少嵌入所述第二 II1-V族化合物層的暴露部分中；柵極介電層，設置在所述通孔的內表面和所述含氧區(qū)上，并且位于所述介電鈍化層的至少一部分的上方；柵電極，設置在所述柵極介電層的一部分上且設置在所述含氧區(qū)的上方；以及源極部件和漏極部件，在所述第二 II1-V族化合物層上設置在所述柵電極的相對側，所述源極部件和所述漏極部件延伸穿過所述介電鈍化層并且與所述第二 II1-V族化合物層接觸。
[0013]在該HEMT中，所述含氧區(qū)嵌入所述第二 II1-V族化合物層中和所述第一 II1-V族化合物層的頂部中。
[0014]在該HEMT中，所述第二 II1-V族化合物層具有厚度D1，所述含氧區(qū)具有厚度D2，并且D2ZiD1的比值在約0.5至約1.15的范圍內。
[0015]在該HEMT中，所述含氧區(qū)的厚度D2在約5nm至約50nm的范圍內。
[0016]該HEMT還包括緊鄰所述第一 II1-V族化合物層和所述第二 II1-V族化合物層之間的界面所定位的載流子溝道，其中，所述載流子溝道包括位于所述含氧區(qū)下方的耗盡區(qū)。
[0017]該HEMT還包括位于所述源極部件和所述漏極部件上且位于所述柵極介電層下方的介電保護層。
[0018]在該HEMT中，所述介電保護層位于所述源極部件和所述漏極部件上，并且所述柵電極的一部分嵌入所述介電保護層。
[0019]在該HEMT中，所述源極部件和所述漏極部均延伸穿過所述柵極介電層并且與所述第二 II1-V族化合物層接觸。
[0020]在該HEMT中，所述源極部件和所述漏極部件均不含有金(Au)而包含T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN 或 AlCu 合金。
[0021]根據(jù)本發(fā)明的又一方面，提供了一種形成高電子遷移率晶體管(HEMT)的方法，所述方法包括:在第一 II1-V族化合物層上外延生長第二 II1-V族化合物層；在所述第二 II1-V族化合物層上沉積介電鈍化層；在所述介電鈍化層中蝕刻通孔以暴露所述第二II1-V族化合物層的一部分；通過所述介電鈍化層中的所述通孔氧化所述第二 II1-V族化合物層的暴露部分；在所述第二 II1-V族化合物層的被氧化部分上以及在所述介電鈍化層的上方沉積柵極介電層；在所述柵極介電層的一部分上以及所氧化的所述第二 II1-V族化合物層的上方形成柵電極；以及在所述第二 II1-V族化合物層上形成位于所述柵電極的相對側上的源極部件和漏極部件。
[0022]在該方法中，在約250°C至約500°C的溫度下，在包含臭氧的環(huán)境中實施氧化所述第二 II1-V族化合物層的所述暴露部分的步驟。
[0023]在該方法中，在不同的工藝步驟中，在同一加工室中實施氧化所述第二 II1-V族化合物層的所述暴露部分的步驟和沉積所述柵極介電層的步驟。
【專利附圖】

【附圖說明】
[0024]根據(jù)下面詳細的描述和附圖可以理解本發(fā)明的各個方面。應該強調的是，根據(jù)工業(yè)中的標準實踐，對各種部件沒有按比例繪制。實際上，為了清楚地討論，各種部件的尺寸可以被任意增大或縮小。
[0025]圖1是根據(jù)本發(fā)明的至少一個實施例形成具有HEMT的半導體結構的方法的流程圖。
[0026]圖2A至圖2F是根據(jù)圖1的方法的一個或多個實施例的處于各個制造階段的具有HEMT的半導體結構的截面圖。
[0027]圖3是根據(jù)本發(fā)明的某些實施例形成具有HEMT的半導體結構的方法的流程圖。
[0028]圖4A至圖4F是根據(jù)圖3的方法的一個或多個實施例的處于各個制造階段的具有HEMT的半導體結構的截面圖。
【具體實施方式】
[0029]下面，詳細討論示例性實施例的制造和使用。然而，應該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應用的發(fā)明構思。所討論的具體實施例僅是示例性的，而不用于限制本發(fā)明的范圍。
[0030]根據(jù)本發(fā)明的一個或多個實施例，半導體結構包括高電子遷移率晶體管(HEMT)。HEMT包括在兩個不同的半導體材料層(諸如具有不同的帶隙的材料層)之間所形成的異質結。在至少一個實施例中，HEMT包括在襯底上所形成的第一 II1-V族化合物層(也稱作溝道層)和在溝道層上所形成的第二 II1-V族化合物層(也稱作供體層(donor-supplylayer))。溝道層和供體層是由元素周期表中的II1-V族元素所制成的化合物。然而，溝道層和供體層在組成上彼此不同。第一 II1-V族化合物層是未摻雜的或非故意摻雜的(WD)。第二 II1-V族化合物層是故意摻雜的。
[0031]在第二 II1-V族化合物層和第一 II1-V族化合物層之間存在帶隙不連續(xù)。來自第二 II1-V族化合物層中的壓電效應的電子落入第一 II1-V族化合物層中，從而在第一 II1-V族化合物層中產生高遷移率傳導電子的極薄層。該薄層被稱為形成載流子溝道的二維電子氣(2-DEG)。2-DEG的載流子溝道緊鄰第二 II1-V族化合物層和第一 II1-V族化合物層的界面位于第一 II1-V族化合物層處。因此，由于第一 II1-V族化合物層是未摻雜或非故意摻雜的，并且電子可以自由地移動而不會與雜質碰撞或與雜質的碰撞大幅降低，所以載流子溝道具有高電子遷移率。
[0032]根據(jù)本發(fā)明的一個或多個實施例，在襯底的芯片區(qū)內形成多個半導體結構。通過芯片區(qū)之間的劃線在襯底上標記多個半導體芯片區(qū)。襯底會經歷各種清洗、成層、蝕刻和摻雜步驟以形成半導體結構。本文中的術語“襯底”通常指在其上形成各種層和器件結構的塊狀襯底。在一些實施例中，塊狀襯底包括硅、藍寶石或碳化硅。這些層的實例包括介電層、摻雜層、多晶硅層或導電層。器件結構的實例包括晶體管、電阻器和/或電容器，從而可以通過互連層與附加的集成電路互連。
[0033]圖1是根據(jù)本發(fā)明的至少一個實施例形成具有HEMT的半導體結構的方法100的流程圖。圖2A至圖2F是根據(jù)圖1的方法100的各個實施例的處于各個制造階段的具有HEMT的半導體結構200的截面圖?？梢栽趫D1的方法100之前、期間或之后提供附加的工藝。為了更好地理解本發(fā)明的發(fā)明構思已經簡化了各個附圖。
[0034]現(xiàn)參照圖1，方法100的流程圖開始于操作101。在襯底上方外延生長第一 II1-V族化合物層。在至少一個實施例中，在襯底上方的至少一個緩沖層上形成第一 II1-V族化合物層。然后，方法100繼續(xù)進行至操作102，其中，在第一 II1-V族化合物層上外延生長第二 II1-V族化合物層。第二 II1-V族化合物層的組成與第一 II1-V族化合物層不同。
[0035]參照圖2A，該圖2A是實施操作101和102之后的半導體結構200的襯底202的一部分的放大截面圖。在一些實施例中，襯底202包括碳化硅(SiC)襯底、藍寶石襯底或硅襯底。在圖2A至圖2F的實施例中，襯底202被稱為硅襯底。
[0036]在襯底202和稍后形成的第一 II1-V族化合物層208之間形成至少一個緩沖層。在圖2A的實施例中，緩沖層204和206形成在襯底202上并且用作界面以降低襯底202和稍后形成的第一 II1-V族化合物層208之間的晶格失配。在至少一個實施例中，緩沖層204包括厚度在約10納米(nm)至約IOOnm范圍內的氮化鋁(AlN)層。在至少一個實施例中，緩沖層206包括厚度在約500nm至約IOOOnm范圍內的氮化鎵鋁(AlGaN)層。AlGaN層206可以是“等級”緩沖層，這意味著在緩沖層206的總厚度范圍內相應的鋁成分的相對含量將隨著該層的深度而改變。相對含量可以逐漸改變，以隨著遠離襯底202的距離而降低晶格參數(shù)?？梢酝ㄟ^金屬有機物汽相外延(MOVPE)來外延生長緩沖層(204和206)。
[0037]在襯底202上方(在緩沖層206上)生長第一 II1-V族化合物層208 (也稱作溝道層)。在圖2A至圖2F的實施例中，第一 II1-V族化合物層208是指氮化鎵(GaN)層(也稱作GaN層208)?？梢酝ㄟ^利用含鎵前體和含氮前體的金屬有機物汽相外延(MOVPE)來外延生長GaN層208。含鎵前體包括三甲基鎵、三乙基鎵(TEG)或其他合適的化學物質。含氮前體包括氨(NH3)、叔丁胺(TBAm)、苯肼或其他合適的化學物質。GaN層208是未摻雜的。可選地，GaN層208是非故意摻雜的，諸如由于用于形成GaN層208的前體而輕摻雜有η-型摻雜劑。在圖2Α至圖2F的實施例中，GaN層208的厚度在約0.5微米至約10微米的范圍內。在其他實施例中，第一 II1-V族化合物層208可以包括GaAs層或InP層。
[0038]在第一 II1-V族化合物層208上生長第二 II1-V族化合物層210 (也稱作供體層)。在第一 II1-V族化合物層208和第二 II1-V族化合物層210之間限定界面211。2-DEG的載流子溝道209緊鄰界面211位于第一 II1-V族化合物層208處。在至少一個實施例中，第二 II1-V族化合物層210是指氮化鎵鋁(AlGaN)層(也稱作AlGaN層210)。在圖2Α至圖2F的實施例中，通過利用含鋁前體、含鎵前體和含氮前體的MOVPE在GaN層208上外延生長AlGaN層210。含鋁前體包括三甲基鋁(TMA)、三乙基鋁(TEA)或其他合適的化學物質。含鎵前體包括TMG、TEG或其他合適的化學物質。含氮前體包括氨、TBAm、苯肼或其他合適的化學物質。在圖2A至圖2F的實施例中，AlGaN層210的厚度D1在約IOnm至約50nm的范圍內。AlGaN層210是故意摻雜的。在其他實施例中，第二 II1-V族化合物層210可以包括AlGaAs 層或 AlInP 層。
[0039]再次參照圖1，方法100繼續(xù)進行操作103和104。在操作103中，在第二 II1-V族化合物層上沉積介電鈍化層。在操作104中，在介電鈍化層中蝕刻通孔以暴露第二 II1-V族化合物層的一部分。圖2B示出實施操作103和104之后的半導體結構200的截面圖。在第二 II1-V族化合物層210的頂面上沉積介電鈍化層212。在圖2A至圖2F的實施例中，介電鈍化層212的厚度在IOOA至約5000 A的范圍內。在一些實施例中，介電鈍化層212包括氧化硅或氮化硅。在至少一個實例中，介電鈍化層212是通過實施低壓化學汽相沉積(LPCVD)方法(不具有利用SiH4和NH3氣體的等離子體)形成的氮化硅。在隨后的具有等離子體環(huán)境的工藝中，介電鈍化層212保護下面的第二 II1-V族化合物層210免受損害。
[0040]接下來，通過光刻和蝕刻工藝來限定介電保護層212中的通孔214以暴露AlGaN層210的頂面的一部分。在一些實例中，介電鈍化層212是氮化硅并且在包括BCl3的干蝕刻環(huán)境下在氮化硅中蝕刻通孔214。
[0041]再次參照圖1，方法100繼續(xù)進行操作105。在操作105中，通過介電鈍化層中的通孔來氧化第二 II1-V族化合物層的暴露部分以形成含氧區(qū)。在至少一個實施例中，在約250°C至約500°C的溫度下在包含臭氧(O3)的環(huán)境中實施氧化。在某些實施例中，在包含H2O2、H2O, N2O或NO的環(huán)境中實施氧化。
[0042]圖2C示出實施操作105之后的半導體結構200的截面圖。對第二 II1-V族化合物層210的暴露部分實施氧化工藝以通過通孔214形成含氧區(qū)216。在至少一個實施例中，在約250°C至約500°C的溫度下在包含臭氧(O3)的環(huán)境中實施氧化。臭氧可以提供激活原子，以在低操作溫度(小于500°C)下將第二 II1-V族化合物層210轉化成含氧層。低操作溫度防止載流子溝道209在氧化過程中受損。不會影響半導體結構200的電性能。在某些實施例中，在包含H2O2、H20、N20或NO的環(huán)境中實施氧化。含氧區(qū)216包括含有氧和來自第二 II1-V族化合物層的至少一種組分的化合物。在至少一個實例中，第二 II1-V族化合物層210是AlGaN層并且含氧區(qū)216的化合物包括Al2O3和Ga203。
[0043]氧化消耗暴露的第二 II1-V族化合物層210 (并且將暴露的第二 II1-V族化合物層210轉化成含氧區(qū)216)并且在載流子溝道209中產生全耗盡區(qū)218。由于耗盡區(qū)218，載流子溝道209變成常閉狀態(tài)。應該施加正柵極電壓以使該HEMT的載流子溝道209導通。該HEMT也被稱作增強型HEMT。
[0044]在至少一個實施例中，含氧區(qū)216在通孔214下方嵌入第二 II1-V族化合物層210中。在某些實施例中，含氧區(qū)216進一步延伸進入第一 II1-V族化合物層208內并且嵌入第二 II1-V族化合物層210中和第一 II1-V族化合物層208的頂部中。含氧區(qū)216的厚度D2在約5nm至約50nm的范圍內。在一些實例中，(含氧區(qū)216的)厚度D2與(第二 II1-V族化合物層210的)厚度D1的比值在約0.5至約1.15的范圍內。在某些實例中，D2ZiD1的比值在約0.8至約1.15的范圍內。超出這些范圍，含氧區(qū)216不可能有效地耗盡載流子溝道209的耗盡區(qū)218中的電子,或者HEMT可能遭遇低導通電流(low on-current)問題。
[0045]再次參照圖1，方法100繼續(xù)進行操作106。在操作106中，在氧化的第二 II1-V族化合物層和介電鈍化層上沉積柵極介電層。在某些實施例中，在不同的工藝步驟中在同一加工室中實施操作105中的氧化第二 II1-V族化合物層的暴露部分的步驟和操作106中的沉積柵極介電層的步驟。
[0046]圖2D示出實施操作106之后的半導體結構200的截面圖。在圖2C所示的半導體結構200的上方沉積柵極介電層220。柵極介電層220包括第一部分220A、第二部分220B和第三部分220C。在氧化的第二 II1-V族化合物層210 (和含氧區(qū)216)上沉積第一部分220A。沿著通孔214的內表面沉積第二部分220B。在介電鈍化層212上沉積第三部分220C。在含氧區(qū)216和稍后形成的柵電極之間形成柵極介電層220。柵極介電層220可以將該HEMT的閾值電壓增加至更高電平并且防止來自柵電極的漏電流流向第二 II1-V族化合物層210。對于各種應用，該HEMT可以以更高的工作電壓工作。
[0047]在一些實施例中，柵極介電層220的厚度在約3nm至約50nm的范圍內。在一些實例中，柵極介電層220包括氧化硅、氮化硅、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化
Tp O
[0048]在至少一個實施例中，通過原子層沉積(ALD)方法來形成柵極介電層220。ALD方法基于汽相化學工藝的順序使用。大多數(shù)ALD反應使用兩種通常被稱為前體的化學物質。這些前體以順序的方式一次與一個表面發(fā)生反應。通過反復地將生長表面暴露給前體，沉積柵極介電層220。ALD方法提供具有高質量的柵極介電層220的均勻厚度。在一個實例中，柵極介電層220是氧化鋯。在一些實施例中，第一前體包括四(乙基甲基氨基)鋯(TEMAZr)或氯化鋯(ZrCl4)。在一些實施例中，第二前體包括為了氧化第一前體材料以形成單層的氧氣。在一些實例中，第二前體包括臭氧(O3)、氧氣、水(H2O)、N2O或H2O-H2O215在其他實施例中，通過等離子體增強化學汽相沉積(PECVD)或低壓化學汽相沉積(LPCVD)來形成柵極介電層220。
[0049]在某些實施例中，在不同的工藝步驟中在同一 ALD加工室中實施形成含氧區(qū)216的步驟(步驟105)和沉積柵極介電層220的步驟(步驟106)。在具有包含臭氧(O3)的環(huán)境的ALD室中實施操作105中的氧化，以將暴露的第二 II1-V族化合物層210轉化成含氧區(qū)216。然后，利用前述ALD方法在同一 ALD室中實施操作106中的沉積柵極介電層220。
[0050]再次參照圖1，方法100繼續(xù)進行操作107。在操作107中，在氧化的第二 II1-V族化合物層上方和部分柵極介電層上形成柵電極。
[0051]圖2E示出實施操作107之后的半導體結構200的截面圖。柵極介電層220在含氧區(qū)216上方的第一部分220A上形成柵電極222。柵電極222的一部分嵌入介電鈍化層212中。柵極介電層220的第二部分220B位于柵電極222的外表面的一部分上。柵極介電層220的第三部分220C位于柵電極222的一部分的下方并且位于介電鈍化層212的上方。在至少一個實例中，柵電極層沉積在柵極介電層220上并且過填充圖2D所示的通孔214。對柵電極層實施光刻和蝕刻工藝以限定柵電極222。在一些實施例中，柵電極222包括含有例如鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)和鎢(W)的難熔金屬或其化合物的導電材料層。在另一個實例中，柵電極222包括鎳(Ni)、金(Au)或銅(Cu)。在一些實施例中，介電保護層221形成在柵電極222上和介電鈍化層212上方以在隨后的操作中保護柵電極222。
[0052]再次參照圖1，方法100繼續(xù)進行操作108。在操作108中，在第二 II1-V族化合物層上源極部件和漏極部件形成在柵電極的相對側上。
[0053]圖2F示出實施操作108之后的半導體結構200的截面圖。通過光刻和蝕刻工藝在柵極介電層220和介電鈍化層212 (以及任選的介電保護層221)中限定位于柵電極相對側的兩個開口(未示出)以暴露部分第二 II1-V族化合物層210的部分。
[0054]金屬層沉積在柵極介電層220 (和介電鈍化層212)的上方，該金屬層過填充開口并且與第二 II1-V族化合物層210接觸。光刻膠層(未示出)形成在金屬層上方并且對其進行顯影以在開口上方形成部件。通過反應離子蝕刻(RIE)工藝去除未被光刻膠層的部件覆蓋的金屬層，該反應離子蝕刻(RIE)工藝向下蝕刻金屬層的暴露部分以到達柵極介電層220的下面。在蝕刻工藝之后生成金屬部件224。將金屬部件224配置為用于HEMT的源極部件或漏極部件。在形成金屬部件224之后去除光刻膠層。在形成金屬部件224的蝕刻工藝期間，介電鈍化層212保護下面的第二 II1-V族化合物層210免受損害。在蝕刻工藝期間，不會影響位于第二 II1-V族化合物層210下面的載流子溝道209中的載流子。正面地影響半導體結構200的電性能。因此，可以增加整體裝配的產量。
[0055]在一些實施例中，金屬部件224的金屬層包括一種或多種導電材料。在至少一個實例中，金屬層不含金(Au)而包含T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN或AlCu合金。在另一個實例中，金屬層包括底部Ti/TiN層、位于底部Ti/TiN層上面的AlCu層以及位于AlCu層上面的頂部Ti層。金屬層的形成方法包括原子層沉積(ALD)或物理汽相沉積(PVD)工藝。在至少一個實施例中，可以對金屬部件224施加熱退火工藝，使得金屬部件、第二 II1-V族化合物層210和第一 II1-V族化合物層208發(fā)生反應以形成金屬間化合物。源極/漏極部件224的金屬間化合物提供與載流子溝道209的更有效的電連接。盡管Au可以用于形成金屬部件224，但是通過不在金屬部件224中使用Au，也可以在硅襯底上的集成電路的生產線中實施方法100。因此，可以消除Au對硅制造工藝造成的污染問題。
[0056]在上述實施例中，將柵電極222、源極/漏極部件224和載流子溝道209配置成晶體管。當對柵電極222施加電壓時，可以調節(jié)晶體管的器件電流。
[0057]圖3是根據(jù)本發(fā)明的某些實施例形成具有HEMT的半導體結構的方法300的流程圖。圖4A至圖4F是根據(jù)圖3的方法300的各個實施例的處于各個制造階段的具有HEMT的半導體結構400的截面圖?？梢栽趫D3的方法300的之前、期間或之后提供附加工藝。圖4A至圖4F中的一些結構可以基本上類似于圖2A至圖2F中所公開的實施例并且這里不再重復常用結構的描述，但是該描述在以下實施例中也完全適用。
[0058]現(xiàn)在參照圖3，方法300的流程圖開始于操作301。在襯底上方外延生長第一 II1-V族化合物層。在至少一個實施例中，在襯底上方的至少一個緩沖層上形成第一 II1-V族化合物層。接下來，方法300繼續(xù)進行至操作302，其中，在第一 II1-V族化合物層上外延生長第二 II1-V族化合物層。第二 II1-V族化合物層的組成與第一 II1-V族化合物層不同。
[0059]參照圖4A，該圖4A是實施操作301和302之后的半導體結構400的襯底402的一部分的放大截面圖。在襯底402和稍后形成的第一 II1-V族化合物層408之間形成至少一個緩沖層。在圖4A的實施例中，緩沖層404和406形成在襯底402上并且用作界面以降低襯底402和稍后形成的第一 II1-V族化合物層408之間的晶格失配。在襯底402的上方(在緩沖層406上)生長第一 II1-V族化合物層408 (也稱作溝道層)。在第一 II1-V族化合物層408上生長第二 II1-V族化合物層410(也稱作供體層)?？梢酝ㄟ^金屬有機物汽相外延(MOVPE)來外延生長第一 II1-V族化合物層408和第二 II1-V族化合物層410。在第一 II1-V族化合物層408和第二 II1-V族化合物層410之間限定界面411。2-DEG的載流子溝道409緊鄰界面411位于第一 II1-V族化合物層408處。在圖4A至圖4F的實施例中，第二 II1-V族化合物層410的厚度D1在約IOnm至約50nm的范圍內?？梢栽谂c半導體結構200的襯底202、緩沖層(204和206)、第一 II1-V族化合物層208和第二 II1-V族化合物層210相關的上下文中找到襯底402、緩沖層(404和406)、第一 II1-V族化合物層408和第二 II1-V族化合物層410的材料和制造方法的細節(jié)，因此這里不再重復。
[0060]再次參照圖3，方法300繼續(xù)進行操作303、304和305。在操作303中，在第二II1-V族化合物層上沉積介電鈍化層。在操作304中，在介電鈍化層中蝕刻開口以暴露部分第二 II1-V族化合物層。在操作305中，在第二 II1-V族化合物層上源極/漏極部件形成在相應開口中。
[0061]圖4B示出實施操作303、304和305之后的半導體結構400的截面圖。在第二 II1-V族化合物層410的頂面上沉積介電鈍化層412。在一些實施例中，介電鈍化層412包括氧化硅或氮化硅。在至少一個實例中，介電鈍化層412是通過實施低壓化學汽相沉積(LPCVD)方法而不具有利用SiH4和NH3氣體的等離子體形成的氮化硅。接下來，通過光刻和蝕刻工藝限定介電鈍化層412中的開口(未示出)以暴露第二 II1-V族化合物層410的頂面的部分。
[0062]在介電鈍化層412的上方沉積金屬層，該金屬層過度填充開口并且接觸第二II1-V族化合物層410。在金屬層的上方形成圖案化的光刻膠層(未示出)以在開口上方形成部件。通過反應離子蝕刻(RIE)工藝去除未被光刻膠層的部件覆蓋的金屬層。在蝕刻工藝之后生成金屬部件424。將金屬部件424配置為用于HEMT的位于第二 II1-V族化合物層410上的相應開口中的源極部件或漏極部件。在形成金屬部件424之后去除光刻膠層?？梢栽谂c半導體結構200中的介電鈍化層212和金屬部件224相關的上下文中找到介電鈍化層412和金屬部件424的材料和制造方法的細節(jié)，因此這里不再重復。
[0063]再次參照圖3，方法300繼續(xù)進行操作306和307。在操作306中，在源極/漏極部件和介電鈍化層上沉積介電保護層。在操作307中，在介電保護層和介電鈍化層中蝕刻通孔以暴露第二 II1-V族化合物層介于源極/漏極部件之間的部分。
[0064]圖4C示出實施操作306和307之后的半導體結構400的截面圖。在金屬部件424和介電鈍化層412的頂面上沉積介電保護層413。在一些實施例中，介電保護層413包括氧化硅和氮化硅?？梢酝ㄟ^等離子體增強化學汽相沉積(PECVD)方法來形成介電保護層413。介電保護層413覆蓋源極/漏極部件424，并且在稍后的制造操作中的退火工藝或蝕刻工藝期間避免暴露源極/漏極部件424。
[0065]接下來，在源極/漏極部件424之間通孔414形成介電保護層413和介電鈍化層412中。在介電保護層413的頂面上(也在介電鈍化層412的上方)形成圖案化的掩模層(未示出)并且實施蝕刻工藝以去除介電保護層413和介電鈍化層412的一部分。通孔414暴露第二 II1-V族化合物層410的一部分并且被配置為用于稍后柵電極形成的位置。
[0066]再次參照圖3，方法300繼續(xù)進行操作308。在操作308中，通過介電保護層和介電鈍化層中的通孔氧化第二 II1-V族化合物層的暴露部分以形成含氧區(qū)。在至少一個實施例中，在約250°C至約500°C的溫度下在包含臭氧(O3)的環(huán)境中實施氧化。在某些實施例中，在包含H2O2、H2O、N2O或NO的環(huán)境中實施氧化。
[0067]圖4D示出實施操作308之后的半導體結構400的截面圖。對第二 II1-V族化合物層410的暴露部分實施氧化工藝以通過通孔414形成含氧區(qū)416。含氧區(qū)416包括含有氧和來自第二 II1-V族化合物層的至少一種組分的化合物。氧化消耗暴露的第二 II1-V族化合物層410 (并且將第二 II1-V族化合物層410轉化成含氧區(qū)416)并且在載流子溝道409中生成全耗盡區(qū)418。載流子溝道409由于耗盡區(qū)418而變成常閉狀態(tài)?？梢栽谂c半導體結構200中的含氧區(qū)216相關的上下文中找到含氧區(qū)416的材料和制造方法的細節(jié)，因此這里不再重復。[0068]在至少一個實施例中，含氧區(qū)416在通孔414下方嵌入第二 II1-V族化合物層410中。在某些實施例中，含氧區(qū)416進一步延伸進入第一 II1-V族化合物層408內并且嵌入第二 II1-V族化合物層410中和第一 II1-V族化合物層408的頂部中。含氧區(qū)416的厚度D2在約5nm至約50nm的范圍內。在一些實例中，(含氧區(qū)416的)厚度D2與(第二 II1-V族化合物層410的)厚度D1的比值在約0.5至約1.15的范圍內。在某些實例中，D2ZiD1的比值在約0.8至約1.15的范圍內。超出這些范圍，含氧區(qū)416可能不會有效地耗盡載流子溝道409的耗盡區(qū)418中的電子，或者HEMT可能遭遇低導通電流問題。
[0069]再次參照圖3，方法300繼續(xù)進行操作309。在操作309中，柵極介電層沉積在氧化的第二 II1-V族化合物層和介電保護層上，以及沉積在介電鈍化層上方。在某些實施例中，在不同的工藝步驟中，在同一加工室中實施操作308中的氧化第二 II1-V族化合物層的暴露部分的步驟和操作309中的沉積柵極介電層的步驟。
[0070]圖4E示出實施操作309之后的半導體結構400的截面圖。在圖4D所示的半導體結構400的上方沉積柵極介電層420。柵極介電層420包括第一部分、第二部分和第三部分。在氧化的第二 II1-V族化合物層410 (也是含氧區(qū)416)上沉積第一部分。沿著通孔414的內表面沉積第二部分。在介電保護層413上沉積第三部分。也在源極/漏極部件424的上方沉積柵極介電層420。在含氧區(qū)416和稍后形成的柵電極之間形成柵極介電層420。柵極介電層420可以將該HEMT的閾值電壓增加至更高電平并且防止來自柵電極的漏電流流向第二 II1-V族化合物層410。對于各種應用，該HEMT可以以更高的工作電壓工作。可以在與半導體結構200中的柵極介電層220相關的上下文中找到柵極介電層420的材料和制造方法的細節(jié)，因此這里不再重復。
[0071]再次參照圖3，方法300繼續(xù)進行操作310。在操作310中，在氧化的第二 II1-V族化合物層上方和部分柵極介電層上形成柵電極。
[0072]圖4F示出實施操作310之后的半導體結構400的截面圖。在含氧區(qū)416的上方的柵極介電層420的一部分上形成柵電極422。柵電極422也位于載流子溝道409的耗盡區(qū)418的上面。在至少一個實例中，柵電極層沉積在柵極介電層420上并且過填充圖4E所示的通孔414。對柵電極層實施光刻和蝕刻工藝以限定柵電極422。在一些實施例中，柵電極422包括含有例如鈦(Ti)、氮化鈦(TiN)、鈦鎢(TiW)和鎢(W)的難熔金屬或其化合物的導電材料層。在另一個實例中，柵電極422包括鎳(Ni)、金(Au)或銅(Cu)。介電保護層413在形成柵電極422的蝕刻工藝期間避免暴露下面的源極/漏極部件424。
[0073]本發(fā)明的一個方面描述了一種半導體結構。第二 II1-V族化合物層設置在第一II1-V族化合物層上并且在組成上與第一 II1-V族化合物層不同。介電鈍化層設置在第二II1-V族化合物層上。源極部件和漏極部件設置在第二 II1-V族化合物層上，并且延伸穿過介電鈍化層。柵電極設置在介于源極部件和漏極部件之間的第二 II1-V族化合物層的上方。柵電極具有外表面。含氧區(qū)至少嵌入柵電極下方的第二 II1-V族化合物層中。柵極介電層具有第一部分和第二部分。第一部分位于柵電極下方并且位于含氧區(qū)上。第二部分位于柵電極的外表面的一部分上。
[0074]本發(fā)明的另一方面描述了一種半導體結構。該半導體結構包括設置在硅襯底上的至少一個II1-V族化合物緩沖層。第一 II1-V族化合物層設置在該至少一個II1-V族化合物緩沖層上。第二 II1-V族化合物層設置在第一 II1-V族化合物層上并且在組成上與第一II1-V族化合物層不同。介電鈍化層設置在第二 II1-V族化合物層上。介電鈍化層具有暴露第二 II1-V族化合物層的一部分的通孔。含氧區(qū)至少嵌入位于通孔下方的第二 II1-V族化合物層的暴露部分中。柵極介電層設置在通孔的內表面和含氧區(qū)上，并且位于介電鈍化層的至少一部分的上方。柵電極設置在柵極介電層的一部分上和含氧區(qū)的上方。源極部件和漏極部件在第二 II1-V族化合物層上設置在柵電極的相對側。源極部件和漏極部件延伸穿過介電鈍化層并且與第二 II1-V族化合物層接觸。
[0075]本發(fā)明也描述形成半導體結構的方法的方面。該方法包括在第一 II1-V族化合物層上外延生長第二 II1-V族化合物層。在第二 II1-V族化合物層上沉積介電鈍化層。在介電鈍化層中蝕刻通孔以暴露第二 II1-V族化合物層的一部分。通過介電鈍化層中的通孔氧化第二 II1-V族化合物層的暴露部分。在氧化的第二 II1-V族化合物層上和介電鈍化層的上方沉積柵極介電層。在柵極介電層的一部分上和氧化的第二 II1-V族化合物層的上方形成柵電極。在第二 II1-V族化合物層上源極部件和漏極部件形成在柵電極的相對側。
[0076]雖然已經詳細地描述了實施例及其優(yōu)點，但是應當理解在本文中可以進行多種變化、替換以及改變，而不背離通過所附權利要求所限定的本發(fā)明的精神和范圍。作為本領域普通技術人員根據(jù)本發(fā)明將很容易地理解，根據(jù)本發(fā)明可以利用實施與本文中所述的相應實施例基本上相同的功能或實現(xiàn)基本上相同的結果的工藝、機器、制造、材料組分、裝置、方法或步驟。因此，所附權利要求預期在其范圍內包括這些工藝、機器、制造、材料組分、裝置、方法或步驟。
【權利要求】
1.一種高電子遷移率晶體管(HEMT)，包括: 第一 II1-V族化合物層； 第二 II1-V族化合物層，設置在所述第一 II1-V族化合物層上并且在組成上不同于所述第一 II1-V族化合物層； 介電鈍化層，設置在所述第二 πι-v族化合物層上； 源極部件和漏極部件，設置在所述第二 II1-V族化合物層上，并且延伸穿過所述介電鈍化層； 柵電極，在所述源極部件和所述漏極部件之間設置在所述第二 II1-V族化合物層的上方，所述柵電極具有外表面； 含氧區(qū)，在所述柵電極下方至少嵌入所述第二 II1-V族化合物層；以及柵極介電層，包括第一部分和第二部分，其中，所述第一部分位于所述柵電極下方且位于所述含氧區(qū)上，而所述第二部分位于所述柵電極的所述外表面的一部分上。
2.根據(jù)權利要求1所述的HEMT，其中，所述含氧區(qū)嵌入所述第二II1-V族化合物層中和所述第一 πι-v族化合物層的頂部中。
3.根據(jù)權利要求1所述的HEMT，其中，所述第二II1-V族化合物層具有厚度D1，所述含氧區(qū)具有厚度D2，并且D2ZiD1的比值在約0.5至約1.15的范圍內。
4.根據(jù)權利要求1所述的HEMT，其中，所述含氧區(qū)包括含有氧和來自所述第二II1-V族化合物層的至少一種組分的化合物。
5.根據(jù)權利要求1所述的HEMT，其中，所述含氧區(qū)耗盡緊鄰所述第一II1-V族化合物層和所述第二 II1-V族化合物層之間的界面所定位的載流子溝道的一部分。
6.根據(jù)權利要求1所述的HEMT，其中，所述柵極介電層包括氧化硅、氮化硅、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿。
7.根據(jù)權利要求1所述的HEMT，還包括位于所述源極部件和所述漏極部件上且位于所述柵極介電層下方的介電保護層。
8.根據(jù)權利要求1所述的HEMT，其中，所述源極部件和所述漏極部件均不含金(Au)而包含 T1、Co、N1、W、Pt、Ta、Pd、Mo、TiN 或 AlCu 合金。
9.一種高電子遷移率晶體管(HEMT)，包括: 至少一個緩沖層，設置在硅襯底上； 第一 II1-V族化合物層，設置在所述至少一個緩沖層上； 第二 II1-V族化合物層，設置在所述第一 II1-V族化合物層上并且在組成上不同于所述第一 II1-V族化合物層； 介電鈍化層，設置在所述第二 II1-V族化合物層上，所述介電鈍化層具有暴露所述第二 II1-V族化合物層的一部分的通孔； 含氧區(qū)，在所述通孔下方至少嵌入所述第二 II1-V族化合物層的暴露部分中； 柵極介電層，設置在所述通孔的內表面和所述含氧區(qū)上，并且位于所述介電鈍化層的至少一部分的上方； 柵電極，設置在所述柵極介電層的一部分上且設置在所述含氧區(qū)的上方；以及源極部件和漏極部件，在所述第二 II1-V族化合物層上設置在所述柵電極的相對側，所述源極部件和所述漏極部件延伸穿過所述介電鈍化層并且與所述第二 II1-V族化合物層接觸。
10.一種形成高電子遷移率晶體管(HEMT)的方法，所述方法包括: 在第一 II1-V族化合物層上外延生長第二 II1-V族化合物層； 在所述第二 II1-V族化合物層上沉積介電鈍化層； 在所述介電鈍化層中蝕刻通孔以暴露所述第二 II1-V族化合物層的一部分； 通過所述介電鈍化層中的所述通孔氧化所述第二 II1-V族化合物層的暴露部分； 在所述第二 II1-V族化合物層的被氧化部分上以及在所述介電鈍化層的上方沉積柵極介電層； 在所述柵極介電層的一部分上以及所氧化的所述第二 II1-V族化合物層的上方形成柵電極；以及 在所述第二 II1-V族化合物層上形成位于所述柵電極的相對側上的源極部件和漏極部件。
【文檔編號】H01L21/335GK103915492SQ201310100070
【公開日】2014年7月9日 申請日期:2013年3月26日 優(yōu)先權日:2012年12月28日
【發(fā)明者】邱漢欽, 陳祈銘, 喻中一, 蔡嘉雄 申請人:臺灣積體電路制造股份有限公司