鰭制造方法
【專(zhuān)利摘要】本申請(qǐng)公開(kāi)了一種鰭制造方法。一示例方法可以包括：在襯底上形成掩模層；對(duì)掩模層進(jìn)行構(gòu)圖，以在其中形成開(kāi)口；以及通過(guò)開(kāi)口，在襯底上生長(zhǎng)半導(dǎo)體層以形成鰭。
【專(zhuān)利說(shuō)明】魚(yú)耆制造方法

【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種鰭制造方法。

【背景技術(shù)】
[0002]為了應(yīng)對(duì)半導(dǎo)體器件的不斷小型化所帶來(lái)的挑戰(zhàn)，已經(jīng)提出了多種高性能器件，例如FinFET(鰭式場(chǎng)效應(yīng)晶體管)等。FinFET是一種立體型器件，包括在襯底上豎直形成的鰭(fin)以及與鰭相交的柵堆疊。在柵的控制下，可以在鰭中形成器件的導(dǎo)電溝道。由于可以提升鰭的高度而不增加其占用面積(footprint)，從而可以增加每單位占用面積的電流驅(qū)動(dòng)能力。
[0003]但是，隨著器件的不斷小型化，F(xiàn)inFET的制造也面臨更多挑戰(zhàn)。例如，通常通過(guò)對(duì)襯底進(jìn)行刻蝕來(lái)形成鰭。但是，在刻蝕過(guò)程中，纖細(xì)的鰭極易坍塌。


【發(fā)明內(nèi)容】

[0004]本公開(kāi)的目的至少部分地在于提供一種鰭制造方法，以有助于更可靠地制造鰭。
[0005]根據(jù)本公開(kāi)的一個(gè)方面，提供了一種制造FinFET的方法，包括:在襯底上形成掩模層；對(duì)掩模層進(jìn)行構(gòu)圖，以在其中形成開(kāi)口 ；以及通過(guò)開(kāi)口，在襯底上生長(zhǎng)半導(dǎo)體層以形成鰭。
[0006]根據(jù)本發(fā)明的示例性實(shí)施例，通過(guò)在襯底上的(由掩模層等限定的)限定空間內(nèi)生長(zhǎng)半導(dǎo)體層，來(lái)形成鰭。這樣，在鰭的生長(zhǎng)過(guò)程中，掩模層等可以對(duì)鰭起到支撐作用。因此，可以更加可靠地制造鰭。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007]通過(guò)以下參照附圖對(duì)本公開(kāi)實(shí)施例的描述，本公開(kāi)的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0008]圖1-9是示出了根據(jù)本公開(kāi)實(shí)施例的制造鰭的流程中多個(gè)階段的示意圖；
[0009]圖10是示出了根據(jù)本公開(kāi)另一實(shí)施例的基于鰭制造的FinFET的示意圖，
[0010]其中，各圖中(a)為俯視圖，(b)為沿(a)中BB'線的截面圖。

【具體實(shí)施方式】
[0011]以下，將參照附圖來(lái)描述本公開(kāi)的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開(kāi)的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開(kāi)的概念。
[0012]在附圖中示出了根據(jù)本公開(kāi)實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。
[0013]在本公開(kāi)的上下文中，當(dāng)將一層/元件稱(chēng)作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。
[0014]根據(jù)本公開(kāi)的實(shí)施例，提供了一種制造鰭的方法。根據(jù)該方法，在襯底上形成掩模層，然后將掩模層構(gòu)圖為具有與要形成的鰭相對(duì)應(yīng)的開(kāi)口。接著，可以通過(guò)該開(kāi)口，在襯底上生長(zhǎng)半導(dǎo)體層，以形成鰭。在鰭的生長(zhǎng)過(guò)程中，掩模層可以有效充當(dāng)鰭的支撐物。在形成鰭之后，可以去除掩模層。
[0015]根據(jù)一有利示例，可以在襯底上先形成隔離層(例如，在制造FinFET的情況下，可以用來(lái)隔離襯底和隨后形成的FinFET的柵堆疊)，然后再在該隔離層上形成掩模層。在這種情況下，在掩模層中形成開(kāi)口之后，還可以進(jìn)一步以掩模層為掩模對(duì)隔離層進(jìn)行構(gòu)圖以在其中形成開(kāi)口，從而可以露出下方的襯底以便進(jìn)行鰭的生長(zhǎng)。
[0016]在常規(guī)技術(shù)中，通常通過(guò)淀積電介質(zhì)材料然后回蝕來(lái)形成這樣的隔離層。但是，回蝕很難有效控制隔離層的高度在襯底上的一致性。例如，當(dāng)器件在襯底上的分布并不均勻時(shí)，即便在相同的回蝕條件下，器件分布較密區(qū)域的回蝕程度與器件分布較疏區(qū)域的回蝕程度通常也會(huì)存在差異。因此，難以控制各器件中鰭頂面到隔離層頂面的高度(可以對(duì)應(yīng)于器件的溝道區(qū)的寬度)在襯底上的一致性，從而導(dǎo)致器件性能之間的一致性較差。而根據(jù)本公開(kāi)的該示例，由于不需要回蝕，從而可以在形成隔離層的過(guò)程中有效地控制其高度在襯底上保持基本均勻，特別是在通過(guò)氧化處理來(lái)形成隔離層的情況下。
[0017]備選地，可以去除部分掩模層，剩余的掩模層可以位于鰭兩側(cè)，以充當(dāng)隔離層。當(dāng)然，也可以在去除掩模層之后，通過(guò)淀積并回蝕電介質(zhì)層來(lái)形成隔離層。
[0018]另外，由于需要形成的與鰭相對(duì)應(yīng)的開(kāi)口很小，例如根據(jù)光刻工藝曝光時(shí)存在困難。為了降低對(duì)掩模層進(jìn)行構(gòu)圖時(shí)的困難，根據(jù)本公開(kāi)的一有利示例，可以在掩模層上設(shè)置構(gòu)圖輔助層。然后，可以對(duì)構(gòu)圖輔助層進(jìn)行構(gòu)圖，以在其中形成開(kāi)口(可以稍大)。接著，可以通過(guò)側(cè)墻(spacer)形成工藝，在開(kāi)口的側(cè)壁上形成側(cè)墻，以減小開(kāi)口的尺寸。這樣，可以構(gòu)圖輔助層和側(cè)墻為掩模，來(lái)對(duì)掩模層進(jìn)行構(gòu)圖，從而能夠在其中形成尺寸減小的開(kāi)口。
[0019]在如上所述制造鰭之后，可以按照多種方式來(lái)以該鰭為基礎(chǔ)，制造多種半導(dǎo)體器件如FinFET。例如，可以在襯底(或者，在隔離層)上形成與鰭相交的柵堆疊(包括柵介質(zhì)層和柵導(dǎo)體層)。在形成柵堆疊時(shí)，可以采用先柵工藝或后柵工藝。另外，可以在鰭位于柵堆疊兩側(cè)的部分中形成源/漏區(qū)等。
[0020]本公開(kāi)可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0021]如圖1所示，提供襯底1000。襯底1000可以是各種形式的合適襯底，例如體半導(dǎo)體襯底如S1、Ge等，化合物半導(dǎo)體襯底如SiGe、GaAs> GaSb> AlAs、InAs> InP、GaN> SiC、InGaAs, InSb、InGaSb等，絕緣體上半導(dǎo)體襯底(SOI)等。為方便說(shuō)明，以下以體硅襯底及娃系材料為例進(jìn)行描述。
[0022]在襯底1000上，可以例如通過(guò)淀積，依次形成隔離層1002、掩模層1004和構(gòu)圖輔助層1006。例如，隔離層1002可以包括氧化物(如氧化硅)，厚度為約30nm-300nm ;掩模層1004可以包括氮化物(如氮化硅)，厚度為約1nm-1OOnm ;構(gòu)圖輔助層1006可以包括非晶硅，厚度為約10nm-100nm。在隔離層1002包括氧化物的情況下，隔離層1002也可以通過(guò)氧化處理來(lái)形成，這有助于形成厚度均勻的隔離層1002。這里需要指出的是，這些層的材料選擇主要是為了能夠在后繼處理中提供所需的刻蝕選擇性。本領(lǐng)域技術(shù)人員可以根據(jù)所需設(shè)計(jì)，適當(dāng)選擇形成這些層中的一些或全部以及適當(dāng)選擇這些層的材料。
[0023]然后，如圖2所示，可以對(duì)構(gòu)圖輔助層1006進(jìn)行構(gòu)圖，以在其中形成開(kāi)口 Gl。開(kāi)口Gl的寬度可以根據(jù)電路設(shè)計(jì)需要和加工工藝適當(dāng)確定。例如，可以在構(gòu)圖輔助層1006上涂覆光刻膠(未示出)，通過(guò)掩模對(duì)其進(jìn)行曝光，并進(jìn)行顯影，以在光刻膠中形成與要形成的開(kāi)口 Gl相對(duì)應(yīng)的開(kāi)口。然后，可以通過(guò)例如反應(yīng)離子刻蝕(RIE)，對(duì)構(gòu)圖輔助層1006進(jìn)行刻蝕，從而在其中形成開(kāi)口 G1。隨后，可以去除光刻膠。
[0024]為減小開(kāi)口 Gl的尺寸以制造更小的鰭，可以在開(kāi)口 Gl的側(cè)壁上形成側(cè)墻。具體地，如圖3所示，可以在圖2所示結(jié)構(gòu)的表面上例如通過(guò)淀積形成一層電介質(zhì)層(如，氧化物)1008。該層1008的厚度基本上確定了隨后形成的側(cè)墻的厚度(例如為約5nm-30nm)，可以根據(jù)設(shè)計(jì)合理設(shè)定。隨后，可以對(duì)電介質(zhì)層1008進(jìn)行各向異性刻蝕如RIE，其去除其橫向延伸部分，從而留下其縱向延伸部分，得到側(cè)墻1008'，如圖4所示。這樣，構(gòu)圖輔助層1006中的開(kāi)口 Gl由于側(cè)墻1008'而成為尺寸減小的開(kāi)口 G2。
[0025]隨后，如圖5所示，可以構(gòu)圖輔助層1006和側(cè)墻10V為掩模，對(duì)掩模層1004進(jìn)行選擇性刻蝕如RIE，從而將開(kāi)口 G2轉(zhuǎn)移到掩模層1004中，以在掩模層1004中形成開(kāi)口G3。開(kāi)口 G3的大小與開(kāi)口 G2的大小大致相同，且小于開(kāi)口 Gl的大小。
[0026]在完成對(duì)掩模層1004的構(gòu)圖之后，可以如圖6所示，去除構(gòu)圖輔助層1006。在構(gòu)圖輔助層1006包括非晶硅的情況下，這例如可以通過(guò)TMAH溶液對(duì)構(gòu)圖輔助層1006進(jìn)行選擇性刻蝕來(lái)實(shí)現(xiàn)。圖6中示出了側(cè)墻1008'也被去除的情況。然后，如圖7所示，可以構(gòu)圖后的掩模層1004為掩模，對(duì)隔離層1002進(jìn)行選擇性刻蝕如RIE，從而在隔離層1002中也形成開(kāi)口。這樣，在掩模層1004和隔離層1002中形成了貫穿的開(kāi)口 G4，該開(kāi)口 G4的大小與開(kāi)口 G2的大小大致相同，且小于開(kāi)口 Gl的大小。而且，該開(kāi)口 G4露出了襯底1000。
[0027]這樣，可以如圖8所示，通過(guò)該開(kāi)口 G4，在襯底1000上生長(zhǎng)(例如，外延生長(zhǎng))半導(dǎo)體層1010。在生長(zhǎng)半導(dǎo)體層1010時(shí)，可以使其完全充滿(mǎn)開(kāi)口 G4。隨后，可以對(duì)半導(dǎo)體層1010進(jìn)行平坦化處理如化學(xué)機(jī)械拋光(CMP)，使其留于開(kāi)口 G4內(nèi)，從而形成形狀與開(kāi)口 G4相對(duì)應(yīng)的鰭。半導(dǎo)體層1010可以包括與襯底1000相同或不同的半導(dǎo)體材料，例如Si或SiGe等。在生長(zhǎng)半導(dǎo)體層1010時(shí)，可以根據(jù)需要對(duì)其進(jìn)行原位摻雜，如N型或P型摻雜。
[0028]接著，如圖9所示，可以去除掩模層1004，從而得到在襯底1000上形成的鰭1010。而且，根據(jù)該實(shí)施例，還完成了隔離層1002的制作。
[0029]以這樣的襯底1000和鰭1010為基礎(chǔ)，可以制作多種器件如FinFET。圖10中示出了示例FinFET。具體地，該FinFET包括在襯底1000上形成的鰭1010，以及在襯底1000上鰭1010兩側(cè)形成的隔離層1002。在隔離層1002上，形成了與鰭1010相交的柵堆疊，包括柵介質(zhì)層1012和柵導(dǎo)體層1014。柵介質(zhì)層1012可以包括高K柵介質(zhì)例如Hf02，厚度為約lnm_5nm,典型的為2nm。柵導(dǎo)體層1014可以包括金屬柵導(dǎo)體。優(yōu)選地,在柵介質(zhì)層1012和柵導(dǎo)體層1014之間還可以形成功函數(shù)調(diào)節(jié)層(未示出)。另外，在鰭1010位于柵堆疊的兩偵牝可以形成源/漏區(qū)(未示出)。本領(lǐng)域技術(shù)人員知道多種方式來(lái)制造FinFET，在此不再贅述。
[0030]在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0031]以上對(duì)本公開(kāi)的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本公開(kāi)的范圍。本公開(kāi)的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開(kāi)的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開(kāi)的范圍之內(nèi)。
【權(quán)利要求】
1.一種制造鰭的方法，包括: 在襯底上形成掩模層； 對(duì)掩模層進(jìn)行構(gòu)圖，以在其中形成開(kāi)口 ；以及 通過(guò)開(kāi)口，在襯底上生長(zhǎng)半導(dǎo)體層以形成鰭。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 在襯底上形成隔離層，其中掩模層形成于該隔離層上， 其中，該方法還包括:以形成有開(kāi)口的掩模層為掩模，對(duì)隔離層進(jìn)行構(gòu)圖以在其中形成開(kāi)口。
3.根據(jù)權(quán)利要求1所述的方法，還包括:在掩模層上形成構(gòu)圖輔助層， 其中，對(duì)掩模層進(jìn)行構(gòu)圖包括: 對(duì)構(gòu)圖輔助層進(jìn)行構(gòu)圖，以在其中形成開(kāi)口 ； 在開(kāi)口的側(cè)壁上形成側(cè)墻；以及 以構(gòu)圖輔助層和側(cè)墻為掩模，對(duì)掩模層進(jìn)行構(gòu)圖。
4.根據(jù)權(quán)利要求2所述的方法，還包括:在掩模層上形成構(gòu)圖輔助層， 其中，對(duì)掩模層進(jìn)行構(gòu)圖包括: 對(duì)構(gòu)圖輔助層進(jìn)行構(gòu)圖，以在其中形成開(kāi)口 ； 在開(kāi)口的側(cè)壁上形成側(cè)墻；以及 以構(gòu)圖輔助層和側(cè)墻為掩模，對(duì)掩模層進(jìn)行構(gòu)圖。
5.根據(jù)權(quán)利要求4所述的方法，其中，襯底包括體硅襯底，隔離層包括氧化硅，掩模層包括氮化硅，構(gòu)圖輔助層包括非晶硅，且側(cè)墻包括氧化硅。
6.根據(jù)權(quán)利要求1所述的方法，還包括: 對(duì)生長(zhǎng)的半導(dǎo)體層進(jìn)行平坦化處理。
7.根據(jù)權(quán)利要求1所述的方法，其中，生長(zhǎng)的半導(dǎo)體層包括Si或SiGe。
8.根據(jù)權(quán)利要求1所述的方法，還包括:在生長(zhǎng)半導(dǎo)體層時(shí)對(duì)半導(dǎo)體層進(jìn)行原位摻雜。
【文檔編號(hào)】H01L21/336GK104078332SQ201310100291
【公開(kāi)日】2014年10月1日 申請(qǐng)日期:2013年3月26日 優(yōu)先權(quán)日:2013年3月26日
【發(fā)明者】唐兆云, 閆江, 唐波, 許靜, 王紅麗 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所