Flash器件及其制造方法
【專利摘要】公開了一種FLASH器件及其制造方法，該半導(dǎo)體器件包括：半導(dǎo)體襯底；半導(dǎo)體襯底中的阱區(qū)；位于阱區(qū)上的夾層結(jié)構(gòu)，該夾層結(jié)構(gòu)包括背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)，其中阱區(qū)作為背柵導(dǎo)體的導(dǎo)電路徑的一部分；與半導(dǎo)體鰭片相交的前柵堆疊，該前柵堆疊包括依次設(shè)置的浮柵電介質(zhì)、浮柵導(dǎo)體、控制柵電介質(zhì)和控制柵導(dǎo)體，并且浮柵電介質(zhì)將浮柵導(dǎo)體和半導(dǎo)體鰭片隔開；位于背柵導(dǎo)體上方以及半導(dǎo)體鰭片上方的絕緣帽蓋，并且絕緣帽蓋將背柵導(dǎo)體與控制柵導(dǎo)體隔開；以及與半導(dǎo)體鰭片提供的溝道區(qū)相連的源區(qū)和漏區(qū)。該半導(dǎo)體器件可以實(shí)現(xiàn)高集成度和低功耗。
【專利說明】FLASH器件及其制造方法

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及半導(dǎo)體技術(shù)，更具體地，涉及包含鰭片(Fin)的FLASH器件及其制造方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，希望在減小半導(dǎo)體器件的尺寸以提高集成度的同時(shí)減小功耗。為了減小由于漏電導(dǎo)致的功耗，提出了在半導(dǎo)體襯底中形成的UTBB (uI tra-thiηburied oxide body)型器件。UTBB型器件包括位于半導(dǎo)體襯底中的超薄掩埋氧化物層、位于超薄氧化物埋層上方的前柵堆疊和源/漏區(qū)、以及位于超薄掩埋氧化物層下方的背柵。在工作中，通過向背柵施加偏置電壓，可以在維持速度不變的情形下顯著減小功耗。目前還難以將UTBB技術(shù)結(jié)合到鰭型FLASH器件中。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是提供一種利用鰭片和背柵改善性能的FLASH器件及其制造方法。
[0004]根據(jù)本發(fā)明的一方面，提供了一種FLASH器件，包括:半導(dǎo)體襯底；半導(dǎo)體襯底中的阱區(qū)；位于阱區(qū)上的夾層結(jié)構(gòu)，該夾層結(jié)構(gòu)包括背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)，其中阱區(qū)作為背柵導(dǎo)體的導(dǎo)電路徑的一部分；位于半導(dǎo)體鰭片下部的穿通阻止層；與半導(dǎo)體鰭片相交的前柵堆疊，該前柵堆疊包括依次設(shè)置的浮柵電介質(zhì)、浮柵導(dǎo)體、控制柵電介質(zhì)和控制柵導(dǎo)體，并且浮柵電介質(zhì)將浮柵導(dǎo)體和半導(dǎo)體鰭片隔開，并且浮柵電介質(zhì)將浮柵導(dǎo)體和半導(dǎo)體鰭片隔開；位于背柵導(dǎo)體上方以及半導(dǎo)體鰭片上方的絕緣帽蓋，并且絕緣帽蓋將背柵導(dǎo)體與控制柵導(dǎo)體隔開以及與半導(dǎo)體鰭片提供的溝道區(qū)相連的源區(qū)和漏區(qū)。
[0005]根據(jù)本發(fā)明的另一方面，提供了一種制造FLASH器件的方法，包括:在半導(dǎo)體襯底中形成阱區(qū)，使得半導(dǎo)體襯底位于阱區(qū)上方的部分形成半導(dǎo)體層；在阱區(qū)上形成夾層結(jié)構(gòu)，該夾層結(jié)構(gòu)包括背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的由半導(dǎo)體層形成的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)，其中阱區(qū)作為背柵導(dǎo)體的導(dǎo)電路徑的一部分；在半導(dǎo)體鰭片下部形成穿通阻止層；形成與半導(dǎo)體鰭片相交的前柵堆疊，該前柵堆疊包括從下至上設(shè)置的浮柵電介質(zhì)、浮柵導(dǎo)體、控制柵電介質(zhì)和控制柵導(dǎo)體，并且浮柵電介質(zhì)將浮柵導(dǎo)體和半導(dǎo)體鰭片隔開，并且浮柵電介質(zhì)將浮柵導(dǎo)體和半導(dǎo)體鰭片隔開；以及形成與半導(dǎo)體鰭片提供的溝道區(qū)相連的源區(qū)和漏區(qū)。
[0006]本發(fā)明的FLASH器件包括與兩個(gè)半導(dǎo)體鰭片的各自一個(gè)側(cè)面相鄰的背柵導(dǎo)體。由于背柵導(dǎo)體未形成在半導(dǎo)體鰭片下方，因此可以根據(jù)需要獨(dú)立地確定該背柵導(dǎo)體與作為導(dǎo)電路徑的一部分的阱區(qū)之間的接觸面積，以避免背柵導(dǎo)體產(chǎn)生的自熱效應(yīng)。并且，由于在形成背柵導(dǎo)體時(shí)不需要執(zhí)行穿過半導(dǎo)體鰭片的離子注入，因此可以避免對溝道區(qū)的非有意摻雜而導(dǎo)致FLASH器件性能波動。
[0007]該半導(dǎo)體器件結(jié)合了鰭型FLASH器件和UTBB型器件的優(yōu)點(diǎn)，一方面可以利用背柵導(dǎo)體控制或動態(tài)調(diào)整FLASH器件的閾值電壓，在維持速度不變的情形下顯著減小功耗，另一方面可以利用Fin抑制短溝道效應(yīng)，在縮小FLASH器件時(shí)維持FLASH器件的性能。因此，該半導(dǎo)體器件可以在減小FLASH器件的尺寸以提高集成度的同時(shí)減小功耗。并且，并且該FLASH器件的制造方法與現(xiàn)有的半導(dǎo)體工藝兼容，因而制造成本低。

【專利附圖】

【附圖說明】
[0008]通過以下參照附圖對本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0009]圖1-15是示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造FLASH器件的方法的各個(gè)階段的FLASH結(jié)構(gòu)的示意圖。
[0010]圖16-17示出了根據(jù)本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例的制造FLASH器件的方法的一部分階段的FLASH結(jié)構(gòu)的示意圖。
[0011]圖18-19示出了根據(jù)本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例的制造FLASH器件的方法的一部分階段的FLASH結(jié)構(gòu)的示意圖。
[0012]圖20示出了根據(jù)本發(fā)明的優(yōu)選實(shí)施例的FLASH器件的分解透視圖。

【具體實(shí)施方式】
[0013]以下將參照附圖更詳細(xì)地描述本發(fā)明。在各個(gè)附圖中，相同的元件采用類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個(gè)部分沒有按比例繪制。
[0014]為了簡明起見，可以在一幅圖中描述經(jīng)過數(shù)個(gè)步驟后獲得的半導(dǎo)體結(jié)構(gòu)。
[0015]應(yīng)當(dāng)理解，在描述器件的結(jié)構(gòu)時(shí)，當(dāng)將一層、一個(gè)區(qū)域稱為位于另一層、另一個(gè)區(qū)域“上面”或“上方”時(shí)，可以指直接位于另一層、另一個(gè)區(qū)域上面，或者在其與另一層、另一個(gè)區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個(gè)區(qū)域?qū)⑽挥诹硪粚?、另一個(gè)區(qū)域“下面”或“下方”。
[0016]如果為了描述直接位于另一層、另一個(gè)區(qū)域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。
[0017]在本申請中，術(shù)語“半導(dǎo)體結(jié)構(gòu)”指在制造半導(dǎo)體器件的各個(gè)步驟中形成的整個(gè)半導(dǎo)體結(jié)構(gòu)的統(tǒng)稱，包括已經(jīng)形成的所有層或區(qū)域。在下文中描述了本發(fā)明的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來實(shí)現(xiàn)本發(fā)明。
[0018]除非在下文中特別指出，F(xiàn)LASH器件的各個(gè)部分可以由本領(lǐng)域的技術(shù)人員公知的材料構(gòu)成。半導(dǎo)體材料例如包括II1-V族半導(dǎo)體，如GaAs、InP、GaN、SiC,以及IV族半導(dǎo)體，如S1、Ge。柵導(dǎo)體可以由能夠?qū)щ姷母鞣N材料形成，例如金屬層、摻雜多晶硅層、或包括金屬層和摻雜多晶硅層的疊層?xùn)艑?dǎo)體或者是其他導(dǎo)電材料，例如為TaC、TiN、TaTbN、TaErN、TaYbN, TaSiN, HfSiN, MoSiN, RuTax、NiTax, MoNx、TiSiN, TiCN, TaAlC, TiAlN, TaN、PtSix、Ni3S1、Pt、Ru、Ir、Mo、W、HfRu、RuOx和所述各種導(dǎo)電材料的組合。柵電介質(zhì)可以由S12或介電常數(shù)大于S12的材料構(gòu)成，例如包括氧化物、氮化物、氧氮化物、硅酸鹽、鋁酸鹽、鈦酸鹽，其中，氧化物例如包括Si02、HfO2, ZrO2, A1203、T12, La2O3，氮化物例如包括Si3N4，硅酸鹽例如包括HfS1x，鋁酸鹽例如包括LaAlO3,鈦酸鹽例如包括SrT13,氧氮化物例如包括S1N。并且，柵電介質(zhì)不僅可以由本領(lǐng)域的技術(shù)人員公知的材料形成，也可以采用將來開發(fā)的用于柵電介質(zhì)的材料。
[0019]本發(fā)明可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0020]參照圖1-15描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造FLASH器件的方法的示例流程，其中，在圖15(a)中示出了 FLASH器件結(jié)構(gòu)的俯視圖及截面圖的截取位置，在圖1_14和15(b)中示出在半導(dǎo)體鰭片的寬度方向上沿線A-A截取的FLASH器件結(jié)構(gòu)的截面圖，在圖15(c)中示出在半導(dǎo)體鰭片的寬度方向上沿線B-B截取的FLASH器件結(jié)構(gòu)的截面圖，在圖15 (d)中示出在半導(dǎo)體鰭片的長度方向上沿線C-C截取的FLASH器件結(jié)構(gòu)的截面圖。
[0021]該方法開始于塊狀的半導(dǎo)體襯底101。在塊狀的半導(dǎo)體襯底101中形成阱區(qū)102，使得半導(dǎo)體襯底101位于阱區(qū)102上方的部分形成半導(dǎo)體層103，并且阱區(qū)102將半導(dǎo)體層103和半導(dǎo)體襯底101隔開。在半導(dǎo)體襯底101中形成阱區(qū)102的工藝是已知的，例如采用離子注入從而在半導(dǎo)體層中形成摻雜區(qū)然后進(jìn)行退火以激活摻雜區(qū)中的摻雜劑。針對P型FLASH可以形成N型阱區(qū)102，針對N型FLASH可以形成P型阱區(qū)102。進(jìn)一步地，通過已知的沉積工藝，如電子束蒸發(fā)(EBM)、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、濺射等，在半導(dǎo)體層103上依次形成第一掩模層104、第二掩模層105和第三掩模層106。然后,例如通過旋涂在第三掩模層106上形成光致抗蝕劑層PR，并通過其中包括曝光和顯影的光刻工藝將光致抗蝕劑層PR形成用于限定背柵的圖案(例如，寬度約為15nm-100nm的開口)，如圖1所示。
[0022]半導(dǎo)體襯底101 由選自 S1、Ge、SiGe、GaAs、GaSb, AlAs、InAs, InP、GaN、SiC、InGaAs,InSb和InGaSb構(gòu)成的組中的一種組成。在一個(gè)示例中，半導(dǎo)體襯底101例如是單晶硅襯底。正如下文將要描述的，半導(dǎo)體層103將形成半導(dǎo)體鰭片，并且決定了半導(dǎo)體鰭片的大致高度?？梢愿鶕?jù)需要控制控制離子注入和退火的工藝參數(shù)，以控制阱區(qū)102的深度及延伸范圍。結(jié)果，可以獲得所需厚度的半導(dǎo)體層103。
[0023]第一掩模層104、第二掩模層105和第三掩模層106可以由所需化學(xué)和物理性質(zhì)的材料組成，從而在蝕刻步驟中獲得所需的蝕刻選擇性，和/或在化學(xué)機(jī)械拋光(CMP)中作為停止層，和/或在最終的FLASH器件中進(jìn)一步作為絕緣層。并且，根據(jù)使用的材料，第一掩模層104、第二掩模層105和第三掩模層106可以采用相同或不同的上述沉積工藝形成。在一個(gè)示例中，第一掩模層104是通過熱氧化形成的厚度約為5-15nm的氧化硅層，第二掩模層105是通過濺射形成的厚度約為50nm-200nm的非晶硅層，第三掩模層106是通過濺射形成的厚度約為5-15nm的氮化娃層。
[0024]然后，采用光致抗蝕劑層PR作為掩模，通過干法蝕刻，如離子銑蝕刻、等離子蝕亥IJ、反應(yīng)離子蝕刻、激光燒蝕，或者通過使用蝕刻劑溶液的濕法蝕刻，從上至下去除第三掩模層106和第二掩模層105的暴露部分而形成開口，如圖2所示。由于蝕刻的選擇性，或者通過控制蝕刻時(shí)間，使得該蝕刻步驟停止在第一掩模層的頂部?？梢远鄠€(gè)步驟的蝕刻分別蝕刻不同層。在一個(gè)示例中，第一步蝕刻包括采用反應(yīng)離子蝕刻，使用一種合適的蝕刻劑，相對于例如由非晶娃組成的第二掩模層105去除上面的例如由氮化娃組成的第三掩模層106的暴露部分，第二步蝕刻包括采用反應(yīng)離子蝕刻，使用另一種合適的蝕刻劑，相對于例如由氧化硅組成的第一掩模層104去除上面的例如由非晶硅組成的第二掩模層105的暴露部分。
[0025]然后，通過在溶劑中溶解或灰化去除光致抗蝕劑層PR。通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成共形的第四掩模層107。通過各向異性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，去除第四掩模層107在第三掩模層106上方橫向延伸的部分以及位于開口的底部(即第一掩模層104上)的部分，使得第四掩模層107位于開口內(nèi)壁上的部分保留而形成側(cè)墻，如圖3所示。正如下文將要描述的，第四掩模層107將用于限定半導(dǎo)體鰭片的寬度?？梢愿鶕?jù)所需的半導(dǎo)體鰭片的寬度控制第四掩模層107的厚度。在一個(gè)示例中，第四掩模層107是通過原子層沉積形成的厚度約為3nm-28nm的氮化硅層。
[0026]然后，采用第三掩模層106和第四掩模層107作為硬掩模，通過上述已知的蝕刻工藝經(jīng)由開口去除第一掩模層104的暴露部分。并且進(jìn)一步蝕刻半導(dǎo)體層103和阱區(qū)102的暴露部分，直至穿過半導(dǎo)體層103并且在阱區(qū)102中達(dá)到預(yù)定的深度，如圖4所示?？梢愿鶕?jù)設(shè)計(jì)需要確定開口在阱區(qū)102中的部分的深度，并且通過控制蝕刻時(shí)間來控制該部分的深度。在一個(gè)示例中，該部分的深度例如是約10nm-30nm，從而可以足夠大以阻止阱區(qū)102中的摻雜劑在隨后的步驟中擴(kuò)散到半導(dǎo)體鰭片中。
[0027]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成共形的電介質(zhì)層。通過各向異性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，去除該電介質(zhì)層在第三掩模層106上方橫向延伸的部分以及位于開口的底部(即阱區(qū)102在開口內(nèi)的暴露表面上)的部分，使得該電介質(zhì)層位于開口內(nèi)壁上的部分保留而形成側(cè)墻形式的背柵電介質(zhì)108，如圖5所示。代替其中沉積電介質(zhì)層的工藝，可以通過熱氧化直接在半導(dǎo)體層103和阱區(qū)102位于開口內(nèi)的側(cè)壁上形成氧化物側(cè)墻形式的背柵電介質(zhì)108。在一個(gè)示例中，背柵電介質(zhì)108是厚度約為10nm-30nm的氧化娃層。
[0028]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成導(dǎo)體層。該導(dǎo)體層至少填滿開口。對該導(dǎo)體層進(jìn)行回蝕刻，去除位于開口外部的部分，并且進(jìn)一步去除該導(dǎo)體層位于開口內(nèi)的一部分，從而在開口內(nèi)形成背柵導(dǎo)體109，如圖6所示。背柵導(dǎo)體109與半導(dǎo)體層103之間由背柵電介質(zhì)108隔開。背柵導(dǎo)體109由選自TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax, NiTax, MoNx, TiSiN、TiCN、TaAlC、TiAIN、TaN、PtSix、Ni3S1、Pt、Ru、Ir、Mo、W、HfRu, RuOx、摻雜的多晶硅中的至少一種組成。在一個(gè)示例中，背柵導(dǎo)體109由摻雜為N型或P型的多晶硅組成，摻雜濃度例如為I X 118CnT3-1 X 121CnT3。
[0029]用于形成背柵導(dǎo)體109的回蝕刻使得背柵導(dǎo)體109的頂部位于背柵電介質(zhì)108的下方?？蛇x地，可以進(jìn)一步相對于背柵導(dǎo)體109選擇性地回蝕刻背柵電介質(zhì)108，使得背柵電介質(zhì)108和背柵導(dǎo)體109的頂部大致齊平。
[0030]然后，在未使用掩模的情形下，通過上述已知的蝕刻工藝，相對于第二掩模層105，選擇性地完全去除位于第二掩模層105上方的第三掩模層106，從而暴露第二掩模層105的表面。在一個(gè)不例中，在第二掩模層105由非晶娃組成以及第三掩模層106由氧化娃組成的情形下，可以使用氫氟酸作為蝕刻劑選擇性地去除氧化硅。通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成絕緣層。該絕緣層至少填滿開口，從而覆蓋背柵導(dǎo)體109的頂部表面。對該絕緣層進(jìn)行回蝕刻，去除位于開口外部的部分。在一個(gè)示例中，該絕緣層是通過濺射形成的氮化硅層。該絕緣層與第四掩模層107 —起形成絕緣帽蓋107’，如圖7所示。該蝕刻可能進(jìn)一步去除該絕緣層位于開口內(nèi)的一部分。通過控制回蝕刻的時(shí)間，使得該絕緣層位于開口內(nèi)的部分覆蓋背柵導(dǎo)體109的頂部，并且提供所需的電絕緣特性。
[0031]然后，在未使用掩模的情形下，通過上述已知的蝕刻工藝，相對于絕緣帽蓋107’和第一掩模層104,選擇性地完全去除第二掩模層105,從而暴露第一掩模層104的表面,如圖8所不。在一個(gè)不例中，在第一掩模層104由氧化娃組成、第二掩模層105由非晶娃組成以及絕緣帽蓋107’由氮化硅組成的情形下，可以使用四甲基氫氧化銨(TMAH)作為蝕刻劑選擇性地去除非晶硅。
[0032]然后，采用絕緣帽蓋107’作為硬掩模，通過上述已知的蝕刻工藝完全去除半導(dǎo)體層103的暴露部分。并且進(jìn)一步蝕刻阱區(qū)102的暴露部分直至達(dá)到預(yù)定的深度，如圖9所示。正如下文將描述的，阱區(qū)102將作為背柵的導(dǎo)電路徑的一部分。可以通過控制蝕刻時(shí)間來控制蝕刻的深度，使得阱區(qū)102維持一定的厚度以減小相關(guān)的寄生電阻。
[0033]這里需要指出的是，盡管在該示例中在蝕刻半導(dǎo)體層103之后進(jìn)一步蝕刻阱區(qū)102，但是本公開不限于此。例如，可以只蝕刻半導(dǎo)體層103或其一部分，而不蝕刻阱區(qū)102，特別是在如下所述形成穿通阻止層的情況下。
[0034]該蝕刻將半導(dǎo)體層103圖案化成位于背柵導(dǎo)體109兩側(cè)的兩個(gè)半導(dǎo)體鰭片103’，背柵導(dǎo)體109與兩個(gè)半導(dǎo)體鰭片103’之間由各自的背柵電介質(zhì)108隔開，從而形成鰭片-背柵-鰭片(Fin-Back Gate-Fin)的夾層結(jié)構(gòu)。半導(dǎo)體鰭片103’是初始的半導(dǎo)體襯底101 的一部分，因此同樣由選自 S1、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb和InGaSb構(gòu)成的組中的一種組成。在圖9所示的示例中，半導(dǎo)體鰭片103’的形狀為條帶,其長度沿著垂直于紙面的方向，其寬度沿著紙面內(nèi)的橫向方向，其高度沿著紙面內(nèi)的垂直方向。半導(dǎo)體鰭片103’的高度大致由初始的半導(dǎo)體層103的厚度決定，半導(dǎo)體鰭片103’的寬度大致由初始的第四掩模層107的厚度決定，半導(dǎo)體鰭片103’的長度則可以根據(jù)設(shè)計(jì)需要通過附加的蝕刻步驟限定。在該蝕刻步驟以及隨后的工藝步驟中，先前形成的背柵導(dǎo)體109為半導(dǎo)體鰭片103’提供了機(jī)械支撐和保護(hù)，從而可以獲得高成品率。
[0035]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成第一絕緣層110，如圖10所示。第一絕緣層110的厚度足以填充在形成半導(dǎo)體鰭片103’的蝕刻步驟中形成的位于半導(dǎo)體鰭片103’側(cè)面的開口，并且還覆蓋絕緣帽蓋107’。如果需要，可以進(jìn)一步通過濺射或者附加的化學(xué)機(jī)械拋光平整第一絕緣層HO的表面。
[0036]然后，通過選擇性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，回蝕刻第一絕緣層110。該蝕刻不僅去除第一絕緣層I1位于絕緣帽蓋107’的頂部上的部分，而且減小第一絕緣層110位于半導(dǎo)體鰭片103’兩側(cè)的開口內(nèi)的部分的厚度。控制蝕刻的時(shí)間，使得第一絕緣層110的表面略高于阱區(qū)102的頂部或者基本持平，并且暴露位于阱區(qū)上方的半導(dǎo)體鰭片103，的側(cè)面。
[0037]作為可選的步驟，采用離子注入在第一絕緣層110中注入摻雜劑，如圖11所示。由于表面的離子散射，摻雜劑可以容易地從第一絕緣層110的表面附近進(jìn)入半導(dǎo)體鰭片103’的下部使得半導(dǎo)體鰭片103’的下部形成穿通阻止層111，如圖12所示。替代地，可以采用附加的熱退火將摻雜劑從第一絕緣層110推入(drive-1n)半導(dǎo)體鰭片103’中而形成穿通阻止層111。穿通阻止層111還可能包括阱區(qū)102位于第一絕緣層110的表面附近的一部分。
[0038]針對不同類型的FET可以采用不同的摻雜劑。在N型FET中可以使用P型摻雜齊U，例如B，在P型FET中可以使用N型摻雜劑，例如P、As。結(jié)果，穿通阻止層111將半導(dǎo)體鰭片103’與半導(dǎo)體襯底101中的阱區(qū)102隔開。并且，穿通阻止層111的摻雜類型與源區(qū)和漏區(qū)的摻雜類型相反，并且高于半導(dǎo)體襯底101中的阱區(qū)102的摻雜濃度。雖然阱區(qū)102可以斷開源區(qū)和漏區(qū)之間的漏電流路徑，在一定程度上起到穿通阻止層的作用，但位于半導(dǎo)體鰭片103’下方附加的高摻雜的穿通阻止層112可以進(jìn)一步改善抑制源區(qū)和漏區(qū)之間的漏電流的效果。
[0039]然后，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成浮柵電介質(zhì)112(例如，氧化硅或氮化硅或高K電介質(zhì))，如圖13所示。在一個(gè)示例中，該浮柵電介質(zhì)112為約
0.8-1.5nm厚的氧化娃層。浮柵電介質(zhì)112覆蓋兩個(gè)半導(dǎo)體鰭片103’的各自的一個(gè)側(cè)面。
[0040]如圖14所示，通過上述已知的沉積工藝，在半導(dǎo)體結(jié)構(gòu)的表面上形成浮柵導(dǎo)體113 (例如，摻雜多晶硅，厚度為約3-10nm)。進(jìn)一步地，通過上述已知的沉積工藝在半導(dǎo)體結(jié)構(gòu)的表面上繼續(xù)形成控制柵電介質(zhì)117 (例如，氧化硅或高K電介質(zhì)，厚度為約1.0-1Onm)和控制柵導(dǎo)體118(例如，多晶硅，厚度為約50-150nm)。如果需要，可以對控制柵導(dǎo)體118的表面進(jìn)行化學(xué)機(jī)械拋光(CMP)，以獲得平整的表面。這樣就獲得了前柵堆疊層，為浮柵介質(zhì)、浮柵導(dǎo)體、控制柵介質(zhì)以及控制柵導(dǎo)體組成的疊層。
[0041]然后，采用光致抗蝕劑掩模，將整個(gè)前柵堆疊層圖案化為與半導(dǎo)體鰭片103’相交的前柵堆疊。然后，通過在溶劑中溶解或灰化去除光致抗蝕劑層。通過上述已知的沉積工藝，在整個(gè)半導(dǎo)體結(jié)構(gòu)的表面上形成氮化物層。在一個(gè)示例中，該氮化物層為厚度約5-20nm的氮化硅層。通過各向異性的蝕刻工藝(例如，反應(yīng)離子蝕刻)，去除氮化物層的橫向延伸的部分，使得氮化物層位于前柵堆疊的側(cè)面上的垂直部分保留，從而形成柵極側(cè)墻114，如圖 15(a)、15(b)、15 (c)和 15(d)所示。
[0042]通常，由于形狀因子(例如前柵堆疊的厚度大于兩倍的鰭的高度，或者采用上小下大的鰭片形狀)，半導(dǎo)體鰭片103’側(cè)面上的氮化物層厚度比前柵堆疊的側(cè)面上的氮化物層厚度小，從而在該蝕刻步驟中可以完全去除半導(dǎo)體鰭片103’側(cè)面上的氮化物層。否則，半導(dǎo)體鰭片103’側(cè)面上的氮化物層可能會影響后續(xù)源/漏區(qū)的形成?？梢圆捎酶郊拥难谀＿M(jìn)一步去除半導(dǎo)體鰭片103’側(cè)面上的氮化物層。
[0043]浮柵電介質(zhì)112、浮柵導(dǎo)體113、控制柵電介質(zhì)117和控制柵導(dǎo)體118 —起形成前柵堆疊。在圖15 (a)、15(b)、15 (c)和15(d)所示的示例中，前柵堆疊的形狀為條帶，并且沿著與半導(dǎo)體鰭片的長度垂直的方向延伸。
[0044]在隨后的步驟中，可以按照常規(guī)的工藝，以前柵堆疊和柵極側(cè)墻114作為硬掩模，形成與半導(dǎo)體鰭片103’提供的溝道區(qū)相連的源區(qū)和漏區(qū)。在一個(gè)示例中，源區(qū)和漏區(qū)可以是半導(dǎo)體鰭片103’兩端的通過離子注入或原位摻雜形成的摻雜區(qū)。在另一個(gè)示例中，源區(qū)和漏區(qū)可以是與半導(dǎo)體鰭片103的兩端或側(cè)面接觸的附加的半導(dǎo)體層中通過離子注入或原位摻雜形成的摻雜區(qū)。
[0045]參照圖16-17描述根據(jù)本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例的制造FLASH器件的方法的一部分階段的示例流程，其中，在圖16(a)和17(a)中示出了 FLASH結(jié)構(gòu)的俯視圖及截面圖的截取位置，在圖16(b)和17(b)中示出在半導(dǎo)體鰭片的寬度方向上沿線A-A截取的FLASH結(jié)構(gòu)的截面圖，在圖16(c)和17(c)中示出在半導(dǎo)體鰭片的寬度方向上沿線B-B截取的FLASH結(jié)構(gòu)的截面圖，在圖16(d)和17(d)中示出在半導(dǎo)體鰭片的長度方向上沿線C-C截取的FLASH結(jié)構(gòu)的截面圖。
[0046]根據(jù)該優(yōu)選實(shí)施例，在圖15所示的步驟之后進(jìn)一步執(zhí)行圖16和17所示的步驟以形成應(yīng)力作用層。
[0047]然后，在半導(dǎo)體鰭片103’的暴露側(cè)面上外延生長應(yīng)力作用層115，如圖16(a)、16(b) ,16(c)和16(d)所示。應(yīng)力作用層115還形成在控制柵導(dǎo)體118上。該應(yīng)力作用層115的厚度應(yīng)當(dāng)足以在半導(dǎo)體鰭片103’上施加期望的應(yīng)力。
[0048]針對不同類型的FinFET可以形成不同的應(yīng)力作用層115。通過應(yīng)力作用層115向FLASH的溝道區(qū)施加合適的應(yīng)力，可以提高載流子的遷移率，從而減小導(dǎo)通電阻并提高器件的開關(guān)速度。為此，采用與半導(dǎo)體鰭片103’的材料不同的半導(dǎo)體材料形成應(yīng)力作用層115，可以產(chǎn)生期望的應(yīng)力。對于N型FLASH，應(yīng)力作用層115例如是在Si襯底上形成的C的含量約為原子百分比0.2-2%的S1:C層，沿著溝道區(qū)的縱向方向?qū)系绤^(qū)施加拉應(yīng)力。對于P型FLASH，應(yīng)力作用層115例如是在Si襯底上形成的Ge的含量約為原子百分比15-75%的SiGe層，沿著溝道區(qū)的縱向方向?qū)系绤^(qū)施加壓應(yīng)力。
[0049]然后，通過上述已知的沉積工藝，在整個(gè)半導(dǎo)體結(jié)構(gòu)的表面上形成第二絕緣層116。在一個(gè)示例中，第二絕緣層116例如是氧化硅層，并且厚度足以填充在形成半導(dǎo)體鰭片103’的蝕刻步驟中形成的位于半導(dǎo)體鰭片103’側(cè)面的開口，并且還覆蓋控制柵導(dǎo)體118的頂部表面。以柵極側(cè)墻114作為停止層，對第二絕緣層116進(jìn)行化學(xué)機(jī)械拋光，以獲得平整的表面，如圖17 (a)、17(b)、17 (c)和17(d)所示。該化學(xué)機(jī)械拋光去除應(yīng)力作用層115的位于前柵堆疊上方的部分，并且暴露前柵堆疊的頂部表面，即控制柵導(dǎo)體118的頂面。
[0050]進(jìn)一步地，如前所述，在隨后的步驟中，可以按照常規(guī)的工藝，以控制柵導(dǎo)體118和柵極側(cè)墻114作為硬掩模，形成與半導(dǎo)體鰭片103’提供的溝道區(qū)相連的源區(qū)和漏區(qū)。在一個(gè)示例中，源區(qū)和漏區(qū)可以是半導(dǎo)體鰭片103’兩端的通過離子注入或原位摻雜形成的摻雜區(qū)。在另一個(gè)示例中，源區(qū)和漏區(qū)可以是與半導(dǎo)體鰭片103’的兩端或側(cè)面接觸的附加的半導(dǎo)體層中通過離子注入或原位摻雜形成的摻雜區(qū)。
[0051]參照圖18-19描述根據(jù)本發(fā)明的進(jìn)一步優(yōu)選實(shí)施例的制造半導(dǎo)體器件的方法的一部分階段的示例流程，其中，在圖18(a)和19(a)中示出了半導(dǎo)體結(jié)構(gòu)的俯視圖及截面圖的截取位置，在圖18(b)和19(b)中示出在半導(dǎo)體鰭片的寬度方向上沿線A-A截取的半導(dǎo)體結(jié)構(gòu)的截面圖，在圖18(c)和19(c)中示出在半導(dǎo)體鰭片的寬度方向上沿線B-B截取的半導(dǎo)體結(jié)構(gòu)的截面圖，在圖18(d)和19(d)中示出在半導(dǎo)體鰭片的長度方向上沿線C-C截取的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0052]根據(jù)該優(yōu)選實(shí)施例，在圖15的步驟中形成犧牲柵導(dǎo)體113’和犧牲柵電介質(zhì)112’，并且在圖17所示的步驟之后形成應(yīng)力作用層115，并且已經(jīng)形成源區(qū)和漏區(qū)，然后進(jìn)一步執(zhí)行圖18和19所示的步驟采用替代柵堆疊代替包括犧牲柵導(dǎo)體113’和犧牲柵電介質(zhì)112’的犧牲柵堆疊，替代柵堆疊可以包括浮柵電介質(zhì)121、浮柵導(dǎo)體122、控制柵電介質(zhì)123和控制柵導(dǎo)體124。
[0053]具體地，采用第二絕緣層116和柵極側(cè)墻114作為硬掩模，通過上述已知的蝕刻工藝(例如反應(yīng)離子蝕刻)去除犧牲柵導(dǎo)體113’，從而形成柵極開口，如圖18(a)、18(b)、18(c)和18(d)所示?？蛇x地，可以進(jìn)一步去除犧牲柵電介質(zhì)112’位于柵極開口底部的部分。按照后柵工藝，在柵極開口中形成浮柵電介質(zhì)121、浮柵導(dǎo)體122、控制柵電介質(zhì)123以及控制柵導(dǎo)體124，如圖19 (a)、19(b)、19 (c)和19(d)所示。浮柵電介質(zhì)121、浮柵導(dǎo)體122、控制柵電介質(zhì)123和控制柵導(dǎo)體124 —起形成替代柵堆疊。在一個(gè)不例中，浮柵電介質(zhì)121和控制柵電介質(zhì)123是厚度約為0.3nm-l.2nm的HfO2層，浮柵導(dǎo)體122例如是TiN層，控制柵導(dǎo)體124例如是摻雜的多晶硅。
[0054]根據(jù)上述的各個(gè)實(shí)施例，在形成源區(qū)和漏區(qū)之后，可以在所得到的半導(dǎo)體結(jié)構(gòu)上形成層間絕緣層、位于層間絕緣層中的柱塞、位于層間絕緣層上表面的布線或電極，從而完成FLASH器件的其他部分。
[0055]圖20示出了根據(jù)本發(fā)明的優(yōu)選實(shí)施例的FLASH器件100的分解透視圖，其中為了清楚而未示出第二絕緣層116。該FLASH器件100是采用圖1_19所示的步驟形成，從而包括本發(fā)明的多個(gè)優(yōu)選方面，然而不應(yīng)理解為將本發(fā)明限制為這多個(gè)優(yōu)選方面的組合。此外，為了簡明起見不再重復(fù)在上文中已經(jīng)提及的材料。
[0056]FLASH器件100包括半導(dǎo)體襯底101、半導(dǎo)體襯底101中的阱區(qū)102、位于阱區(qū)102上的夾層結(jié)構(gòu)。該夾層結(jié)構(gòu)包括背柵導(dǎo)體109、位于背柵導(dǎo)體109兩側(cè)的兩個(gè)半導(dǎo)體鰭片103’、以及將背柵導(dǎo)體109與兩個(gè)半導(dǎo)體鰭片103’分別隔開的各自的背柵電介質(zhì)108。阱區(qū)102作為背柵導(dǎo)體109的導(dǎo)電路徑的一部分。穿通阻止層111位于半導(dǎo)體鰭片103’下部。前柵堆疊與半導(dǎo)體鰭片103’相交，該前柵堆疊包括浮柵電介質(zhì)121、浮柵導(dǎo)體122、控制柵電介質(zhì)123以及控制柵導(dǎo)體124，并且浮柵電介質(zhì)121將浮柵導(dǎo)體122和半導(dǎo)體鰭片103，隔開。
[0057]在圖20所示的示例中，浮柵電介質(zhì)121是按照后柵工藝形成的替代柵電介質(zhì)，浮柵導(dǎo)體122是按照后柵工藝形成的替代柵導(dǎo)體，控制柵電介質(zhì)123是按照后柵工藝形成的替代柵電介質(zhì)，控制柵導(dǎo)體124是按照后柵工藝形成的控制柵導(dǎo)體，這些替代結(jié)構(gòu)構(gòu)成了前柵堆疊。柵極側(cè)墻114位于前柵堆疊的側(cè)面上。在后柵工藝期間，雖然去除了犧牲柵電介質(zhì)112’位于柵極開口內(nèi)的部分，但保留了位于柵極側(cè)墻114下方的部分。
[0058]此外，絕緣帽蓋107’位于背柵導(dǎo)體109上方，并且將背柵導(dǎo)體109與前柵堆疊隔開。第一絕緣層I1位于浮柵電介質(zhì)121和阱區(qū)102之間，并且將浮柵電介質(zhì)121和阱區(qū)102隔開。
[0059]FLASH器件100還包括與半導(dǎo)體鰭片103’提供的溝道區(qū)相連的源區(qū)120a和漏區(qū)120b。在圖20所示的示例中，源區(qū)120a和漏區(qū)120b可以是半導(dǎo)體鰭片103’兩端的通過離子注入或原位摻雜形成的摻雜區(qū)。附加的應(yīng)力作用層115與半導(dǎo)體鰭片103’的側(cè)面接觸。四個(gè)柱塞119穿過層間絕緣層分別連接到兩個(gè)半導(dǎo)體鰭片103’的源區(qū)和漏區(qū)。一個(gè)附加的柱塞119連接到控制柵導(dǎo)體124，另一個(gè)附加的柱塞119穿過層間絕緣層和第一絕緣層110連接到阱區(qū)102，從而經(jīng)由阱區(qū)102與背柵導(dǎo)體109相連。
[0060]在以上的描述中，對于各層的構(gòu)圖、蝕刻等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0061 ] 以上對本發(fā)明的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種FLASH器件，包括: 半導(dǎo)體襯底； 半導(dǎo)體襯底中的阱區(qū)； 位于阱區(qū)上的夾層結(jié)構(gòu)，該夾層結(jié)構(gòu)包括背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)，其中阱區(qū)作為背柵導(dǎo)體的導(dǎo)電路徑的一部分； 與半導(dǎo)體鰭片相交的前柵堆疊，該前柵堆疊包括依次設(shè)置的浮柵電介質(zhì)、浮柵導(dǎo)體、控制柵電介質(zhì)和控制柵導(dǎo)體，并且浮柵電介質(zhì)將浮柵導(dǎo)體和半導(dǎo)體鰭片隔開； 位于背柵導(dǎo)體上方以及半導(dǎo)體鰭片上方的絕緣帽蓋，并且絕緣帽蓋將背柵導(dǎo)體與前柵堆疊隔開；以及 與半導(dǎo)體鰭片提供的溝道區(qū)相連的源區(qū)和漏區(qū)。
2.根據(jù)權(quán)利要求1所述的FLASH器件，還包括位于半導(dǎo)體鰭片下部的穿通阻止層。
3.根據(jù)權(quán)利要求2所述的FLASH器件，其中所述半導(dǎo)體器件是N型的，并且所述穿通阻止層和所述阱區(qū)是P型的。
4.根據(jù)權(quán)利要求2所述的FLASH器件，其中所述半導(dǎo)體器件是P型的，并且所述穿通阻止層和所述阱區(qū)是N型的。
5.根據(jù)權(quán)利要求1所述的FLASH器件，其中源區(qū)和漏區(qū)包括半導(dǎo)體鰭片兩端的部分。
6.根據(jù)權(quán)利要求1所述的FLASH器件，其中源區(qū)和漏區(qū)包括與半導(dǎo)體鰭片的兩端接觸的附加的半導(dǎo)體層中的摻雜區(qū)。
7.根據(jù)權(quán)利要求1所述的FLASH器件，其中源區(qū)和漏區(qū)包括與半導(dǎo)體鰭片的側(cè)面接觸的附加的半導(dǎo)體層中的摻雜區(qū)。
8.根據(jù)權(quán)利要求7所述的FLASH器件，其中源區(qū)和漏區(qū)包括與半導(dǎo)體鰭片不同的材料組成。
9.根據(jù)權(quán)利要求1所述的FLASH器件，還包括與半導(dǎo)體鰭片的側(cè)面接觸的附加的應(yīng)力作用層。
10.根據(jù)權(quán)利要求1所述的FLASH器件，其中所述背柵導(dǎo)體由選自TaC、TiN,TaTbN,TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax、NiTax, MoNx、TiSiN, TiCN, TaAlC, TiAlN, TaN、PtSix、Ni3S1、Pt、Ru、Ir、Mo、W、HfRu> RuOx、摻雜的多晶娃中的至少一種組成。
11.一種制造FLASH器件的方法，包括: 在半導(dǎo)體襯底中形成阱區(qū)，使得半導(dǎo)體襯底位于阱區(qū)上方的部分形成半導(dǎo)體層； 在半導(dǎo)體層上形成多個(gè)掩模層； 在所述多個(gè)掩模層中的最頂部的一個(gè)中形成開口； 在開口內(nèi)壁形成側(cè)墻形式的另一個(gè)掩模層； 采用所述另一個(gè)掩模層作為硬掩模，將開口穿過所述多個(gè)掩模層和所述半導(dǎo)體層延伸到阱區(qū)； 在開口內(nèi)壁形成背柵電介質(zhì)； 在開口中形成背柵導(dǎo)體； 在開口中形成包括所述另一個(gè)掩模層的絕緣帽蓋，該絕緣帽蓋覆蓋背柵電介質(zhì)和背柵導(dǎo)體；采用絕緣帽蓋作為硬掩模，將半導(dǎo)體層圖案化為半導(dǎo)體鰭片； 形成與半導(dǎo)體鰭片相交的前柵堆疊，該前柵堆疊包括從下至上設(shè)置的浮柵電介質(zhì)、浮柵導(dǎo)體、控制柵電介質(zhì)和控制柵導(dǎo)體，并且浮柵電介質(zhì)將浮柵導(dǎo)體和半導(dǎo)體鰭片隔開；以及 形成與半導(dǎo)體鰭片提供的溝道區(qū)相連的源區(qū)和漏區(qū)， 其中，背柵導(dǎo)體、位于背柵導(dǎo)體兩側(cè)的由半導(dǎo)體層形成的半導(dǎo)體鰭片、以及將背柵導(dǎo)體與半導(dǎo)體鰭片分別隔開的各自的背柵電介質(zhì)形成夾層結(jié)構(gòu)，其中絕緣帽蓋將背柵導(dǎo)體與控制柵導(dǎo)體隔開，阱區(qū)作為背柵導(dǎo)體的導(dǎo)電路徑的一部分。
12.根據(jù)權(quán)利要求11所述的方法，在圖案化半導(dǎo)體層的步驟和形成前柵堆疊的步驟之間，還包括在半導(dǎo)體鰭片下部形成穿通阻止層。
13.根據(jù)權(quán)利要求12所述的方法，其中形成穿通阻止層包括進(jìn)行離子注入而在半導(dǎo)體鰭片與阱區(qū)相鄰的部分中引入摻雜劑。
14.根據(jù)權(quán)利要求13所述的方法，其中形成穿通阻止層包括在進(jìn)行離子注入之前，形成絕緣層限定穿通阻止層的位置。
15.根據(jù)權(quán)利要求13所述的方法，其中所述半導(dǎo)體器件是N型的，并且在形成阱區(qū)的步驟中使用P型摻雜劑，在形成穿通阻止層的步驟中使用P型摻雜劑。
16.根據(jù)權(quán)利 要求13所述的方法，其中所述FLASH器件是P型的，并且在形成阱區(qū)的步驟中使用N型摻雜劑，在形成穿通阻止層的步驟中使用N型摻雜劑。
17.根據(jù)權(quán)利要求11所述的方法，其中形成源區(qū)和漏區(qū)包括對半導(dǎo)體鰭片的兩端的離子注入。
18.根據(jù)權(quán)利要求11所述的方法，其中形成源區(qū)和漏區(qū)包括形成與半導(dǎo)體鰭片的兩端接觸的附加的半導(dǎo)體層，以及對附加的半導(dǎo)體層進(jìn)行離子注入或原位摻雜。
19.根據(jù)權(quán)利要求11所述的方法，其中形成源區(qū)和漏區(qū)包括形成與半導(dǎo)體鰭片的側(cè)面接觸的附加的半導(dǎo)體層，以及對附加的半導(dǎo)體層進(jìn)行離子注入或原位摻雜。
20.根據(jù)權(quán)利要求11所述的方法，還包括形成與半導(dǎo)體鰭片的側(cè)面上外延生長應(yīng)力作用層。
21.根據(jù)權(quán)利要求11所述的方法，其中所述背柵導(dǎo)體由選自TaC、TiN,TaTbN, TaErN,TaYbN, TaSiN, HfSiN, MoSiN, RuTax、NiTax, MoNx、TiSiN, TiCN, TaAlC, TiAlN, TaN、PtSix、Ni3S1、Pt、Ru、Ir、Mo、W、HfRu> RuOx、摻雜的多晶娃中的至少一種組成。
【文檔編號】H01L21/8247GK104078466SQ201310100318
【公開日】2014年10月1日 申請日期:2013年3月26日 優(yōu)先權(quán)日:2013年3月26日
【發(fā)明者】朱慧瓏 申請人:中國科學(xué)院微電子研究所