專(zhuān)利名稱(chēng)：調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，屬于超大規(guī)模集成電路制造技術(shù)領(lǐng)域。
背景技術(shù)：
當(dāng)今半導(dǎo)體制造業(yè)在摩爾定律的指導(dǎo)下迅速發(fā)展，不斷提高集成電路的性能和集成密度，同時(shí)需要盡可能的減小功耗。制備高性能，低功耗的超短溝器件是未來(lái)半導(dǎo)體制造業(yè)的焦點(diǎn)。當(dāng)進(jìn)入到22納米技術(shù)節(jié)點(diǎn)以后，傳統(tǒng)平面場(chǎng)效應(yīng)晶體管由于日益嚴(yán)重的短溝道效應(yīng)導(dǎo)致泄漏電流不斷增加，不能滿(mǎn)足半導(dǎo)體制造的發(fā)展。為了克服上述問(wèn)題，多柵結(jié)構(gòu)器件由于其優(yōu)秀的柵控性能和輸運(yùn)特性，在克服短溝道效應(yīng)的同時(shí)提高單位面積的驅(qū)動(dòng)電流密度，因而逐漸引起廣泛的關(guān)注。雖然由于多柵結(jié)構(gòu)器件本身的特殊幾何結(jié)構(gòu)，使得其擁有出色的柵控性能，但是這會(huì)使得它的體效應(yīng)因子下降。因此，相比于傳統(tǒng)平面器件，多柵結(jié)構(gòu)器件更難實(shí)現(xiàn)多閾值器件。在同一種工藝條件下實(shí)現(xiàn)多閾值器件的傳統(tǒng)方法是進(jìn)行溝道摻雜，多柵結(jié)構(gòu)器件需要更高的溝道摻雜濃度才能實(shí)現(xiàn)閾值電壓的變化。而由于存在庫(kù)倫雜質(zhì)散射，溝道摻雜濃度提高會(huì)嚴(yán)重影響器件中載流子的遷移率，最終使得驅(qū)動(dòng)電流大幅下降。這是多柵結(jié)構(gòu)器件在大規(guī)模集成電路產(chǎn)品中應(yīng)用的主要困難和挑戰(zhàn)之一。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)多柵結(jié)構(gòu)器件更難實(shí)現(xiàn)多閾值的問(wèn)題，提供了一種調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法。該方案在多柵器件獲得較大范圍多閾值電壓的同時(shí)，又減小了庫(kù)倫雜質(zhì)散射對(duì)于溝 道載流子的影響，使得載流子的遷移率維持在較高水平，保證器件擁有較高的驅(qū)動(dòng)電流。而且，該方案可以通過(guò)與傳統(tǒng)CMOS兼容的工藝方法實(shí)現(xiàn)。本發(fā)明的技術(shù)方案如下:一種調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，其特征是，制備多柵結(jié)構(gòu)器件，使之形成表面高摻雜內(nèi)部低摻雜的溝道雜質(zhì)分布，以SOI襯底上的三柵結(jié)構(gòu)器件為例，如圖1所示(圖2為采用本發(fā)明方案的三柵器件溝道雜質(zhì)濃度分布示意圖):其主要思路是利用雜質(zhì)摻雜在調(diào)節(jié)閾值電壓的同時(shí)，盡量減小庫(kù)倫雜質(zhì)散射對(duì)于載流子的影響，使得載流子的遷移率維持在較高水平:對(duì)于小尺寸(22nm技術(shù)節(jié)點(diǎn)以后)的多柵結(jié)構(gòu)器件，由于全耗盡和體反型的特征，使得載流子分布與傳統(tǒng)平面器件不同。全耗盡多柵結(jié)構(gòu)器件載流子在溝道中的分布，集中在體區(qū)，而與溝道表面具有一定距離。將載流子濃度較低的區(qū)域(溝道表面處)進(jìn)行高摻雜，將載流子濃度較高的區(qū)域(溝道體區(qū))進(jìn)行低摻雜。這使得摻雜雜質(zhì)調(diào)節(jié)閾值電壓的同時(shí)，盡可能地減小了對(duì)載流子的雜質(zhì)庫(kù)倫散射。與傳統(tǒng)溝道整體進(jìn)行雜質(zhì)摻雜的方案相比，在改變相同閾值電壓的條件下，該方案的載流子平均遷移率較高，從而保證了多柵器件擁有更高的驅(qū)動(dòng)電流。同時(shí)，兩個(gè)方案對(duì)于短溝道效應(yīng)的控制能力相當(dāng)，器件模擬結(jié)果如圖3-圖6所示。制備表面高摻雜內(nèi)部低摻雜溝道的工藝方法如下:其主要思路是通過(guò)類(lèi)似傳統(tǒng)CMOS工藝兼容的超淺結(jié)工藝，來(lái)制備三維結(jié)構(gòu)上雜質(zhì)分布均勻的超淺高低結(jié)溝道。I)雜質(zhì)摻雜，形成Inm的超淺雜質(zhì)分布。該步驟可以通過(guò)等離子體雜質(zhì)摻雜技術(shù)、娃外延原位摻雜技術(shù)或者單分子層摻雜技術(shù)實(shí)現(xiàn)。2)鈍化層淀積，形成一定厚度(20nm)的鈍化層，使得在之后的退火工藝中，盡量減小摻雜雜質(zhì)的損失。該步驟可以通過(guò)常見(jiàn)的各種淀積方式形成，如原子層淀積、低壓化學(xué)氣相淀積等。3)退火,形成I 2nm的超淺結(jié)。該步驟可以通過(guò)Spike退火、Flash退火或激光退火等先進(jìn)退火技術(shù)實(shí)現(xiàn)，在保證激活雜質(zhì)濃度的條件下，盡量減小雜質(zhì)的擴(kuò)散。本發(fā)明具有如下技術(shù)效果:首先，該方案能夠使得多柵器件獲得較大范圍的多閾值電壓，方便IC設(shè)計(jì)人員在電路設(shè)計(jì)過(guò)程中對(duì)于器件的不同需求。其次，在引入雜質(zhì)摻雜以調(diào)整閾值電壓過(guò)程中，盡量減小了庫(kù)倫雜質(zhì)散射對(duì)于溝道載流子的影響，使得載流子的遷移率維持在較高水平，保證器件擁有較高的驅(qū)動(dòng)電流。最后，該方案可以通過(guò)與傳統(tǒng)CMOS兼容的工藝方法實(shí)現(xiàn)，具備大規(guī)模生產(chǎn)的潛力。


圖1為SOI襯底上 的三柵器件結(jié)構(gòu)圖；圖2為采用本發(fā)明方案的三柵器件溝道雜質(zhì)濃度分布示意圖；圖3為采用傳統(tǒng)溝道雜質(zhì)分布在不同溝道長(zhǎng)度下雜質(zhì)濃度對(duì)閾值電壓的調(diào)整；圖4為采用本發(fā)明方案的溝道雜質(zhì)分布在不同溝道長(zhǎng)度下雜質(zhì)濃度對(duì)閾值電壓的調(diào)整圖；圖5為兩種方案的溝道雜質(zhì)分布，不同閾值電壓下的驅(qū)動(dòng)電流情況；圖6為兩種方案的溝道雜質(zhì)分布，驅(qū)動(dòng)電流和泄漏電流的情況。
具體實(shí)施例方式下面結(jié)合具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明，具體給出一實(shí)現(xiàn)本發(fā)明提出的多柵結(jié)構(gòu)器件多閾值電壓的工藝方案，并以三柵結(jié)構(gòu)器件為例(顯而易見(jiàn)地，本發(fā)明所述方案完全對(duì)其他多柵結(jié)構(gòu)適用)，但不以任何方式限制本發(fā)明的范圍。根據(jù)下列步驟制備Fin條寬度約為10納米，高度為30納米，溝道長(zhǎng)度約為25納米的n型三柵場(chǎng)效應(yīng)晶體管:I)通過(guò)等離子體雜質(zhì)摻雜技術(shù)，硅外延原位摻雜技術(shù)或者單分子層摻雜技術(shù)實(shí)現(xiàn)溝道表面高摻雜，摻雜劑量為lel5cm_2 ；2)原子層淀積100 \氧化硅；3)溝道區(qū)雜質(zhì)激活，激光退火，1100度，I納秒；4) HF溶液各項(xiàng)同性濕法腐蝕IOOA氧化硅；
上面描述的實(shí)施例并非用于限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可做各種的更動(dòng)和潤(rùn)飾，因此本發(fā)明的保護(hù)范圍視權(quán)利要求范圍所界定 。
權(quán)利要求
1.一種調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，其特征是，制備多柵結(jié)構(gòu)器件，使之形成表面高摻雜內(nèi)部低摻雜的溝道雜質(zhì)分布:對(duì)于小尺寸的多柵結(jié)構(gòu)器件，由于全耗盡和體反型的特征，使得載流子分布與傳統(tǒng)平面器件不同，全耗盡多柵結(jié)構(gòu)器件載流子在溝道中的分布，集中在體區(qū)，而與溝道表面具有一定距離；將載流子濃度較低的區(qū)域即溝道表面處進(jìn)行高摻雜，將載流子濃度較高的區(qū)域即溝道體區(qū)進(jìn)行低摻雜，這使得摻雜雜質(zhì)調(diào)節(jié)閾值電壓的同時(shí)，盡可能地減小了對(duì)載流子的雜質(zhì)庫(kù)倫散射。
2.如權(quán)利要求1所述的調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，其特征是，所述多柵結(jié)構(gòu)器件的制備方法為: 1)雜質(zhì)摻雜，形成Inm的超淺雜質(zhì)分布； 2)鈍化層淀積，形成一定厚度的鈍化層，使得在之后的退火工藝中，盡量減小摻雜雜質(zhì)的損失； 3)退火,形成I 2nm的超淺結(jié)。
3.如權(quán)利要求2所述的調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，其特征是，步驟I)通過(guò)等尚子體雜質(zhì)摻雜技術(shù)、娃外延原位摻雜技術(shù)或者單分子層摻雜技術(shù)實(shí)現(xiàn)。
4.如權(quán)利要求2所述的調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，其特征是，步驟2)通原子層淀積、低壓化學(xué)氣相淀積方法實(shí)現(xiàn)。
5.如權(quán)利要求2所述的調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，其特征是，步驟3)通過(guò)Spike退火、Flash退火或激光退火實(shí)現(xiàn),在保證激活雜質(zhì)濃度的條件下,盡量減小雜質(zhì)的擴(kuò)散。
6.如權(quán)利要求2所述 的調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，其特征是，步驟2)中所述鈍化層的厚度為20nm。
全文摘要
本發(fā)明公布了一種調(diào)節(jié)多柵結(jié)構(gòu)器件閾值電壓的方法，其特征是，制備多柵結(jié)構(gòu)器件，使之形成表面高摻雜內(nèi)部低摻雜的溝道雜質(zhì)分布，利用雜質(zhì)摻雜在調(diào)節(jié)閾值電壓的同時(shí)，盡量減小庫(kù)倫雜質(zhì)散射對(duì)于載流子的影響，使得載流子的遷移率維持在較高水平。首先，該方案能夠使得多柵器件獲得較大范圍的多閾值電壓，方便IC設(shè)計(jì)人員在電路設(shè)計(jì)過(guò)程中對(duì)于器件的不同需求。其次，在引入雜質(zhì)摻雜以調(diào)整閾值電壓過(guò)程中，盡量減小了庫(kù)倫雜質(zhì)散射對(duì)于溝道載流子的影響，使得載流子的遷移率維持在較高水平，保證器件擁有較高的驅(qū)動(dòng)電流。最后，該方案可以通過(guò)與傳統(tǒng)CMOS兼容的工藝方法實(shí)現(xiàn)，具備大規(guī)模生產(chǎn)的潛力。
文檔編號(hào)H01L21/336GK103219242SQ20131010327
公開(kāi)日2013年7月24日 申請(qǐng)日期2013年3月28日 優(yōu)先權(quán)日2013年3月28日
發(fā)明者黎明, 樊捷聞, 李佳, 許曉燕, 黃如 申請(qǐng)人:北京大學(xué)