Nmos晶體管及其形成方法
【專利摘要】一種NMOS晶體管及其形成方法，其中，NMOS晶體管包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有柵極結(jié)構(gòu)；位于柵極結(jié)構(gòu)的兩側(cè)側(cè)壁的偏移側(cè)墻；位于半導(dǎo)體襯底內(nèi)的N型淺摻雜源/漏區(qū)；位于半導(dǎo)體襯底內(nèi)的反型摻雜區(qū)，反型摻雜區(qū)摻雜類型為P型，反型摻雜區(qū)的深度小于N型淺摻雜源/漏區(qū)的深度，且被N型淺摻雜源/漏區(qū)包圍；位于半導(dǎo)體襯底內(nèi)的N型深摻雜源/漏區(qū)，N型深摻雜源/漏區(qū)的深度大于N型淺摻雜源/漏區(qū)的深度。反型摻雜區(qū)的存在改善了NMOS晶體管的熱載流子注入效應(yīng)。
【專利說明】NMOS晶體管及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種NMOS晶體管及其形成方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體器件溝道長度的縮小，為了獲得所需的驅(qū)動電流并抑制短溝道效應(yīng)，通常采用更高濃度摻雜的半導(dǎo)體襯底和源/漏極，從而在源/漏極的耗盡區(qū)域產(chǎn)生高電場。當(dāng)高壓輸入/輸出器件在飽和電流狀態(tài)下運(yùn)行時，反型層電荷在溝道表面橫向電場的作用下被加速并與晶格發(fā)生碰撞電離，會產(chǎn)生大量熱載流子(電子空穴對)。熱電子和熱空穴能夠越過界面勢魚向柵介質(zhì)層發(fā)射，形成熱載流子注入效應(yīng)(Hot-Carrier Inject1n, HCI)。進(jìn)入柵介質(zhì)層的熱載流子具有以下影響:或者穿透氧化層、或者造成隨時間而增加的界面態(tài)、或者造成載流子陷阱；同時，熱電子或熱空穴還可以受結(jié)電場的作用而進(jìn)入襯底，形成襯底漏電流，熱載流子引起的上述結(jié)果會嚴(yán)重影響器件工作特性及可靠性。
[0003]當(dāng)前，業(yè)界為改善NMOS晶體管的HCI問題，通常采用LDD(Lightly Doped Drain,淺摻雜漏注入)離子注入進(jìn)行優(yōu)化，利用減小LDD離子注入的劑量和增大LDD注入能量，獲得較深的LDD結(jié)，減小橫向電場強(qiáng)度，從而減弱熱載流子注入問題。
[0004]請參考圖1?圖3為現(xiàn)有采用LDD技術(shù)形成NMOS晶體管的剖面結(jié)構(gòu)示意圖。
[0005]首先，請參考圖1，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有柵極結(jié)構(gòu)101，所述柵極結(jié)構(gòu)101的兩側(cè)側(cè)壁形成有偏移側(cè)墻102。
[0006]所述柵極結(jié)構(gòu)101包括位于半導(dǎo)體襯底100上的柵介質(zhì)層(圖中未示出)和位于柵介質(zhì)層上的柵電極。
[0007]所述半導(dǎo)體襯底100內(nèi)還形成有淺溝槽隔離結(jié)構(gòu)103，用于隔離相鄰的有源區(qū)。
[0008]接著，請參考圖2，以所述柵極結(jié)構(gòu)101和偏移側(cè)墻102為掩膜，對柵極結(jié)構(gòu)101和偏移側(cè)墻10兩側(cè)的半導(dǎo)體襯底100進(jìn)行淺摻雜離子(LDD)注入，在半導(dǎo)體襯底100內(nèi)形成淺摻雜源/漏區(qū)104。淺摻雜離子注入的雜質(zhì)離子為N型。
[0009]然后，請參考圖3，在所述偏移側(cè)墻102的表面形成主側(cè)墻105 ;以所述柵極結(jié)構(gòu)101和主側(cè)墻105為掩膜，對半導(dǎo)體襯底100進(jìn)行離子注入，在半導(dǎo)體襯底100中形成深摻雜源/漏區(qū)106，所述深摻雜源/漏區(qū)106的深度大于淺摻雜源/漏區(qū)104的深度。深摻雜源/漏區(qū)106和淺摻雜源/漏區(qū)104構(gòu)成NMOS晶體管的源/漏區(qū)。
[0010]但是上述NMOS晶體管中形成淺摻雜區(qū)對改善熱載流子注入效應(yīng)仍比較有限。
[0011]在專利號為6121091的美國專利還可以發(fā)現(xiàn)更多與上述技術(shù)方案相關(guān)的信息。


【發(fā)明內(nèi)容】

[0012]本發(fā)明解決的問題是改善NMOS晶體管的熱載流子注入效應(yīng)。
[0013]為解決上述問題，本發(fā)明技術(shù)方案提供了一種NMOS晶體管的形成方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于半導(dǎo)體襯底上的柵介質(zhì)層和位于柵介質(zhì)層上的柵極；在所述柵極結(jié)構(gòu)的兩側(cè)側(cè)壁形成偏移側(cè)墻；以所述柵極結(jié)構(gòu)和偏移側(cè)墻為掩膜，對所述柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底進(jìn)行第一離子注入，在半導(dǎo)體襯底內(nèi)形成N型淺摻雜源/漏區(qū)；以所述柵極結(jié)構(gòu)和偏移側(cè)墻為掩膜，對所述柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底進(jìn)行第二離子注入，在半導(dǎo)體襯底內(nèi)形成反型摻雜區(qū)，反型摻雜區(qū)的摻雜類型為P型，反型摻雜區(qū)的深度小于N型淺摻雜源/漏區(qū)的深度，且被N型淺摻雜源/漏區(qū)包圍；在所述偏移側(cè)墻表面形成主側(cè)墻；以所述柵極結(jié)構(gòu)和主側(cè)墻為掩膜，對所述柵極結(jié)構(gòu)和主側(cè)墻兩側(cè)的半導(dǎo)體襯底進(jìn)行第三離子注入，在半導(dǎo)體襯底內(nèi)形成N型深摻雜源/漏區(qū)，N型深摻雜源/漏區(qū)的深度大于N型淺摻雜源/漏區(qū)的深度。
[0014]可選的，所述第二離子注入的雜質(zhì)離子為氟化硼離子或者銦離子。
[0015]可選的，第二離子注入的雜質(zhì)離子為銦離子時，離子注入的能量范圍30?lOOKev，劑量范圍為1E13?9E13atom/cm2 ;第二離子注入的雜質(zhì)離子為氟化硼離子時，離子注入的能量范圍50?150Kev，劑量范圍為1E13?9E13atom/cm2。
[0016]可選的，所述反型摻雜區(qū)的深度范圍為0.02?0.1微米，反型摻雜區(qū)中的摻雜離子的濃度小于N型淺摻雜源/漏區(qū)中摻雜離子的濃度。
[0017]可選的，所述第一離子注入的能量范圍為60?75Kev，劑量范圍為3E13?1E14atom/cm2，注入角度范圍為O?45度。
[0018]可選的，第一離子注入的雜質(zhì)離子為磷離子、砷離子或銻離子的一種或幾種。
[0019]所述主側(cè)墻為ONO結(jié)構(gòu)，所述主側(cè)墻的形成過程為:采用化學(xué)氣相沉積工藝形成覆蓋所述半導(dǎo)體襯底、偏移側(cè)墻和柵極的第一氧化硅薄膜，在第一氧化硅薄膜上形成氮化硅薄膜，在氮化硅薄膜上形成第二氧化硅薄膜；依次干法刻蝕所述第二氧化硅薄膜、氮化硅薄膜和第一氧化娃薄膜，形成氧化娃層、氮化娃層和氧化娃層三層堆疊的主側(cè)墻。
[0020]可選的，所述化學(xué)氣相沉積工藝的溫度范圍為600?800攝氏度，時間范圍為20?60分鐘。
[0021]可選的，還包括:進(jìn)行第三離子注入后，進(jìn)行快速熱退火。
[0022]可選的，所述快速熱退火的溫度范圍為900?1100攝氏度，時間范圍為5?20秒。
[0023]本發(fā)明技術(shù)方案還提供了一種NMOS晶體管，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于半導(dǎo)體襯底上的柵介質(zhì)層和位于柵介質(zhì)層上的柵極；位于柵極結(jié)構(gòu)的兩側(cè)側(cè)壁形成偏移側(cè)墻；位于柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的N型淺摻雜源/漏區(qū)；位于柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的反型摻雜區(qū)，反型摻雜區(qū)摻雜類型為P型，反型摻雜區(qū)的深度小于N型淺摻雜源/漏區(qū)的深度，且被N型淺摻雜源/漏區(qū)包圍；位于所述偏移側(cè)墻表面形成主側(cè)墻；位于所述柵極結(jié)構(gòu)和主側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的N型深摻雜源/漏區(qū)，N型深摻雜源/漏區(qū)的深度大于N型淺摻雜源/漏區(qū)的深度。
[0024]可選的，所述反型摻雜區(qū)中的摻雜離子為氟化硼離子或者銦離子。
[0025]可選的，反型摻雜區(qū)中的摻雜離子的濃度小于N型淺摻雜源/漏區(qū)中摻雜離子的濃度，所述反型摻雜區(qū)中的摻雜離子的離子濃度范圍為1E13?9E13atom/cm2。
[0026]可選的，所述反型摻雜區(qū)的深度為0.02?0.1微米。
[0027]可選的，所述N型淺摻雜源/漏區(qū)的摻雜離子為磷離子、砷離子或銻離子的一種或幾種。
[0028]可選的，所述N型淺摻雜源/漏區(qū)的深度為0.05?0.3微米。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點(diǎn):
[0030]NMOS晶體管的N型淺摻雜源/漏區(qū)上形成有反型摻雜區(qū)，反型摻雜區(qū)的摻雜類型與N型淺摻雜源/漏區(qū)的摻雜類型相反，反型摻雜區(qū)中的P型雜質(zhì)離子會中和部分N型淺摻雜源/漏區(qū)中N型雜質(zhì)離子，使得反型摻雜區(qū)和N型淺摻雜源/漏區(qū)重疊區(qū)域的導(dǎo)通電阻增大，當(dāng)在NMOS晶體管的漏區(qū)施加工作電壓時，由于導(dǎo)通電阻的增大，使得NMOS晶體管的從溝道區(qū)邊界向漏區(qū)區(qū)域的橫向電場的分布梯度增大，因而NMOS晶體管的溝道區(qū)與漏區(qū)交界處的橫向電場會減小，而該區(qū)域橫向電場的減小，必然使得靠近柵介質(zhì)層底部的熱載流子的動能減小，進(jìn)而使得熱載流子不容易越過界面勢壘向柵介質(zhì)層發(fā)射，有效的減少熱載流子注入效應(yīng)的產(chǎn)生。
[0031]進(jìn)一步，所述反型摻雜區(qū)的深度范圍為0.02?0.1微米，使得形成的反型摻雜區(qū)靠近半導(dǎo)體襯底表面，反型摻雜區(qū)改變N型淺摻雜源漏區(qū)表面的導(dǎo)通電阻，而不會影響其他區(qū)域的導(dǎo)通電阻，保持NMOS導(dǎo)通時的飽和工作電流，反型摻雜區(qū)的雜質(zhì)離子的濃度要小于N型淺摻雜源區(qū)和漏區(qū)的雜質(zhì)離子濃度，反型摻雜區(qū)的雜質(zhì)離子的濃度為1E13?9E13atom/cm2，使得反型摻雜區(qū)雖然會增加漏區(qū)表面的導(dǎo)通電阻，但是漏區(qū)的表面導(dǎo)電粒子的類型還是N型，并且反型摻雜區(qū)存在對NMOS晶體管的飽和電流Idsat的影響可以忽略不計，對整個漏區(qū)與外部工作電壓的接觸電阻的影響也較小。

【專利附圖】

【附圖說明】
[0032]圖1?圖3為現(xiàn)有技術(shù)NMOS晶體管形成過程的剖面結(jié)構(gòu)示意圖；
[0033]圖4?圖8為本發(fā)明實(shí)施例NMOS晶體管形成過程的剖面結(jié)構(gòu)示意圖；
[0034]圖9為本發(fā)明實(shí)施例形成的NMOS晶體管的橫向電場的分布圖。

【具體實(shí)施方式】
[0035]現(xiàn)有通過NMOS晶體管中形成的淺摻雜區(qū)雖然可以影響柵極結(jié)構(gòu)底部到NMOS晶體管的漏區(qū)的橫向電場分布，但是其對橫向電場的影響極為有限，當(dāng)在NMOS晶體管的漏區(qū)施加工作電壓時，NMOS晶體管的漏區(qū)與晶體管溝道區(qū)交接處的C點(diǎn)(參考圖3)的橫向電場還是比較大，而C點(diǎn)橫向電場較大時，將使得靠近柵介質(zhì)層底部表面的熱載流子容易被加速而獲得較大的動能，進(jìn)而容易越過界面勢壘向柵介質(zhì)層發(fā)射。
[0036]為解決上述問題，本發(fā)明的發(fā)明人提出一種NMOS晶體管及其形成方法，NMOS晶體管的柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的具有N型淺摻雜源/漏區(qū)，N型淺摻雜源/漏區(qū)上具有反型摻雜區(qū)，反型摻雜區(qū)的摻雜類型為P型，即反型摻雜區(qū)的摻雜類型與N型淺摻雜源/漏區(qū)的摻雜類型相反，反型摻雜區(qū)中的P型雜質(zhì)離子會中和部分N型淺摻雜源/漏區(qū)中N型雜質(zhì)離子，使得反型摻雜區(qū)和N型淺摻雜源/漏區(qū)重疊區(qū)域的導(dǎo)通電阻會增大，當(dāng)在NMOS晶體管的漏區(qū)施加工作電壓時，由于導(dǎo)通電阻的增大，使得NMOS晶體管的從溝道區(qū)邊界向漏區(qū)區(qū)域的橫向電場的分布梯度會增大，因而NMOS晶體管的溝道區(qū)與漏區(qū)交界處的橫向電場會減小，而該區(qū)域橫向電場的減小，必然使得靠近柵介質(zhì)層底部的熱載流子的動能減小，進(jìn)而使得熱載流子不容易越過界面勢壘向柵介質(zhì)層發(fā)射，有效的減少熱載流子注入效應(yīng)的產(chǎn)生。
[0037]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。在詳述本發(fā)明實(shí)施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0038]圖4?圖8為本發(fā)明實(shí)施例NMOS晶體管的形成過程的剖面結(jié)構(gòu)示意圖。
[0039]參考圖4，提供半導(dǎo)體襯底300，在所述半導(dǎo)體襯底300上形成柵極結(jié)構(gòu)303，所述柵極結(jié)構(gòu)303包括位于半導(dǎo)體襯底300上的柵介質(zhì)層301和位于柵介質(zhì)層301上的柵極302 ;在所述柵極結(jié)構(gòu)303的兩側(cè)側(cè)壁形成偏移側(cè)墻305。
[0040]所述半導(dǎo)體襯底300的材料可以為單晶硅(Si )、單晶鍺(Ge )、或硅鍺(GeSi )、碳化娃(SiC);也可以是絕緣體上娃(SOI),絕緣體上鍺(GOI);或者還可以為其它的材料,例如砷化鎵等II1- V族化合物。所述半導(dǎo)體襯底300還具有P阱(圖中未示出)。
[0041]所述柵極302的材料為多晶硅或金屬，柵介質(zhì)層301的材料為氧化硅或者高K介電材料。本實(shí)施例中，所述柵極302材料為多晶硅，柵介質(zhì)層301的材料為氧化硅。在本發(fā)明的其他實(shí)施例中，當(dāng)所述柵極的材料為金屬，柵介質(zhì)層的材料為高K介電材料時，柵極結(jié)構(gòu)采用后柵(gate last)工藝形成。
[0042]所述偏移側(cè)墻(offset spacer)305的材料為氧化娃,偏移側(cè)墻305通過熱氧化工藝和刻蝕工藝形成，偏移側(cè)墻305 (offset spacer)用于保護(hù)柵極結(jié)構(gòu)不會受到后續(xù)的第一離子注入和第二離子注入的影響。
[0043]所述半導(dǎo)體襯底300內(nèi)還形成有淺溝槽隔離結(jié)構(gòu)(STI)304，用以隔離相鄰的有源區(qū)。淺溝槽隔離結(jié)構(gòu)304的材料為氧化硅或氮化硅。
[0044]接著，參考圖5，以所述柵極結(jié)構(gòu)303和偏移側(cè)墻305為掩膜，對所述柵極結(jié)構(gòu)303和偏移側(cè)墻305兩側(cè)的半導(dǎo)體襯底300進(jìn)行第一離子注入，在半導(dǎo)體襯底300內(nèi)形成N型淺摻雜源區(qū)306a和N型淺摻雜漏區(qū)306b。
[0045]所述第一離子注入的能量范圍為60?75Kev，劑量范圍為3E13?lE14atom/cm2，注入角度范圍為O?45度，所述第一離子注入為低劑量、高能量、有角度的離子注入，使得形成的N型淺摻雜源區(qū)306a和N型淺摻雜漏區(qū)306b具有較深的結(jié)深，以降低NMOS晶體管的溝道區(qū)與NMOS晶體管的漏區(qū)接觸區(qū)域的橫向電場，從而減小熱載流子的注入效應(yīng)。
[0046]第一離子注入的雜質(zhì)離子為磷離子、砷離子或銻離子的一種或幾種。
[0047]需要說明的是，第一離子注入后形成的N型淺摻雜源區(qū)306a和N型淺摻雜漏區(qū)306b為未激活的N型淺摻雜源/漏區(qū)。
[0048]接著，請參考圖6，以所述柵極結(jié)構(gòu)303和偏移側(cè)墻305為掩膜，對所述柵極結(jié)構(gòu)303和偏移側(cè)墻305兩側(cè)的半導(dǎo)體襯底300進(jìn)行第二離子注入，在柵極結(jié)構(gòu)303和偏移側(cè)墻305兩側(cè)的半導(dǎo)體襯底300內(nèi)形成反型摻雜區(qū)307，反型摻雜區(qū)307的摻雜類型為P型，反型摻雜區(qū)307的深度小于N型淺摻雜源區(qū)306a和漏區(qū)306b的深度，且被N型淺摻雜源區(qū)306a和漏區(qū)306b包圍。
[0049]反型摻雜區(qū)307的摻雜類型(P型)與N型淺摻雜源區(qū)306a和漏區(qū)306b的摻雜類型(N型)相反，P型雜質(zhì)離子能中和部分的N型雜質(zhì)離子，使得反型摻雜區(qū)307和N型淺摻雜漏區(qū)306b的交疊區(qū)域的導(dǎo)通電阻增大，在N型淺摻雜漏區(qū)306b上施加工作電壓時，使得NMOS晶體管的從溝道區(qū)邊界向漏區(qū)區(qū)域的橫向電場的分布梯度會增大，因而NMOS晶體管的溝道區(qū)與漏區(qū)交界處D點(diǎn)的橫向電場會減小，而D點(diǎn)區(qū)域的橫向電場減小，必然使得靠近柵介質(zhì)層301底部表面的溝道區(qū)中的熱載流子的動能減小，進(jìn)而使得熱載流子不容易越過界面勢壘向柵介質(zhì)層301發(fā)射，從而有效的減少熱載流子注入效應(yīng)的產(chǎn)生。
[0050]所述第二離子注入的雜質(zhì)離子為氟化硼離子或者銦離子，第二離子注入的雜質(zhì)離子為銦離子時，離子注入的能量范圍30~lOOKev，劑量范圍為1E13~9E13atom/cm2 ?’第二離子注入的雜質(zhì)離子為氟化硼離子時，離子注入的能量范圍50~150Kev，劑量范圍為1E13~9E13 atom/cm2，所述反型摻雜區(qū)307的深度范圍為0.02~0.1微米，使得形成的反型摻雜區(qū)307靠近半導(dǎo)體襯底300表面，反型摻雜區(qū)307改變N型淺摻雜源漏區(qū)306b表面的導(dǎo)通電阻，而不會影響其他區(qū)域的導(dǎo)通電阻，保持NMOS導(dǎo)通時的飽和工作電流，反型摻雜區(qū)307的雜質(zhì)離子的濃度要小于N型淺摻雜源區(qū)306a和漏區(qū)306b的雜質(zhì)離子濃度，反型摻雜區(qū)307的雜質(zhì)離子的濃度為1E13~9E13atom/cm2，使得反型摻雜區(qū)307雖然會增加漏區(qū)表面的導(dǎo)通電阻，但是漏區(qū)的表面導(dǎo)電粒子的類型還是N型，并且反型摻雜區(qū)307存在對NMOS晶體管的飽和電流Idsat的影響可以忽略不計，對整個漏區(qū)與外部工作電壓的接觸電阻的影響也較小。
[0051]需要說明的是，第二離子注入后形成的反型摻雜區(qū)307為未激活的反型摻雜區(qū)。
[0052]接著，請參考圖7，在所述偏移側(cè)墻305表面形成主側(cè)墻308。
[0053]所述主側(cè)墻308后續(xù)進(jìn)行第三離子注入時，保護(hù)柵極結(jié)構(gòu)303不會受到損傷，所述主側(cè)墻308為ONO (氧化硅層-氮化硅層-氧化硅層)的堆疊結(jié)構(gòu)(圖中未示出)，本實(shí)施例所述主側(cè)墻308形成的具體的形成過程為:在同一沉積腔中，采用化學(xué)氣相沉積工藝形成形成覆蓋所述半導(dǎo)體襯底300、偏移側(cè)墻305和柵極302的第一氧化硅薄膜(圖中未示出)，在第一氧化硅薄膜上形成氮化硅薄膜，在氮化硅薄膜上形成第二氧化硅薄膜；依次干法刻蝕所述第二氧化硅薄膜、氮化硅薄膜和第一氧化硅薄膜，形成氧化硅層、氮化硅層和氧化硅層三層堆疊的主側(cè)墻308。在一個沉積腔中化學(xué)氣相沉積形成第一氧化硅薄膜、氮化硅薄膜和第二氧化硅薄膜時，化學(xué)氣相沉積工藝的溫度范圍為600~800攝氏度，時間范圍為20~60分鐘，使得化學(xué)氣相沉積工藝形成主側(cè)墻308的過程等效于一個低溫退火的過程，有利于激活第一離子注入和第二離子注入注入的摻雜離子，并且可以產(chǎn)生大量的空隙，有助于增強(qiáng)第一注入摻雜離子和第二注入摻雜離子的瞬態(tài)增強(qiáng)擴(kuò)散效應(yīng)，有利于減少熱載流子注入效應(yīng)的產(chǎn)生。
[0054]接著，請參考圖8，以所述柵極結(jié)構(gòu)303和主側(cè)墻308為掩膜，對所述柵極結(jié)構(gòu)303和主側(cè)墻308兩側(cè)的半導(dǎo)體襯底300進(jìn)行第三離子注入，形成N型深摻雜源區(qū)309a和N型深摻雜漏區(qū)309b，N型深摻雜源區(qū)309a和漏區(qū)309b的深度大于N型淺摻雜源區(qū)306a和漏區(qū)306b的深度。
[0055]第三離子注入的雜質(zhì)離子為磷離子、砷離子或銻離子的一種或幾種。第三離子注入的能量范圍為10~150Kev，劑量范圍為5E15~lE16atom/cm2，N型深摻雜源區(qū)309a和N型淺摻雜源區(qū)306a構(gòu)成NMOS晶體管的源區(qū)，N型深摻雜漏區(qū)309b和N型淺摻雜漏區(qū)306b構(gòu)成NMOS晶體管的漏區(qū)。
[0056]在進(jìn)行第三離子注入之后，進(jìn)行快速熱退火工藝，激活摻雜的雜質(zhì)離子，所述快速熱退火的溫度范圍為900~1100攝氏度，時間范圍為5~20秒。
[0057]上述方法形成的NMOS晶體管，請參考圖8，包括:
[0058]半導(dǎo)體襯底300，所述半導(dǎo)體襯底300上具有柵極結(jié)構(gòu)303，所述柵極結(jié)構(gòu)303包括位于半導(dǎo)體襯底300上的柵介質(zhì)層301和位于柵介質(zhì)層301上的柵極；位于柵極結(jié)構(gòu)303的兩側(cè)側(cè)壁的偏移側(cè)墻305 ;位于柵極結(jié)構(gòu)303和偏移側(cè)墻305兩側(cè)的半導(dǎo)體襯底300內(nèi)的N型淺摻雜源區(qū)306a和漏區(qū)306b ;位于柵極結(jié)構(gòu)303和偏移側(cè)墻305兩側(cè)的半導(dǎo)體襯底300內(nèi)的反型摻雜區(qū)307，反型摻雜區(qū)307摻雜類型為P型，反型摻雜區(qū)307的深度小于N型淺摻雜源區(qū)306a和漏區(qū)306b的深度，且被N型淺摻雜源區(qū)306a和漏區(qū)306b包圍；位于所述偏移側(cè)墻305表面形成主側(cè)墻308 ;位于所述柵極結(jié)構(gòu)303和主側(cè)墻308兩側(cè)的半導(dǎo)體襯底300內(nèi)的N型深摻雜源區(qū)309a和漏區(qū)309b，N型深摻雜源區(qū)309a和漏區(qū)309b的深度大于N型淺摻雜源區(qū)306a和漏區(qū)306b的深度。
[0059]參考圖9，圖9為采用synopsis TCAD模擬的現(xiàn)有技術(shù)的NMOS晶體管和本發(fā)明實(shí)施例的NMOS晶體管的橫向電場的對比示意圖，進(jìn)行模擬測試時，在NMOS的源極和襯底接地、漏極施加1.1倍的工作電壓Vdd，柵極施加從O逐漸增大到工作電壓Vdd的掃描電壓，當(dāng)檢測到襯底電流Isub達(dá)到最大值時，得到NMOS晶體管的溝道表面的橫向電場分布圖，圖9中橫坐標(biāo)表示距離柵極結(jié)構(gòu)中軸線的垂直距離，刻度O為柵極結(jié)構(gòu)的中軸線位置，柵極的邊緣到柵極中軸線的距離為0.3微米，縱坐標(biāo)表示橫向電場的大小，曲線11為本發(fā)明實(shí)施例的NMOS晶體管的橫向電場分布，曲線12為現(xiàn)有技術(shù)的NMOS晶體管的橫向電場分布，從圖9中可以看出，曲線11的最高點(diǎn)A點(diǎn)的值要遠(yuǎn)小于曲線12的最高點(diǎn)B點(diǎn)的值，即本實(shí)施例中NMOS的溝道區(qū)與漏區(qū)交界區(qū)域的橫向電場要遠(yuǎn)小于現(xiàn)有技術(shù)的NMOS的溝道區(qū)與漏區(qū)交界區(qū)域的橫向電場，橫向電場的減小必然使得靠近柵介質(zhì)層底部的熱載流子的獲得的動能減小，進(jìn)而使得熱載流子不容易越過界面勢壘向柵介質(zhì)層發(fā)射，有效的減少熱載流子注入效應(yīng)的產(chǎn)生。
[0060]本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種NMOS晶體管的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于半導(dǎo)體襯底上的柵介質(zhì)層和位于柵介質(zhì)層上的柵極； 在所述柵極結(jié)構(gòu)的兩側(cè)側(cè)壁形成偏移側(cè)墻； 以所述柵極結(jié)構(gòu)和偏移側(cè)墻為掩膜，對所述柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底進(jìn)行第一離子注入，在半導(dǎo)體襯底內(nèi)形成N型淺摻雜源/漏區(qū)； 以所述柵極結(jié)構(gòu)和偏移側(cè)墻為掩膜，對所述柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底進(jìn)行第二離子注入，在半導(dǎo)體襯底內(nèi)形成反型摻雜區(qū)，反型摻雜區(qū)的摻雜類型為P型，反型摻雜區(qū)的深度小于N型淺摻雜源/漏區(qū)的深度，且被N型淺摻雜源/漏區(qū)包圍； 在所述偏移側(cè)墻表面形成主側(cè)墻； 以所述柵極結(jié)構(gòu)和主側(cè)墻為掩膜，對所述柵極結(jié)構(gòu)和主側(cè)墻兩側(cè)的半導(dǎo)體襯底進(jìn)行第三離子注入，在半導(dǎo)體襯底內(nèi)形成N型深摻雜源/漏區(qū)，N型深摻雜源/漏區(qū)的深度大于N型淺摻雜源/漏區(qū)的深度。
2.如權(quán)利要求1所述的NMOS晶體管的形成方法，其特征在于，所述第二離子注入的雜質(zhì)離子為氟化硼離子或者銦離子。
3.如權(quán)利要求2所述的NMOS晶體管的形成方法，其特征在于，第二離子注入的雜質(zhì)離子為銦離子離子時，離子注入的能量范圍30~lOOKev，劑量范圍為1E13~9E13atom/cm2 ；第二離子注入的雜質(zhì)離子為氟化硼離子時，離子注入的能量范圍50~150Kev，劑量范圍為1E13 ~9E13 atom/cm2。
4.如權(quán)利要求1所述的NMOS晶體管的形成方法，其特征在于，所述反型摻雜區(qū)的深度范圍為0.02~0.1微米，反型摻雜區(qū)中的摻雜離子的濃度小于N型淺摻雜源/漏區(qū)中摻雜離子的濃度。
5.如權(quán)利要求1所述的NMOS晶體管的形成方法，其特征在于，所述第一離子注入的能量范圍為60~75Kev，劑量范圍為3E13~1E14 atom/cm2，注入角度范圍為O~45度。
6.如權(quán)利要求5所述的NMOS晶體管的形成方法，其特征在于，第一離子注入的雜質(zhì)離子為磷離子、砷離子或銻離子的一種或幾種。
7.如權(quán)利要求1所述的NMOS晶體管的形成方法，其特征在于，還包括:所述主側(cè)墻為ONO結(jié)構(gòu)，所述主側(cè)墻的形成過程為:采用化學(xué)氣相沉積工藝形成覆蓋所述半導(dǎo)體襯底、偏移側(cè)墻和柵極的第一氧化硅薄膜，在第一氧化硅薄膜上形成氮化硅薄膜，在氮化硅薄膜上形成第二氧化硅薄膜；依次干法刻蝕所述第二氧化硅薄膜、氮化硅薄膜和第一氧化硅薄膜，形成氧化硅層、氮化硅層和氧化硅層三層堆疊的主側(cè)墻。
8.如權(quán)利要求7所述的NMOS晶體管的形成方法，其特征在于，所述化學(xué)氣相沉積工藝的溫度范圍為600~800攝氏度，時間范圍為20~60分鐘。
9.如權(quán)利要求1所述的NMOS晶體管的形成方法，其特征在于，還包括:進(jìn)行第三離子注入后，進(jìn)行快速熱退火。
10.如權(quán)利要求9所述的NMOS晶體管的形成方法，其特征在于，所述快速熱退火的溫度范圍為900~1100攝氏度，時間范圍為5~20秒。
11.一種NMOS晶體管，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于半導(dǎo)體襯底上的柵介質(zhì)層和位于柵介質(zhì)層上的柵極； 位于柵極結(jié)構(gòu)的兩側(cè)側(cè)壁的偏移側(cè)墻； 位于柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的N型淺摻雜源/漏區(qū)； 位于柵極結(jié)構(gòu)和偏移側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的反型摻雜區(qū)，反型摻雜區(qū)摻雜類型為P型，反型摻雜區(qū)的深度小于N型淺摻雜源/漏區(qū)的深度，且被N型淺摻雜源/漏區(qū)包圍； 位于所述偏移側(cè)墻表面形成主側(cè)墻； 位于所述柵極結(jié)構(gòu)和主側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)的N型深摻雜源/漏區(qū)，N型深摻雜源/漏區(qū)的深度大于N型淺摻雜源/漏區(qū)的深度。
12.如權(quán)利要求11所述的NMOS晶體管，其特征在于，所述反型摻雜區(qū)中的摻雜離子為氟化硼離子或者銦離子。
13.如權(quán)利要求12所述的NMOS晶體管，其特征在于，反型摻雜區(qū)中的摻雜離子的濃度小于N型淺摻雜源/漏區(qū)中摻雜離子的濃度，所述反型摻雜區(qū)中的摻雜離子的離子濃度范圍為 1E13 ~9E13 atom/cm2。
14.如權(quán)利要求12所述的NMOS晶體管，其特征在于，所述反型摻雜區(qū)的深度范圍為0.02~0.1微米。
15.如權(quán)利 要求11所述的NMOS晶體管，其特征在于，所述N型淺摻雜源/漏區(qū)的摻雜離子為磷離子、砷離子或銻離子的一種或幾種。
16.如權(quán)利要求11所述的NMOS晶體管，其特征在于，所述N型淺摻雜源/漏區(qū)的深度范圍為0.05~0.3微米。
【文檔編號】H01L21/265GK104078359SQ201310105937
【公開日】2014年10月1日 申請日期:2013年3月28日 優(yōu)先權(quán)日:2013年3月28日
【發(fā)明者】魏琰 申請人:中芯國際集成電路制造(上海)有限公司