多柵極fet及其形成方法
【專利摘要】本發(fā)明提供了多柵極FET及其形成方法。一種方法包括氧化半導(dǎo)體鰭以在該半導(dǎo)體鰭的相對側(cè)壁上形成氧化物層。該半導(dǎo)體鰭位于隔離區(qū)的頂面上方。在氧化之后，實施傾斜注入以將雜質(zhì)注入半導(dǎo)體鰭。在傾斜注入之后去除氧化物層。
【專利說明】多柵極FET及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造，具體而言，涉及多柵極FET及其形成方法。
【背景技術(shù)】
[0002]隨著集成電路不斷按比例縮小以及對集成電路速度的要求不斷提高，晶體管需要具有更高的驅(qū)動電流和不斷減小的尺寸。因此開發(fā)了鰭式場效應(yīng)晶體管(FinFET)，也被稱為多柵極FET。典型的FinFET包括位于襯底上方的半導(dǎo)體鰭，該鰭用于形成FinFET的溝道區(qū)。溝道區(qū)包括半導(dǎo)體鰭的側(cè)壁部分而有時也包括頂面部分。當(dāng)溝道區(qū)包括側(cè)壁部分但不包括頂面部分時，相應(yīng)的FinFET被稱為雙柵極FinFET。當(dāng)溝道區(qū)包括側(cè)壁部分和頂面部分時，相應(yīng)的FinFET被稱為三柵極FinFET。
[0003]FinFET中的一些從絕緣體上硅襯底開始形成。相應(yīng)的FinFET具有減少的漏電流。然而，制造成本高。一些其它FinFET從塊狀硅襯底開始形成。因此，形成的鰭通過在淺溝槽隔離(STI)區(qū)中形成的娃帶(silicon strip)連接到塊狀襯底。因此，漏電流可能流經(jīng)半導(dǎo)體帶。
[0004]按照慣例，可以通過注入實施重?fù)诫s，從而可以將摻雜物注入位于STI區(qū)之間的硅帶。在硅帶中重?fù)诫s有助于抑制漏電流。然而，這種方法導(dǎo)致相應(yīng)的摻雜物被引入到位于硅帶上方的硅鰭中，這是不利的。因此，降低了相應(yīng)的FinFET的閾值電壓Vth。

【發(fā)明內(nèi)容】

[0005]為了解決上述技術(shù)問題，一方面，本發(fā)明提供了一種方法，包括:氧化半導(dǎo)體鰭以在所述半導(dǎo)體鰭的相對側(cè)壁上形成氧化物層，其中所述半導(dǎo)體鰭位于隔離區(qū)的頂面上方；在所述氧化之后，實施傾斜注入以將雜質(zhì)注入所述半導(dǎo)體鰭；以及在所述傾斜注入的步驟之后，去除所述氧化物層。
[0006]所述的方法還包括:在所述半導(dǎo)體鰭的相對側(cè)壁上形成柵極電介質(zhì)；在所述柵極電介質(zhì)上方形成柵電極；以及鄰近所述柵極電介質(zhì)和所述柵電極形成源極/漏極區(qū)。
[0007]所述的方法還包括:在所述半導(dǎo)體鰭的相對側(cè)壁上形成柵極電介質(zhì)；在所述柵極電介質(zhì)上方形成柵電極；以及鄰近所述柵極電介質(zhì)和所述柵電極形成源極/漏極區(qū)，其中，所述雜質(zhì)的導(dǎo)電類型與所述源極/漏極區(qū)的導(dǎo)電類型相反。
[0008]在所述的方法中，采用介于約20度和約45度之間的傾斜角度實施所述傾斜注入。
[0009]在所述的方法中，在所述傾斜注入期間，所述雜質(zhì)的一部分穿透所述半導(dǎo)體鰭。
[0010]在所述的方法中，在所述傾斜注入期間，所述雜質(zhì)的一部分穿透所述半導(dǎo)體鰭，其中，在所述傾斜注入期間，所述雜質(zhì)的所述一部分穿透位于所述半導(dǎo)體鰭的相對側(cè)壁上的所述氧化物層的一部分。
[0011]在所述的方法中，所述隔離區(qū)包括:具有傾斜頂面的第一部分，所述傾斜頂面更靠近所述半導(dǎo)體鰭的部分高于所述傾斜頂面更遠(yuǎn)離所述半導(dǎo)體鰭的部分，并且與所述第一部分齊平的摻雜半導(dǎo)體區(qū)具有所述雜質(zhì)的第一雜質(zhì)濃度，所述雜質(zhì)的第一雜質(zhì)濃度高于所述雜質(zhì)在所述半導(dǎo)體鰭的中部中的第二雜質(zhì)濃度；以及比所述第一部分更遠(yuǎn)離所述半導(dǎo)體鰭的第二部分，所述第二部分的頂面連接到所述第一部分的傾斜頂面并且低于所述第一部分的傾斜頂面。
[0012]另一方面，本發(fā)明提供了一種方法，包括:氧化半導(dǎo)體鰭以在所述半導(dǎo)體鰭的相對側(cè)壁上形成氧化物層，其中所述半導(dǎo)體鰭位于淺溝槽隔離(STI)區(qū)的頂面上方，半導(dǎo)體帶位于所述半導(dǎo)體鰭的下方并連接到所述半導(dǎo)體鰭，并且所述半導(dǎo)體帶與所述STI區(qū)齊平；在所述氧化之后，實施傾斜注入以將雜質(zhì)注入所述半導(dǎo)體鰭，所述雜質(zhì)具有第一導(dǎo)電類型；在所述傾斜注入的步驟之后，去除所述氧化物層；形成包括位于所述半導(dǎo)體鰭的側(cè)壁上的一部分的柵極電介質(zhì)；在所述柵極電介質(zhì)上方形成柵電極；以及鄰近所述柵極電介質(zhì)和所述柵電極形成源極/漏極區(qū)，其中所述源極/漏極區(qū)具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型。
[0013]在所述的方法中，采用介于約20度和約45度之間的傾斜角度實施所述傾斜注入。
[0014]在所述的方法中，在所述傾斜注入期間，所述雜質(zhì)的一部分穿透所述半導(dǎo)體鰭。
[0015]在所述的方法中，使用介于約4keV和約30keV之間的能量實施所述傾斜注入。
[0016]在所述的方法中，在所述注入之后，所述半導(dǎo)體帶的頂部具有所述雜質(zhì)的第一濃度，所述半導(dǎo)體鰭的中部具有所述雜質(zhì)的第二濃度，并且所述第二濃度低于所述第一濃度。
[0017]在所述的方法中，在所述傾斜注入期間，所述雜質(zhì)的一部分穿透所述半導(dǎo)體鰭，并且穿透位于所述半導(dǎo)體鰭的相對側(cè)壁上的所述氧化物層的一部分。
[0018]在所述的方法中，在所述氧化之后，所述半導(dǎo)體鰭的剩余厚度介于所述半導(dǎo)體鰭在所述氧化之前的厚度的約55%和約75%之間。
[0019]又一方面，本發(fā)明提供了一種器件，包括:半導(dǎo)體襯底；半導(dǎo)體帶，位于所述半導(dǎo)體襯底上方并且連接到所述半導(dǎo)體襯底，所述半導(dǎo)體帶包括:基本上是平的且處在第一平面中的第一側(cè)壁，和與所述第一側(cè)壁相對的第二側(cè)壁，所述第二側(cè)壁基本上是平的并且處在第二平面中；淺溝槽隔離(STI)區(qū)，位于所述半導(dǎo)體帶的相對側(cè)上；以及半導(dǎo)體鰭，位于所述半導(dǎo)體帶上方并且連接到所述半導(dǎo)體帶，所述半導(dǎo)體鰭包括:基本上是平的第三側(cè)壁，其中所述第三側(cè)壁處在與所述第一平面基本平行但不重疊的第三平面中；和基本上是平的并且與所述第三側(cè)壁相對的第四側(cè)壁，其中所述第四側(cè)壁處在與所述第二平面基本平行但不重疊的第四平面中，并且所述第三側(cè)壁和所述第四側(cè)壁位于所述第一平面和所述第二平面之間的區(qū)域中。
[0020]在所述的器件中，所述第一側(cè)壁和所述第三側(cè)壁通過連接部分連接，并且所述連接部分與所述STI區(qū)的頂端基本齊平。
[0021]所述的器件還包括:柵極電介質(zhì)，位于所述半導(dǎo)體鰭的第三側(cè)壁和第四側(cè)壁上；柵電極，位于所述柵極電介質(zhì)的上方；以及源極/漏極區(qū)，鄰近所述柵極電介質(zhì)和所述柵電極。
[0022]所述的器件還包括:柵極電介質(zhì)，位于所述半導(dǎo)體鰭的第三側(cè)壁和第四側(cè)壁上；柵電極，位于所述柵極電介質(zhì)的上方；以及源極/漏極區(qū)，鄰近所述柵極電介質(zhì)和所述柵電極，其中，所述半導(dǎo)體帶的頂部的雜質(zhì)的第一雜質(zhì)濃度高于所述雜質(zhì)在所述半導(dǎo)體鰭的中部中的第二雜質(zhì)濃度，并且所述雜質(zhì)的導(dǎo)電類型與所述源極/漏極區(qū)的導(dǎo)電類型相反。
[0023]所述的器件還包括:柵極電介質(zhì)，位于所述半導(dǎo)體鰭的第三側(cè)壁和第四側(cè)壁上；柵電極，位于所述柵極電介質(zhì)的上方；以及源極/漏極區(qū)，鄰近所述柵極電介質(zhì)和所述柵電極，其中，所述STI區(qū)包括:具有第一傾斜頂面的第一部分，所述傾斜頂面更靠近所述半導(dǎo)體鰭的部分高于所述傾斜頂面更遠(yuǎn)離所述半導(dǎo)體鰭的部分，并且與所述第一部分齊平的所述半導(dǎo)體帶的頂部具有所述雜質(zhì)的第一雜質(zhì)濃度，所述雜質(zhì)的第一雜質(zhì)濃度高于所述雜質(zhì)在所述半導(dǎo)體鰭的中部中的第二雜質(zhì)濃度；以及比所述第一部分更遠(yuǎn)離所述半導(dǎo)體鰭的第二部分，所述第二部分的頂面連接到所述第一部分的傾斜頂面并且低于所述第一部分的傾斜頂面。
[0024]在所述的器件中，所述半導(dǎo)體鰭具有圓頂角。
【專利附圖】

【附圖說明】
[0025]為了更充分地理解實施例及其優(yōu)點，現(xiàn)在將參考結(jié)合附圖所進(jìn)行的以下描述，其中:
[0026]圖1至圖6B是根據(jù)一些示例性實施例制造鰭式場效應(yīng)晶體管(FinFET)的中間階段的截面圖。
【具體實施方式】
[0027]以下詳細(xì)論述本發(fā)明實施例的制造和使用。然而，應(yīng)該理解，實施例提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的發(fā)明構(gòu)思。所論述的具體實施例僅是示例性的，而不用于限制本發(fā)明的范圍。
[0028]提供了一種形成鰭式場效應(yīng)晶體管(FinFET)的方法。示出了根據(jù)實施例制造FinFET的中間階段。論述了實施例的變化。在全文的各個視圖和示例性實施例中，相同的參考編號用于表不相同的兀件。
[0029]圖1至圖6B示出根據(jù)一些實施例形成FinFET的截面圖。參照圖1,形成結(jié)構(gòu)。示出的結(jié)構(gòu)包括晶圓10的一部分，其進(jìn)一步包括襯底20。襯底20可以是硅襯底、鍺襯底或者由II1-V族化合物半導(dǎo)體材料形成的襯底。襯底20可以摻雜有P型雜質(zhì)或η型雜質(zhì)?？梢栽谝r底20的主體部分上方形成隔離區(qū)，諸如淺溝槽隔離(STI)區(qū)22。在STI區(qū)22中形成半導(dǎo)體帶24，并且該半導(dǎo)體帶24位于相對的STI區(qū)22之間。半導(dǎo)體帶24的底部可以是襯底20的一部分，并連接到襯底20的主體部分。圖1中結(jié)構(gòu)的形成可以包括在襯底20中形成溝槽(被STI區(qū)22占據(jù))，在溝槽中填充介電材料，然后實施化學(xué)機(jī)械拋光(CMP)以去除多余的介電材料。介電材料的剩余部分是STI區(qū)22。STI區(qū)22可以包含氧化物，諸如氧化硅。
[0030]接下來，參照圖2，使STI區(qū)22凹陷。在整個說明書中，半導(dǎo)體帶24位于STI區(qū)22剩余部分的上方的部分被稱為半導(dǎo)體鰭124。STI區(qū)22的剩余部分具有頂面22Α。在一些實施例中，頂面22Α包括基本平坦的部分22Α1和連接到基本平坦的部分22Α1并位于基本平坦的部分22Α1上方的傾斜部分22Α2。平坦部分22Α1可以是靠近相鄰的鰭124中部的部分。傾斜部分22Α2可以是靠近鰭124的部分。而且，STI區(qū)22可以被看作是包括具有基本平坦的頂面22Α1的部分22’，以及位于部分22’的上方并具有傾斜頂面22Α2的凸出部分22”。凸出部分22”的頂端23可以鄰接相應(yīng)的鰭124。在鰭124的頂面和鰭124的底部(具有尖端23的底部水平面)之間的中間水平面測量鰭124的中間厚度Tl。在整個說明書中，中間厚度Tl被稱為相應(yīng)鰭124的厚度。
[0031]在一些實施例中，半導(dǎo)體帶24的側(cè)壁24A基本上是直的，并且可以是基本垂直的或者略微傾斜的。半導(dǎo)體鰭124的側(cè)壁124A基本上也是直的，并且可以是基本上垂直的或者略微傾斜的。而且，側(cè)壁124A及其下方的連接側(cè)壁24A中的每一個均可以在同一平面25中。換句話說，在圖2的截面圖中，當(dāng)從一個側(cè)壁24A向上繪制延伸平面(其與平面25重疊)時，延伸平面與位于上方的相應(yīng)側(cè)壁124A基本重疊。
[0032]參照圖3，實施氧化以氧化鰭124的表層。因此形成氧化物層26，其可以是氧化硅層，取決于鰭124的材料。氧化物層26包括位于鰭124的相對側(cè)壁上的部分，以及位于鰭124上方的頂部。在一些實施例中，通過原位蒸汽生成(ISSG)步驟實施氧化。在可選的實施例中，通過在含氧環(huán)境(諸如烤箱)中對晶圓10進(jìn)行退火來實施氧化。由于氧化，減小了鰭124的厚度。例如，鰭124的中間厚度T2可能減小到小于鰭124在氧化前測量的中間厚度Tl (圖2中示出)的約75%，小于厚度Tl的約55%，或介于厚度Tl的約55%和約75%之間。中間厚度T2還可以介于厚度Tl的約25%和約45%之間。在一些實施例中，氧化物層26的厚度T3介于約30 A和約60 A之間。然而，應(yīng)該理解，整個說明書中列舉的尺寸僅是實例，并且可以更改為不同的值。
[0033]由于氧化，鰭124的角部(示出的左上角和右上角)被圓化。這使得改進(jìn)了所形成的FinFET42(圖6A和圖6B)的性能，因為尖銳的角部可能導(dǎo)致漏電流增加，并且由于在角部具有高電場密度，尖銳的角部不利于FinFET42的可靠性。此外，通過STI區(qū)22保護(hù)半導(dǎo)體帶24的底部，并且對半導(dǎo)體帶24的底部的氧化是最小的(如果有的話)。還可以氧化半導(dǎo)體帶24鄰近STI部分22”的頂部。然而，氧化物層26的由半導(dǎo)體帶24的頂部產(chǎn)生的部分的厚度(例如，T4和T5)小于厚度T3。上部所形成的厚度還與相應(yīng)的位置有關(guān)。例如，氧化物層26的厚度T4小于厚度T5，并且位置越高，由半導(dǎo)體帶24產(chǎn)生的氧化物層26就越厚。
[0034]由于氧化，鰭124被減薄。由于鰭124的減薄，側(cè)壁124A的平面125與側(cè)壁24A的相應(yīng)平面25不再相互重疊。而是，在相對的側(cè)壁24A的平面25中限定區(qū)域，而鰭124位于該區(qū)域內(nèi)。側(cè)壁124A的一部分(該部分位于平面125中)可以是基本上平的并且平行于側(cè)壁24A的一部分。在側(cè)壁24A和124A都是基本垂直的實施例中，相對的側(cè)壁124A之間的距離小于相對的側(cè)壁24A之間的距離。
[0035]圖4示出傾斜注入以形成摻雜區(qū)28，該摻雜區(qū)位于半導(dǎo)體帶24的頂部中。如果形成的FinFET42 (圖6A和圖6B)是η型FinFET，這意味著如果FinFET42的源極和漏極區(qū)44(圖6B)是η型，那么摻雜的雜質(zhì)是P型，反之亦然。注入的傾斜角度α可以介于約20度和約45度之間。然而，應(yīng)該理解，整個說明書中列舉的傾斜角度僅是實例，并且可以更改為不同的值。傾斜注入可以包括以相對方向傾斜的兩種傾斜注入，如箭頭30和32所示，或者僅包括一種傾斜注入。當(dāng)注入的雜質(zhì)是P型時，可以包括硼、銦或它們的組合。相反，當(dāng)注入的雜質(zhì)是η型時，可以包括磷、砷、銻或它們的組合。
[0036]對注入的能量進(jìn)行控制，從而使大量(例如，30%或更多)的注入雜質(zhì)穿透鰭124，并且到達(dá)與雜質(zhì)注入側(cè)相反的部分氧化物層26。例如，如果摻雜物從右側(cè)注入，那么該注入向左傾斜，如箭頭30示意性示出的，摻雜物的大部分可以穿透鰭124，并且到達(dá)位于相應(yīng)鰭124左側(cè)上的部分氧化物層26。一些摻雜物也可以穿透鰭124以及位于鰭124兩側(cè)上的部分氧化物層26。注入雜質(zhì)中未停留在鰭124中的部分對鰭124的雜質(zhì)濃度沒有貢獻(xiàn)。因此，通過氧化鰭124以使鰭124變薄并且調(diào)整注入的能量，減小了鰭124中的雜質(zhì)濃度，該雜質(zhì)濃度是由注入產(chǎn)生的。隨著鰭124中雜質(zhì)濃度的減小，形成的FinFET的閾值電壓Vth增大。在注入硼的一些示例性實施例中，使用介于約4keV和約IOkeV之間的能量實施傾斜注入。在注入磷的可選示例性實施例中，可以使用介于約IOkeV和約30keV之間的能量實施傾斜注入。
[0037]另一方面，在區(qū)域28中，由于STI區(qū)22的部分22”，注入雜質(zhì)停留在區(qū)域28中，因此區(qū)域28中的雜質(zhì)濃度高。另外，還對注入的能量進(jìn)行控制從而使注入雜質(zhì)可以停留在區(qū)域28中。區(qū)域28中的高雜質(zhì)濃度有助于降低在形成的FinFET的源極區(qū)和漏極區(qū)之間流動的漏電流，該漏電流流經(jīng)區(qū)域28。作為注入和控制能量的結(jié)果，區(qū)域28中的注入雜質(zhì)濃度高于半導(dǎo)體鰭124中部中的注入雜質(zhì)濃度。
[0038]參照圖5，去除氧化物層26，例如使用稀HF溶液。從而暴露鰭124。接下來，如圖6A所不,形成柵極介電層36和柵電極38。根據(jù)一些實施例,柵極電介質(zhì)36包括氧化娃、氮化硅或它們的多層。在可選的實施例中，柵極電介質(zhì)36包括高k介電材料，因此在整個說明書中可選地被稱為高k柵極電介質(zhì)36。高k柵極電介質(zhì)36可以具有大于約7.0的k值，并且可以包括金屬氧化物或Hf、Al、Zr、La、Mg、Ba、T1、Pb以及它們的組合的硅酸鹽。柵極電介質(zhì)36的形成方法可以包括分子束沉積(MBD)、原子層沉積(ALD)、物理汽相沉積(PVD)等。
[0039]在柵極電介質(zhì)36上方形成柵電極38。柵電極38可以包括含金屬的材料諸如多晶硅、11隊了&隊了&(:、&)、1?1131、它們的組合以及它們的多層。柵極電介質(zhì)36和柵電極38的形成可以包括覆蓋式沉積柵極介電層以及在柵極介電層上方沉積柵電極層，然后圖案化柵極介電層和柵電極層。然后形成FinFET的剩余部件，包括源極和漏極區(qū)44 (圖6B)以及源極和漏極硅化物(未示出)，形成的FinFET是指FinFET42。在此不再論述這些部件的形成工藝。
[0040]圖6B示出圖6A中所示結(jié)構(gòu)的截面圖，其中截面圖是由圖6A中的平面剖切線6B-6B獲得的。如圖6B所示，區(qū)域28位于源極和漏極區(qū)44之間。由于STI區(qū)22的部分22” (圖6A)的存在，區(qū)域28設(shè)置在柵電極38對電流控制較少的地方。因此，隨著區(qū)域28具有高摻雜濃度，流經(jīng)區(qū)域28的漏電流46減小。
[0041]圖6A和圖6B示出使用先柵極方法形成的柵極電介質(zhì)36和柵電極38，其中在形成源極/漏極區(qū)44(圖6B)之前形成柵極電介質(zhì)36和柵電極38。在可選的實施例中，可以使用后柵極方法形成柵極電介質(zhì)36和柵電極38，其中在形成相應(yīng)的源極/漏極區(qū)44之后形成FinFET42的柵極電介質(zhì)和柵電極。相應(yīng)的工藝包括形成偽柵極(未示出)，形成源極/漏極區(qū)44，在源極/漏極區(qū)44上方形成層間電介質(zhì)(ILD，未示出)，去除偽柵極以在ILD中形成凹槽，以及在凹槽中形成柵極介電層和柵電極層。然后實施CMP以去除柵極介電層和柵電極層位于ILD上方的部分。
[0042]在實施例中，由于注入雜質(zhì)中的一些穿透鰭124，并因此對鰭124中的雜質(zhì)濃度沒有貢獻(xiàn)，減小了不期望的鰭124中摻雜濃度的增加，這種不期望的增加是由區(qū)域28中的摻雜引起的。而且，采用在氧化工藝中變薄的鰭124，改進(jìn)了所形成的FinFET42的器件性能。
[0043]根據(jù)實施例，一種方法包括氧化半導(dǎo)體鰭以在半導(dǎo)體鰭的相對側(cè)壁上形成氧化物層。半導(dǎo)體鰭位于隔離區(qū)的頂面上方。在氧化之后，實施傾斜注入以將雜質(zhì)注入半導(dǎo)體鰭。在傾斜注入之后去除氧化物層。
[0044]根據(jù)其他實施例，一種方法包括氧化半導(dǎo)體鰭以在半導(dǎo)體鰭的相對側(cè)壁上形成氧化物層，其中半導(dǎo)體鰭位于STI區(qū)的頂面上方。半導(dǎo)體帶位于半導(dǎo)體鰭的下方并連接到半導(dǎo)體鰭，并且半導(dǎo)體帶與STI區(qū)齊平。在氧化之后，實施傾斜注入以將雜質(zhì)注入半導(dǎo)體鰭，其中雜質(zhì)具有第一導(dǎo)電類型。在傾斜注入步驟之后，去除氧化物層。該方法還包括形成包括位于半導(dǎo)體鰭側(cè)壁上的一部分的柵極電介質(zhì)，在柵極電介質(zhì)上方形成柵電極，以及鄰近柵極電介質(zhì)和柵電極形成源極/漏極區(qū)。源極/漏極區(qū)具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型。
[0045]根據(jù)又一些實施例，一種器件包括半導(dǎo)體襯底，以及位于半導(dǎo)體襯底的上方并且連接到半導(dǎo)體襯底的半導(dǎo)體帶。半導(dǎo)體帶具有基本上平的且處在第一平面中的第一側(cè)壁，以及與第一側(cè)壁相對的第二側(cè)壁，其中第二側(cè)壁基本上是直的且處在第二平面中。STI區(qū)設(shè)置在半導(dǎo)體帶的相對側(cè)上。半導(dǎo)體鰭設(shè)置在半導(dǎo)體帶的上方并且連接到該半導(dǎo)體帶，其中半導(dǎo)體鰭包括基本上是直的第三側(cè)壁，其中第三側(cè)壁處在與第一平面基本平行但不重疊的第三平面中。半導(dǎo)體鰭還包括基本上是直的且與第三側(cè)壁相對的第四側(cè)壁。第四側(cè)壁處在與第二平面基本平行但不重疊的第四平面中。第三側(cè)壁和第四側(cè)壁位于第一平面和第二平面之間的區(qū)域中。
[0046]盡管已經(jīng)詳細(xì)地描述了實施例及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的實施例的構(gòu)思和范圍的情況下，在其中進(jìn)行各種改變、替換和更改。而且，本申請的范圍并不限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明應(yīng)很容易理解，根據(jù)本發(fā)明可以利用現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述相應(yīng)實施例基本上相同的功能或者獲得基本上相同的結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。因此，所附權(quán)利要求預(yù)期在其范圍內(nèi)包括這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。此外，每條權(quán)利要求構(gòu)成單獨的實施例，并且多個權(quán)利要求和實施例的組合在本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種方法，包括: 氧化半導(dǎo)體鰭以在所述半導(dǎo)體鰭的相對側(cè)壁上形成氧化物層，其中所述半導(dǎo)體鰭位于隔離區(qū)的頂面上方； 在所述氧化之后，實施傾斜注入以將雜質(zhì)注入所述半導(dǎo)體鰭；以及 在所述傾斜注入的步驟之后，去除所述氧化物層。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 在所述半導(dǎo)體鰭的相對側(cè)壁上形成柵極電介質(zhì)； 在所述柵極電介質(zhì)上方形成柵電極；以及 鄰近所述柵極電介質(zhì)和所述柵電極形成源極/漏極區(qū)。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述雜質(zhì)的導(dǎo)電類型與所述源極/漏極區(qū)的導(dǎo)電類型相反。
4.根據(jù)權(quán)利要求1所述的方法，其中，采用介于約20度和約45度之間的傾斜角度實施所述傾斜注入。
5.根據(jù)權(quán)利要求1所述的方法，其中，在所述傾斜注入期間，所述雜質(zhì)的一部分穿透所述半導(dǎo)體鰭。
6.根據(jù)權(quán)利要求5所述的方法，其中，在所述傾斜注入期間，所述雜質(zhì)的所述一部分穿透位于所述半導(dǎo)體鰭的相對側(cè)壁上的所述氧化物層的一部分。
7.根據(jù)權(quán)利要求1所述 的方法，其中，所述隔離區(qū)包括: 具有傾斜頂面的第一部分，所述傾斜頂面更靠近所述半導(dǎo)體鰭的部分高于所述傾斜頂面更遠(yuǎn)離所述半導(dǎo)體鰭的部分，并且與所述第一部分齊平的摻雜半導(dǎo)體區(qū)具有所述雜質(zhì)的第一雜質(zhì)濃度，所述雜質(zhì)的第一雜質(zhì)濃度高于所述雜質(zhì)在所述半導(dǎo)體鰭的中部中的第二雜質(zhì)濃度；以及 比所述第一部分更遠(yuǎn)離所述半導(dǎo)體鰭的第二部分，所述第二部分的頂面連接到所述第一部分的傾斜頂面并且低于所述第一部分的傾斜頂面。
8.一種方法，包括: 氧化半導(dǎo)體鰭以在所述半導(dǎo)體鰭的相對側(cè)壁上形成氧化物層，其中所述半導(dǎo)體鰭位于淺溝槽隔離(STI)區(qū)的頂面上方，半導(dǎo)體帶位于所述半導(dǎo)體鰭的下方并連接到所述半導(dǎo)體鰭，并且所述半導(dǎo)體帶與所述STI區(qū)齊平； 在所述氧化之后，實施傾斜注入以將雜質(zhì)注入所述半導(dǎo)體鰭，所述雜質(zhì)具有第一導(dǎo)電類型； 在所述傾斜注入的步驟之后，去除所述氧化物層； 形成包括位于所述半導(dǎo)體鰭的側(cè)壁上的一部分的柵極電介質(zhì)； 在所述柵極電介質(zhì)上方形成柵電極；以及 鄰近所述柵極電介質(zhì)和所述柵電極形成源極/漏極區(qū)，其中所述源極/漏極區(qū)具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型。
9.一種器件，包括: 半導(dǎo)體襯底； 半導(dǎo)體帶，位于所述半導(dǎo)體襯底上方并且連接到所述半導(dǎo)體襯底，所述半導(dǎo)體帶包括:基本上是平的且處在第一平面中的第一側(cè)壁；和 與所述第一側(cè)壁相對的第二側(cè)壁，所述第二側(cè)壁基本上是平的并且處在第二平面中； 淺溝槽隔離(STI)區(qū)，位于所述半導(dǎo)體帶的相對側(cè)上；以及 半導(dǎo)體鰭，位于所述半導(dǎo)體帶上方并且連接到所述半導(dǎo)體帶，所述半導(dǎo)體鰭包括: 基本上是平的第三側(cè)壁，其中所述第三側(cè)壁處在與所述第一平面基本平行但不重疊的第三平面中；和 基本上是平的并且與所述第三側(cè)壁相對的第四側(cè)壁，其中所述第四側(cè)壁處在與所述第二平面基本平行但不重疊的第四平面中，并且所述第三側(cè)壁和所述第四側(cè)壁位于所述第一平面和所述第二平面之間的區(qū)域中。
10.根據(jù)權(quán)利要求9所述的器件，還包括: 柵極電介質(zhì)，位于所述半導(dǎo)體鰭的第三側(cè)壁和第四側(cè)壁上； 柵電極，位于所述柵極電介質(zhì)的上方；以及 源極/漏極區(qū)，鄰近所述 柵極電介質(zhì)和所述柵電極。
【文檔編號】H01L29/423GK103531478SQ201310109488
【公開日】2014年1月22日 申請日期:2013年3月29日 優(yōu)先權(quán)日:2012年7月3日
【發(fā)明者】盧文泰 申請人:臺灣積體電路制造股份有限公司