一種mim電容器及其制作方法
【專利摘要】本申請公開了一種新MIM電容器及其制作方法，該MIM電容器與金屬互連層的金屬線和金屬襯墊同步制作，以金屬鎢栓塞作為MIM電容器的上下電極，上下電極之間具有絕緣層，上下電極的另一端分別與其他金屬互連層中的金屬襯墊形成電接觸，避免了原有MIM電容器結構制造中的MIM-ARCING和MIM?bridge缺陷，有效提高產(chǎn)品的良率，降低制造成本。
【專利說明】一種ΜIM電容器及其制作方法
【技術領域】
[0001] 本發(fā)明涉及半導體制作領域，特別涉及一種新MIM電容器及其制作方法。
【背景技術】
[0002] 當前，半導體集成電路（1C)制造主要是在半導體材料襯底(例如：硅襯底）的晶片 器件面上制作各種半導體器件（比如M0SFET器件)并組成電路，半導體器件所在的器件層制 作完畢后，還要在器件層之上制作金屬互連層，由金屬互連層為半導體器件之間的信號傳 輸提供物理通道。金屬互連層的制作稱為金屬互連層工藝（BE0L)。現(xiàn)有技術中，BE0L通常 是指在金屬間電介質(zhì)（IMD)中刻蝕通孔（via)和溝槽（trench)并在其中填充金屬形成金屬 連線和金屬襯墊（metal pad),其中，IMD用于metal pad和金屬連線在金屬互連層中的電 絕緣，由金屬連線將半導體器件的各部分（比如M0SFET器件的柵極、源極和漏極）與metal pad之間電連接。業(yè)界將能夠實現(xiàn)特定邏輯功能的1C稱為芯片。為了擴展存儲器、微波、射 頻、智能卡、高壓和濾波器等芯片的功能，在芯片中加入電容器作為其中的重要組成單元， 該類芯片稱為嵌入式電容器芯片。在嵌入式電容器芯片中廣泛采用的電容器結構是平行于 娃襯底的金屬一絕緣體一金屬（Metal-Insulator_Metal，MIM)電容器。其中金屬的制作工 藝采用與金屬互連工藝相兼容的銅、鋁等，絕緣體則是氮化硅、氧化硅等高介電常數(shù)的電介 質(zhì)材料。
[0003] 圖1為現(xiàn)有技術在金屬互連層中制作的MM電容器的結構示意圖，其制作工藝流 程如下：在某個金屬互連層的金屬襯墊（M2)制作完成后，首先在M2的表面生長一層絕緣 層，再通過物理氣相沉積（PVD)在絕緣層上生長一金屬層，從而以M2為下電極，金屬層為上 電極形成一個導體-絕緣體-導體結構的電容器，來實現(xiàn)電容器的功能。我們發(fā)現(xiàn)上述MM 電容器制作工藝經(jīng)常會出現(xiàn)一種嚴重的缺陷MM電弧（MM-ARCING)，這種缺陷是在電容器 的絕緣層上PVD生長金屬層的時候放電形成的，該缺陷有很高的次品率（kill ratio)，PVD 的機臺都會產(chǎn)生這種缺陷。同時與沒有Μ頂電容器的產(chǎn)品相比，MIM電容器結構會增加多 個工藝步驟來定義MM電容器中金屬層的圖案以作為MM電容器的電極，增加工藝步驟的 同時必然提高產(chǎn)品的生產(chǎn)成本和減慢出貨速度。同時，金屬層刻蝕形成電極步驟中的橋接 (bridge)缺陷對CP也有致命影響。
[0004] 此外，電容器中處于中間位置的絕緣層(其材料為二氧化硅或者多孔二氧化硅 ΡΕ0Χ)和PVD生長金屬層的厚度控制非常的關鍵，所以在半導體芯片生產(chǎn)中MM電容器的制 作對機臺的狀況要求非常高。這樣就會大幅度增加機臺和相關的維護使用成本。
【發(fā)明內(nèi)容】
[0005] 有鑒于此，本發(fā)明提供一種MIM電容器及其制造方法，能夠避免原有MIM電容器結 構的制作過程中，在電容器的絕緣層上PVD生長金屬層步驟的MM電弧和刻蝕金屬層造成 的MIM橋接缺陷，且難以控制絕緣層和上層金屬層的厚度的問題。
[0006] 本發(fā)明的技術方案是這樣實現(xiàn)的：
[0007] -種MIM電容器，位于嵌入式電容器芯片的金屬互連層中，其特征在于，該MIM電 容器的結構包括：
[0008] 由金屬鎢構成的第一鎢栓塞、第二鎢栓塞，以及絕緣層；
[0009] 所述第一鎢栓塞和所述第二鎢栓塞分別作為上電極和下電極，所述第一鎢栓塞的 頂端和第二鎢栓塞的底端相對，所述絕緣層位于所述第一鎢栓塞和第二鎢栓塞相對的兩端 之間。
[0010] 當所述絕緣層位于非頂層金屬互連層時，所述絕緣層的厚度范圍是300埃到500 埃；當所述絕緣層位于頂層金屬互連層時，所述絕緣層的厚度范圍是大于等于550埃。
[0011] 所述第一鎢栓塞504和第二鎢栓塞132的底部和側壁所成夾角的范圍是大于90° 且小于等于95°。
[0012] 所述絕緣層與第二金屬互連層中的金屬襯墊位于同一水平層面，所述第一鎢栓塞 與所述第二金屬互連層上方的第三金屬互連層中的金屬襯墊相連，所述第二鎢栓塞與所述 第二金屬互連層下方的第一金屬互連層中的金屬襯墊相連。
[0013] -種MIM電容器制作方法，應用于嵌入式電容器芯片的金屬互連層，該方法包括： 提供一晶片，所述晶片的晶片器件面上具有第一金屬互連層，該方法還包括：
[0014] 在所述第一金屬互連層上沉積第一高密度等離子體層介質(zhì)層；
[0015] 光刻后第一刻蝕所述第一高密度等離子體層間介質(zhì)層，形成第二通孔；
[0016] 所述第二通孔中填充金屬鎢，在所述第二通孔中形成第一鎢栓塞；
[0017] 在所述晶片器件面沉積金屬層；
[0018] 光刻后第二刻蝕去除所述第一鶴栓塞上方的部分金屬層，形成金屬襯墊；
[0019] 所述晶片器件面沉積絕緣層并化學機械研磨去除所述金屬襯墊上方的部分絕緣 層；
[0020] 所述晶片器件面沉積第二高密度等離子體層間介質(zhì)層，光刻后第三刻蝕所述第二 高密度等離子體層間介質(zhì)層，形成第四通孔；
[0021] 所述第四通孔中填充金屬鎢，在所述第四通孔中形成第二鎢栓塞。
[0022] 當所述絕緣層位于非頂層金屬互連層時，所述絕緣層的厚度范圍是300埃到500 埃；當所述絕緣層位于頂層金屬互連層時，所述絕緣層的厚度范圍是大于等于550埃。
[0023] 所述第一鎢栓塞和第二鎢栓塞的底部和側壁所成夾角的范圍是大于90°且小于 等于95。。
[0024] 所述填充金屬鎢的方法是物理氣相沉積。
[0025] 該方法進一步包括：
[0026] 所述光刻后第一刻蝕所述第一高密度等離子體層間介質(zhì)層，還形成第一通孔；
[0027] 所述第二通孔中填充金屬鎢的同時，在所述第一通孔中填充金屬鎢，在所述第一 通孔中形成第二金屬互連層的金屬線；
[0028] 所述光刻后第三刻蝕所述第二層間介質(zhì)層，還形成第三通孔；
[0029] 所述第四通孔中填充金屬鎢的同時，在所述第三通孔中填充金屬鎢，在所述第三 通孔中形成第三金屬互連層的金屬線。
[0030] 從上述方案可以看出，本發(fā)明提出一種MM電容器及其制作方法，該MM電容器以 在制作金屬線的同時制作金屬鎢栓塞作為MIM電容器的上下電極，在制作完成金屬襯墊后 形成MIM電容器的絕緣層，形成導體-絕緣層-導體的MIM電容器結構，以代替原有MIM電 容器制造工藝中采用的先在金屬襯墊上制作電容器的絕緣層，然后PVD生長金屬層以及金 屬層刻蝕形成電極的步驟，避免形成ΜΙΜ-ARCING和MIM bridge缺陷，從而有效提高產(chǎn)品的 良率，降低制造成本。
【專利附圖】
【附圖說明】
[0031] 圖1為現(xiàn)有技術中MIM電容器的結構示意圖；
[0032] 圖2?13為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制作MM 電容器的剖面結構示意圖；
[0033] 圖14為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制作MM電 容器的工藝步驟流程圖。
【具體實施方式】
[0034] 為使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對 本發(fā)明作進一步詳細說明。
[0035] 具體實施例
[0036] 本發(fā)明提供一種MM電容器以及其制作方法，應用于嵌入式電容器芯片的制作， 提供一晶片，該晶片的晶片器件面從下至上依次為硅襯底、半導體器件層以及第一金屬互 連層，下面以在半導體器件層上方的第一金屬互連層之上制作MM電容器的步驟為例，結 合圖2?14,詳細說明嵌入式電容器芯片中MIM電容器的制造方法。
[0037] 步驟101、圖2為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MM電容器的步驟101剖面結構示意圖，如圖2所示，第一金屬互連層200上沉積第一高 密度等離子體（HDP)層間介質(zhì)層201。
[0038] 本步驟中，僅僅以第一金屬互連層為例進行說明，金屬層605第一金屬互連層在 實際應用中可以為任意一層金屬互連層，并不局限于與半導體器件層直接相連的第一個金 屬互連層。沉積第一 HDP層間介質(zhì)層201的方法和步驟為現(xiàn)有技術，不再贅述。
[0039] 步驟102、圖3為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MM電容器的步驟102剖面結構示意圖，如圖3所示，在第一 HDP層間介質(zhì)層201上光刻 形成第一光刻圖案202。
[0040] 本步驟中，光刻是指，首先在第一 HDP層間介質(zhì)層201上涂覆一層光刻膠，然后按 照需要的掩模板圖案進行曝光和顯影使光刻膠圖案化，這里的第一光刻圖案202同時定義 了作為第一通孔203和第二通孔204的位置和形狀，其中，后續(xù)步驟會在第一通孔203中形 成第二金屬互連層的金屬線，在第二通孔204中形成作為MM電容器下電極的第一鎢栓塞 504。需要注意的是，本發(fā)明的實施例根據(jù)MIM電容器的參數(shù)設計掩膜板圖案，第一光刻圖 案202中定義的第二通孔204形狀決定了本發(fā)明的實施例制作MM電容器的下電極面積。 此外，本步驟在涂覆光刻膠之前，還可以先在第一 HDP層間介質(zhì)層201上涂覆底部抗反射層 (BARC)，BARC主要含有碳元素、氫元素和氧元素，用于減少在曝光過程中的光反射。
[0041] 步驟103、圖4為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MIM電容器的步驟103剖面結構示意圖，如圖4所示，第一刻蝕第一 HDP層間介質(zhì)層201， 形成第一通孔203和第二通孔204。
[0042] 本步驟中的第一刻蝕是干法刻蝕，例如反應離子刻蝕（RIE)，以第一光刻圖案202 為掩膜，對第一 HDP層間介質(zhì)層201上沒有被第一光刻圖案202覆蓋的部分進行刻蝕，分別 形成第一通孔203和第二通孔204,最后清洗殘留在第一 HDP層間介質(zhì)層201上的第一光刻 圖案202。需要注意的是，考慮到芯片生產(chǎn)機臺的特性第二通孔204的底部開口小于頂部開 口，側壁與底部的夾角范圍小于等于95度、大于90度，例如：95度，93度或91度。
[0043] 步驟104、圖5為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MM電容器的步驟104剖面結構示意圖，如圖5所示，在第一通孔203和第二通孔204中 填充金屬鎢，在第一通孔203中形成第二金屬互連層的金屬線503,在第二通孔204中形成 第一鶴栓塞504。
[0044] 本步驟中，在第一和第二通孔204中填充金屬鎢的方法可以是物理氣相沉積 (PVD)，與現(xiàn)有技術相區(qū)別的是，由于第二通孔204的開口相比第一通孔203較大，本發(fā)明的 實施例為了完全填充第二通孔204,需要增加 PVD過程的沉積時間，例如將PVD的沉積時間 增加為原來的1. 5倍。在PVD步驟后，由于沉積的金屬鎢不僅填充于第一和第二通孔204 中，還會覆蓋第一 HDP層間介質(zhì)層201表面，因此還需要化學機械研磨（CMP)去除多余的金 屬鎢，直到露出第一 HDP層間介質(zhì)層201。
[0045] 步驟105、圖6為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MIM電容器的步驟105剖面結構示意圖，如圖6所示，沉積金屬層605。
[0046] 本步驟中，在晶片器件面也就是露出的第一 HDP層間介質(zhì)層201、第二金屬互連層 的金屬線和第一鶴栓塞504上沉積金屬層605,金屬層605的材料為錯或者銅錯合金，沉積 金屬層605的步驟為現(xiàn)有技術，不再贅述。
[0047] 步驟106、圖7為本發(fā)明在半導體器件層上方的第一金屬互連層之上制作MM電容 器的步驟106剖面結構示意圖，如圖7所示，金屬層605上光刻形成第二光刻圖案，以第二 光刻圖案為掩膜第二刻蝕去除部分金屬層605 ;
[0048] 本步驟中，光刻是指，首先在金屬層605上涂覆一層光刻膠，然后按照需要的掩模 板圖案進行曝光和顯影使光刻膠圖案化，這里的第二光刻圖案同時定義了第二金屬互連層 中金屬襯墊705以及MIM電容器中絕緣層的位置和形狀。需要注意的是，本步驟在涂抹光 刻膠之前，還可以包括在金屬層605上涂覆BARC的步驟，用于減少在曝光過程中的光反射。 現(xiàn)有技術中，用金屬層605上光刻形成的光刻圖案定義金屬襯墊705的位置和形狀是本領 域的常規(guī)工藝步驟。現(xiàn)有技術相比，本發(fā)明的實施例僅需要改變決定第二光刻圖案的掩膜 板圖案，讓第二光刻圖案同時定義金屬襯墊705和MM電容器中絕緣層，并沒有增加額外的 工藝步驟，節(jié)約成本，提高生產(chǎn)效率。
[0049] 本步驟中的第二刻蝕是干法刻蝕，例如RIE，以第二光刻圖案為掩膜，刻蝕去除金 屬層605上沒有被第二光刻圖案覆蓋的部分，露出部分第一 HDP層間介質(zhì)層201和第一鶴 栓塞504表面，在金屬層605上形成金屬襯墊705。本步驟中根據(jù)蝕刻深度和蝕刻速率的關 系來控制第二刻蝕的時間和刻蝕終點，該方法的具體步驟為現(xiàn)有技術，不再贅述。第二刻蝕 后還要清洗殘留在金屬襯墊705上的第二光刻圖案。
[0050] 步驟107、圖8為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MIM電容器的步驟107剖面結構示意圖，如圖8所示，沉積絕緣層801。
[0051] 本步驟中，絕緣層801的材料可以為二氧化硅或者ΡΕ0Χ等可以作為MM電容器絕 緣層的電介質(zhì)，沉積絕緣層的方法為化學氣相沉積（CVD)。在晶片器件面沉絕緣層801，絕 緣層801同時覆蓋金屬襯墊705、露出的部分第一 HDP層間介質(zhì)層201和第一鎢栓塞504。 通過沉積時間控制絕緣層801的厚度，本具體實施例中，由于MIM電容器位于非頂層的金屬 互連層中，因此絕緣層801的厚度范圍是300埃到500埃，例如：300埃，400?；蛘?00埃。 絕緣層801的厚度小于金屬層605的厚度。
[0052] 需要注意的是，在1C芯片中，與半導體器件層相隔越遠的金屬互連層中的電流越 大，所以在位于最上層的金屬互連層，也就是頂層金屬互連層中制作MM電容器時，為了防 止MM電容器被頂層金屬互連層中的電流擊穿，要求絕緣層801的厚度大于等于550埃，例 如,550埃，600?；蛘?00埃。
[0053] 步驟108、圖9為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MM電容器的步驟108剖面結構示意圖，如圖9所示，CMP絕緣層801。
[0054] 本步驟中，CMP去除沉積在金屬襯墊705表面的絕緣層后，僅保留第一 HDP層間介 質(zhì)層201和第一鎢栓塞504表面的部分絕緣層，其中，第一鎢栓塞504作為MM電容器件的 下電極，與第一鎢栓塞504表面接觸的部分絕緣層作為MM電容器件的絕緣層。需要注意 的是，在露出的部分第一 HDP層間介質(zhì)層201表面沉積的絕緣層與后續(xù)沉積的第二HDP層 間介質(zhì)層1001 -起構成了第三金屬互連層中的層間介質(zhì)。
[0055] 至此，第二金屬互連層制作完畢。
[0056] 步驟109、圖10為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MIM電容器的步驟109剖面結構示意圖，如圖10所示，晶片器件面沉積第二HDP層間介 質(zhì)層1001。
[0057] 本步驟中，沉積的第二HDP層間介質(zhì)層1001覆蓋整個第二金屬互連層，包括金屬 襯墊705和CMP后的部分絕緣層，沉積第二HDP層間介質(zhì)層1001的方法和步驟為現(xiàn)有技術， 不再贅述。實際工藝中在沉積第二HDP層間介質(zhì)層1001后還包括采用化學機械研磨對其 表面拋光。
[0058] 步驟110、圖11為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MM電容器的步驟110剖面結構示意圖，如圖11所示，第二HDP層間介質(zhì)層1001上光刻 形成第三光刻圖案1102。
[0059] 本步驟中，光刻是指，首先在第二HDP層間介質(zhì)層1001上涂抹一層光刻膠，然后按 照需要的掩模板圖案進行曝光和顯影使光刻膠圖案化。這里的第三光刻圖案1102同時定 義了作為第三通孔121和第四通孔122的位置和形狀，其中，后續(xù)步驟會在第三通孔121中 形成第二金屬互連層的金屬線，在第四通孔122中形成作為MM電容器上電極的第二鎢栓 塞132。需要注意的是，本發(fā)明的實施例根據(jù)MM電容器的參數(shù)設計掩膜板圖案，第三光刻 圖案1102中定義的第四通孔122形狀決定了本發(fā)明的實施例制作MM電容器的上電極面 積，最終由第一鎢栓塞504和第二鎢栓塞132實現(xiàn)充放電的功能。此外，本步驟在涂覆光刻 膠之前，還可以先在第二HDP層間介質(zhì)層1001上涂覆BARC，用于減少在曝光過程中的光反 射。
[0060] 步驟111、圖12為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上 制作MM電容器的步驟111剖面結構示意圖，如圖12所示，第三刻蝕第二HDP層間介質(zhì)層 1001，形成第三通孔121和第四通孔122。
[0061] 本步驟中的第三刻蝕是干法刻蝕，例如反應離子刻蝕，以第三光刻圖案1102為掩 膜，對第二HDP層間介質(zhì)層1001上沒有被第三光刻圖案1102覆蓋的部分進行刻蝕，分別形 成第三通孔121和第四通孔122,最后清洗殘留在第二HDP層間介質(zhì)層1001上的第三光刻 圖案1102。需要注意的是，第三刻蝕對金屬襯墊705和第二HDP層間介質(zhì)層1001的刻蝕 選擇比，以及對MM電容器絕緣層和第二HDP層間介質(zhì)層1001的刻蝕選擇比都很高，從而 保證在完全刻蝕穿通MM電容器的絕緣層上方的第二HDP層間介質(zhì)層1001的同時幾乎不 損傷金屬襯墊705和MM電容器絕緣層。本步驟中采用終點檢測法控制第三刻蝕的刻蝕終 點，保證第三通孔121中露出金屬襯墊705表面，以及第四通孔122中露出MM電容器絕緣 層表面，該方法的具體步驟為現(xiàn)有技術，不再贅述。第四通孔122的側壁與底部的夾角范圍 小于等于95度大于90度，例如：95度，93度或91度。
[0062] 步驟112、圖13為本發(fā)明的實施例在半導體器件層上方的第一金屬互連層之上制 作MM電容器的步驟112剖面結構示意圖，如圖14所示，在第三和第四通孔122中填充金 屬鎢，在第三通孔121中形成第三金屬互連層的金屬線131，在第四通孔122中形成第二鎢 栓塞132。
[0063] 本步驟中，在第一和第四通孔122中填充金屬鎢的方法可以是物理氣相沉積 (PVD)，與現(xiàn)有技術相區(qū)別的是，由于第四通孔122的開口相比第三通孔121較大，本發(fā)明的 實施例為了完全填充第四通孔122,會根據(jù)需要增加 PVD步驟的沉積時間。在PVD步驟后，由 于沉積的金屬鎢不僅填充于第三和第四通孔中，還會覆蓋第二HDP層間介質(zhì)層1001表面， 因此還需要化學機械研磨（CMP)去除多余的金屬鎢，直到露出第二HDP層間介質(zhì)層1001。 需要注意的是第四通孔122中形成的第二金屬鎢栓塞和第二通孔204中形成的第一金屬鎢 栓塞相當于MIM電容器上下電極，兩者之間相對重疊部分的面積以及絕緣層的厚度共同決 定了 MM電容器的實際參數(shù)。本發(fā)明的實施例中第四通孔中PVD制作第二鎢栓塞的步驟不 要求像現(xiàn)有技術那樣嚴格控制絕緣層上PVD生長金屬層的厚度，也無需刻蝕填充在第二和 第三通孔中的金屬鎢，此外，由于填充金屬鎢的與PVD生長金屬層在形狀和工藝上的差別， 因此，本步驟不會產(chǎn)生MIM電弧和橋接缺陷。
[0064] 至此，本發(fā)明的實施例所涉及的MIM電容器的制作步驟結束。
[0065] 后續(xù)步驟還包括制作第三金屬互連層上的第三金屬襯墊705,將MM電容器的上 電極通過第三金屬襯墊705與芯片中其他半導體器件電連接。具體的，在第二HDP層間介 質(zhì)層1001上方沉積第二金屬層605后，通過光刻和刻蝕保留位于第二鎢栓塞132以及第二 金屬互連層的金屬線上方的部分第二金屬層605,形成第三金屬襯墊705,最終制作完成第 三金屬互連層，其具體方法和步驟為現(xiàn)有技術，不再贅述。
[0066] 上述具體實施例可見，本發(fā)明提出一種MM電容器及其制作方法，該MM電容器 以金屬鎢栓塞作為MM電容器的上下電極，且上下電極之間具有絕緣層，形成導體-絕緣 層-導體的MIM電容器結構，同時上下電極的另一端分別與其他金屬互連層中的金屬襯墊 形成電接觸，該電容器的制造方法與現(xiàn)有的金屬互連層制作工藝相容，具體的，在定義金屬 襯墊的同時定義了 MIM電容器的絕緣層位置，在定義金屬線的同時定義了上下電極，上下 電極與金屬互連層的金屬線同步制作，以代替原有MIM電容器制造工藝中采用的先在金屬 襯墊上制作電容器的絕緣層，然后PVD生長金屬層以及金屬層刻蝕形成電極的步驟，避免 形成MM-ARCING和MM bridge缺陷，從而有效提高產(chǎn)品的良率，降低制造成本。
[〇〇67] 以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明保護的范圍之內(nèi)。
【權利要求】
1. 一種MIM電容器，位于嵌入式電容器芯片的金屬互連層中，其特征在于，該MIM電容 器的結構包括： 由金屬鎢構成的第一鎢栓塞、第二鎢栓塞以及絕緣層； 所述第一鎢栓塞和所述第二鎢栓塞分別作為上電極和下電極，所述第一鎢栓塞的頂 端和第二鎢栓塞的底端相對，所述絕緣層位于所述第一鎢栓塞和第二鎢栓塞相對的兩端之 間。
2. 如權利要求1所述的MIM電容器，其特征在于，當所述絕緣層位于非頂層金屬互連層 時，所述絕緣層的厚度范圍是300埃到500埃；當所述絕緣層位于頂層金屬互連層時，所述 絕緣層的厚度范圍是大于等于550埃。
3. 如權利要求1所述的MIM電容器，其特征在于，所述第一鎢栓塞和第二鎢栓塞的底部 和側壁所成夾角的范圍是大于90°且小于等于95°。
4. 如權利要求1所述的MM電容器，其特征在于，所述絕緣層與第二金屬互連層中的金 屬襯墊位于同一水平層面，所述第一鎢栓塞與所述第二金屬互連層上方的第三金屬互連層 中的金屬襯墊相連，所述第二鎢栓塞與所述第二金屬互連層下方的第一金屬互連層中的金 屬襯墊相連。
5. -種MM電容器制作方法，應用于嵌入式電容器芯片的金屬互連層，該方法包括：提 供一晶片，所述晶片的晶片器件面上具有第一金屬互連層，其特征在于，該方法還包括： 在所述第一金屬互連層上沉積第一高密度等離子體層介質(zhì)層； 光刻后第一刻蝕所述第一高密度等離子體層間介質(zhì)層，形成第二通孔； 所述第二通孔中填充金屬鎢，在所述第二通孔中形成第一鎢栓塞； 在所述晶片器件面沉積金屬層； 光刻后第二刻蝕去除所述第一鎢栓塞上方的部分金屬層，形成金屬襯墊； 所述晶片器件面沉積絕緣層并化學機械研磨去除所述金屬襯墊上方的部分絕緣層； 所述晶片器件面沉積第二高密度等離子體層間介質(zhì)層，光刻后第三刻蝕所述第二高密 度等離子體層間介質(zhì)層，形成第四通孔； 所述第四通孔中填充金屬鎢，在所述第四通孔中形成第二鎢栓塞。
6. 如權利要求5所述的方法，其特征在于，當所述絕緣層位于非頂層金屬互連層時，所 述絕緣層的厚度范圍是300埃到500埃；當所述絕緣層位于頂層金屬互連層時，所述絕緣層 的厚度范圍是大于等于550埃。
7. 如權利要求5所述的方法，其特征在于，所述第一鎢栓塞和第二鎢栓塞的底部和側 壁所成夾角的范圍是大于90°且小于等于95°。
8. 如權利要求5所述的方法，其特征在于，所述填充金屬鎢的方法是物理氣相沉積。
9. 如權利要求5所述的方法，其特征在于，該方法進一步包括： 所述光刻后第一刻蝕所述第一高密度等離子體層間介質(zhì)層，還形成第一通孔； 所述第二通孔中填充金屬鎢的同時，在所述第一通孔中填充金屬鎢，在所述第一通孔 中形成第二金屬互連層的金屬線； 所述光刻后第三刻蝕所述第二層間介質(zhì)層，還形成第三通孔； 所述第四通孔中填充金屬鎢的同時，在所述第三通孔中填充金屬鎢，在所述第三通孔 中形成第三金屬互連層的金屬線。
【文檔編號】H01L21/02GK104103622SQ201310113065
【公開日】2014年10月15日 申請日期:2013年4月2日 優(yōu)先權日:2013年4月2日
【發(fā)明者】何理, 張玨, 陳思安, 董麗艷 申請人:中芯國際集成電路制造(上海)有限公司