一種閃存存儲器的制造方法
【專利摘要】本發(fā)明提供一種閃存存儲器的制造方法，與現(xiàn)有技術(shù)純濕法刻蝕硬掩膜形成的預(yù)填充制備浮柵的溝槽相比較，本發(fā)明形在兩次濕法刻蝕第一硬掩膜之間增加了對隔離結(jié)構(gòu)的濕法刻蝕以形成橫截面為T型的溝槽，一方面由于該溝槽為T型輪廓，有利于增大后續(xù)預(yù)制備的浮柵及控制柵的接觸面積，以提高柵耦合系數(shù)，從而提高閃存存儲器的額定漏電流及擦除速度，另一方面，在兩次濕法刻蝕第一硬掩膜之間增加對隔離結(jié)構(gòu)的濕法刻蝕，降低該溝槽的深寬比，在后續(xù)填充制備浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于提高后續(xù)填充溝槽形成浮柵的致密性，不僅可以提高閃存存儲器的數(shù)據(jù)保存能力，還可以解決由于空洞缺陷造成的后續(xù)制備隧穿氧化層的不完整性，從而提高器件的可靠性。
【專利說明】一種閃存存儲器的制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于半導(dǎo)體器件的制造領(lǐng)域，涉及一種閃存存儲器的制造方法，該方法是 基于浮柵自對準(zhǔn)工藝進(jìn)行的。

【背景技術(shù)】
[0002] 閃存存儲器（Flash Memory，簡稱閃存）是一種發(fā)展很快的非揮發(fā)性半導(dǎo)體存儲 器，它是在EPROM和EEPR0M的制造技術(shù)基礎(chǔ)上發(fā)展起來的一種可編程擦除、非易失性存儲 元件，既具有半導(dǎo)體存儲器讀取速度快、存儲容量大的優(yōu)點(diǎn)，又克服了 DRAM和SRAM那樣切 斷電源便損失所存數(shù)據(jù)的缺陷，已成為業(yè)界研究的主流之一。閃存存儲器自從1988年由英 特爾率先推出之后，已被應(yīng)用在數(shù)以千計(jì)的產(chǎn)品之中，包括移動(dòng)電話、筆記本電腦、掌上電 腦和U盤等移動(dòng)設(shè)備、以及網(wǎng)絡(luò)路由器和艙內(nèi)錄音機(jī)這樣的工業(yè)產(chǎn)品中。研制低功耗、具有 高可靠性和能夠快速存儲的閃存存儲器單元是閃存技術(shù)發(fā)展的重要推動(dòng)力。
[0003] 典型的閃存存儲器主要是由浮柵（Floating Gate)與控制柵（Control Gate)所構(gòu) 成，控制柵設(shè)置于浮柵之上且二者之間以阻擋氧化層相隔，同時(shí)浮柵與襯底之間以隧穿氧 化層（Tunnel Oxide)相隔。
[0004] 目前市場上流行的閃存陣列主要以NOR (或非門）型陣列結(jié)構(gòu)和NAND (與非門）型 陣列結(jié)構(gòu)為主流，其中，N0R閃存存儲器（NOR Flash)在存儲格式和讀寫方式上都與常用的 內(nèi)存相近，支持隨機(jī)讀寫，具有較高的速度。
[0005] 現(xiàn)有技術(shù)制備浮柵中，首先對經(jīng)過硬掩膜處理的襯底制備淺溝槽隔離以隔離出有 源區(qū)，而后去除硬掩膜形成位于隔離結(jié)構(gòu)間的溝槽，之后填充該溝槽以制備依次位于有源 區(qū)上的隧穿氧化層及浮柵并進(jìn)行平坦化處理。
[0006] 不過，隨著集成電路技術(shù)的發(fā)展，不斷地提升產(chǎn)品內(nèi)部元件集成度的同時(shí)，要求閃 存存儲器單元的尺寸越來越小。在浮柵自對準(zhǔn)工藝（Self-Aligned Poly, SAP)中，由于現(xiàn) 有的多晶硅填充能力存在局限性，造成現(xiàn)有的填充工藝在填充深寬比過高的溝槽以制備浮 柵時(shí)容易產(chǎn)生空洞缺陷，這種空洞缺陷存在于浮柵的內(nèi)部或邊緣處，如圖1所示，在現(xiàn)有技 術(shù)中，刻蝕溝槽時(shí)只采用純濕法刻蝕硬掩膜，而后續(xù)在填充制備多晶硅浮柵5時(shí)，在浮柵5 中及多晶硅與隔離結(jié)構(gòu)2邊緣處形成有空洞缺陷51?？斩慈毕莸拇嬖?，引致浮柵的損耗和 隧穿氧化層的不完整的情況發(fā)生，同時(shí)造成浮柵數(shù)據(jù)保持的能力降低，引發(fā)閃存存儲器的 耐久性和可靠性方面的問題。
[0007] 因此，如何在小尺寸（0. 13um或者以下)條件下保證穩(wěn)定的閃存存儲功能(擦寫速 度）和高可靠性成為了閃存存儲器技術(shù)發(fā)展的前沿。其中，浮柵是最重要的部分，研究浮柵 的特性是研究這類閃存存儲器的核心。同時(shí)，柵的f禹合系數(shù)（gate coupling ratio)研究 或者說浮柵耦合電位的研究是最重要的環(huán)節(jié)，因?yàn)楦篷詈想妷簺Q定了寫入和擦除的能力 和效率。
[0008] 在現(xiàn)有技術(shù)中，閃存存儲器存儲單元的浮柵和控制柵的接觸面積受到一定局 限，從而影響柵的稱合系數(shù)的增加，導(dǎo)致較低的存儲單元的額定漏電流（Drian current rating)和較低的閃存存儲器的擦除速度。


【發(fā)明內(nèi)容】

[0009] 鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種閃存存儲器的制造方 法，用于解決現(xiàn)有技術(shù)中閃存存儲器存儲單元的浮柵和控制柵的接觸面積受到一定局限影 響柵的耦合系數(shù)的增加從而導(dǎo)致較低的存儲單元的額定漏電流和較低的閃存存儲器的擦 除速度的問題，以及填充深寬比過高的溝槽以制備浮柵時(shí)產(chǎn)生空洞缺陷降低閃存存儲器的 耐久性和可靠性方面的問題，為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種閃存存儲 器的制造方法，所述制造方法在形成隧穿氧化層及位于所述隧穿氧化層之上的浮柵之前至 少包括：
[0010] 1)提供一半導(dǎo)體襯底，通過隔離結(jié)構(gòu)將所述半導(dǎo)體襯底隔離出有源區(qū)，其中，所述 有源區(qū)上形成有包括第二硬掩膜及位于該第二硬掩膜之上的第一硬掩膜的雙層硬掩膜，所 述雙層硬掩膜的表面與隔離結(jié)構(gòu)的表面位于同一平面；
[0011] 2)對所述第一硬掩膜進(jìn)行濕法刻蝕，直至距所述隔離結(jié)構(gòu)表面第一深度處，形成 暴露第一硬掩膜的具有第一寬度的溝槽；
[0012] 3)采用HF溶液對所述隔離結(jié)構(gòu)進(jìn)行濕法刻蝕，以形成具有第二寬度的溝槽，其 中，所述第二寬度大于第一寬度；
[0013] 4)繼續(xù)濕法刻蝕去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除 所述第二硬掩膜直至暴露出所述有源區(qū)，以在所述隔離結(jié)構(gòu)之間形成橫截面為T型的溝 槽。
[0014] 可選地,第一深度與第一硬掩膜厚度的比值范圍是0. 1~0. 9。
[0015] 可選地,第一深度與第一硬掩膜厚度的比值范圍是0. 3~0. 6。
[0016] 可選地，第二寬度與第一寬度的比值范圍是1. 05~1· 5。
[0017] 可選地，第二寬度與第一寬度的比值范圍是1. 25~1. 45。
[0018] 可選地，第二寬度與第一寬度的差值范圍是10?200埃。
[0019] 可選地，第二寬度與第一寬度的差值范圍是15~175埃。
[0020] 可選地，所述雙層硬掩膜包括依次形成于有源區(qū)上的氧化硅及氮化硅，其中，氧化 硅為第二硬掩膜，氮化硅為第一硬掩膜。
[0021] 可選地，所述步驟2)和步驟4)中對所述第一硬掩膜進(jìn)行濕法刻蝕時(shí)采用Η3Ρ0 4溶 液。
[0022] 可選地，所述步驟4)中去除所述第二硬掩膜時(shí)采用HF溶液進(jìn)行濕法刻蝕。
[0023] 可選地，所述隔離結(jié)構(gòu)為淺溝槽隔離或絕緣介質(zhì)隔離。
[0024] 可選地，所述半導(dǎo)體襯底材料為娃、娃鍺、絕緣層上娃、絕緣層上娃鍺或絕緣層上 鍺。
[0025] 如上所述，本發(fā)明的一種閃存存儲器的制造方法，具有以下有益效果：與現(xiàn)有技術(shù) 簡單的純濕法刻蝕硬掩膜形成的預(yù)填充制備浮柵的溝槽相比較，本發(fā)明形成該溝槽時(shí)，分 兩次濕法刻蝕去除所述第一硬掩膜，并在兩次濕法刻蝕第一硬掩膜之間增加了對隔離結(jié)構(gòu) 的濕法刻蝕，以保證形成橫截面為T型的溝槽。一方面，由于該溝槽的輪廓為T型輪廓，有 利于增大后續(xù)預(yù)制備的浮柵及控制柵的接觸面積，以提高柵的耦合系數(shù)，進(jìn)而提高閃存存 儲器的額定漏電流及擦除速度；另一方面，在兩次濕法刻蝕第一硬掩膜之間增加對隔離結(jié) 構(gòu)的濕法刻蝕，降低了該溝槽的深寬比，在后續(xù)填充制備浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于 提高后續(xù)填充該溝槽形成浮柵的致密性，不僅可以提高閃存存儲器的數(shù)據(jù)保存能力，還可 以解決由于空洞缺陷造成的后續(xù)制備隧穿氧化層的不完整性，從而提高器件的可靠性。

【專利附圖】

【附圖說明】
[0026] 圖1顯示為現(xiàn)有技術(shù)制備浮柵時(shí)存在空洞缺陷情況的結(jié)構(gòu)示意圖。
[0027] 圖2至圖6顯示為本發(fā)明的一種閃存存儲器的制造方法在各步驟中的結(jié)構(gòu)示意 圖。
[0028] 元件標(biāo)號說明
[0029] 1有源區(qū)
[0030] 2隔離結(jié)構(gòu)
[0031] 31第一硬掩膜
[0032] 32第二硬掩膜
[0033] 4 溝槽
[0034] 5 浮柵
[0035] 51空洞缺陷
[0036] dl第一寬度
[0037] d2第二寬度
[0038] hi第一深度
[0039] h0第一硬掩膜厚度

【具體實(shí)施方式】
[0040] 以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書 所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí) 施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離 本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0041] 請參閱圖2至圖6。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明 本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù) 目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其 組件布局型態(tài)也可能更為復(fù)雜。
[0042] 隨著集成電路技術(shù)的發(fā)展，不斷地提升產(chǎn)品內(nèi)部元件集成度的同時(shí)，要求閃存存 儲器單元的尺寸越來越小，導(dǎo)致各個(gè)存儲單元間的距離也越來越短。在浮柵自對準(zhǔn)工藝 (Self-Aligned Poly, SAP)中，由于現(xiàn)有的多晶娃填充能力存在局限性，造成現(xiàn)有的填充工 藝制備深寬比過高的浮柵時(shí)容易產(chǎn)生空洞缺陷?？斩慈毕莸拇嬖?，引致浮柵的損耗和隧穿 氧化層的不完整的情況發(fā)生，同時(shí)造成浮柵數(shù)據(jù)保持的能力降低，引發(fā)閃存存儲器單元的 耐久性和可靠性方面的問題。另一方面，在現(xiàn)有技術(shù)中，閃存存儲器存儲單元的浮柵和控制 柵的接觸面積受到一定局限，從而影響柵的耦合系數(shù)的增加，導(dǎo)致較低的存儲單元的額定 漏電流和較低的閃存存儲器的擦除速度。
[0043] 有鑒于此，本發(fā)明提供了一種閃存存儲器的制造方法，與現(xiàn)有技術(shù)簡單的純濕法 刻蝕硬掩膜形成的預(yù)填充制備浮柵的溝槽相比較，本發(fā)明形成該溝槽時(shí)，分兩次濕法刻蝕 去除所述第一硬掩膜，并在兩次濕法刻蝕第一硬掩膜之間增加了對隔離結(jié)構(gòu)的濕法刻蝕， 以保證形成橫截面為T型的溝槽。一方面，由于該溝槽的輪廓為T型輪廓，有利于增大后續(xù) 預(yù)制備的浮柵及控制柵的接觸面積，以提高柵的耦合系數(shù)，進(jìn)而提高閃存存儲器的額定漏 電流及擦除速度；另一方面，在兩次濕法刻蝕第一硬掩膜之間增加對隔離結(jié)構(gòu)的濕法刻蝕， 降低了該溝槽的深寬比，在后續(xù)填充制備浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于提高后續(xù)填充 該溝槽形成浮柵的致密性，不僅可以提高閃存存儲器的數(shù)據(jù)保存能力，還可以解決由于空 洞缺陷造成的后續(xù)制備隧穿氧化層的不完整性，從而提高器件的可靠性。以下將詳細(xì)闡述 本發(fā)明的一種閃存存儲器的制造方法的實(shí)施方式，使本領(lǐng)域技術(shù)人員不需要?jiǎng)?chuàng)造性勞動(dòng)即 可理解本發(fā)明的一種閃存存儲器的制造方法。
[0044] 如圖2至圖6所示，本發(fā)明提供一種閃存存儲器的制造方法，所述制造方法在形成 隧穿氧化層及位于所述隧穿氧化層之上的浮柵之前至少包括：
[0045] 首先執(zhí)行步驟1)，如圖2所示，提供一半導(dǎo)體襯底，通過隔離結(jié)構(gòu)2將所述半導(dǎo)體 襯底隔離出有源區(qū)1，其中，所述有源區(qū)1上形成有包括第二硬掩膜32及位于該第二硬掩 膜32之上的第一硬掩膜31的雙層硬掩膜，所述雙層硬掩膜的表面與隔離結(jié)構(gòu)2的表面位 于同一平面；所述半導(dǎo)體襯底的材料為娃、娃鍺、絕緣層上娃（silicon oninsulator，SOI)、 絕緣層上娃錯(cuò)（silicon germanium on insulator，SG0I)或絕緣層上錯(cuò)（germanium on insulator, G0I)，在本實(shí)施例中，所述半導(dǎo)體襯底為娃材料；所述雙層硬掩膜包括依次形成 于有源區(qū)1上的氧化硅及氮化硅，其中，氧化硅為第二硬掩膜32,氮化硅為第一硬掩膜31 ; 所述隔離結(jié)構(gòu)2為淺溝槽隔離或絕緣介質(zhì)隔離，在本實(shí)施例中，所述隔離結(jié)構(gòu)2為淺溝槽隔 離，其材料至少包括氧化硅。
[0046] 需要指出的是，制備淺溝槽隔離2的具體步驟為：在形成有所述雙層硬掩膜的半 導(dǎo)體襯底上刻蝕平行排列的隔離槽，而后對所述隔離槽通過氧化物填充以及平坦化處理以 形成淺溝槽隔離，其中，所述淺溝槽隔離表面與所述半導(dǎo)體襯底上的雙層硬掩膜表面在同 一平面上。接著執(zhí)行步驟2)。
[0047] 在步驟2)中，如圖3所示，對所述第一硬掩膜31進(jìn)行濕法刻蝕，直至距所述隔離 結(jié)構(gòu)2表面第一深度hi處，形成暴露第一硬掩膜31的具有第一寬度dl的溝槽4。其中，對 所述第一硬掩膜31進(jìn)行濕法刻蝕時(shí)采用Η 3Ρ04溶液；所述第一深度hi與第一硬掩膜厚度h0 的比值范圍是〇. l~〇. 9,優(yōu)選的，第一深度hi與第一硬掩膜厚度h0的比值范圍是0. 3~0. 6， 在本實(shí)施例中，hi :h0=0. 4。
[0048] 需要特別說明的是，現(xiàn)有技術(shù)中，閃存存儲器存儲單元的浮柵和控制柵的接觸面 積受到一定局限，從而影響柵的耦合系數(shù)的增加，導(dǎo)致較低的存儲單元的額定漏電流和較 低的閃存存儲器的擦除速度；同時(shí)，當(dāng)采用簡單的純濕法刻蝕硬掩膜形成該溝槽時(shí)，由于現(xiàn) 有的多晶硅填充能力存在局限性，使用現(xiàn)有的填充工藝填充深寬比過高的溝槽制備浮柵時(shí) 容易產(chǎn)生空洞缺陷。因此，本發(fā)明對第一硬掩膜進(jìn)行兩次濕法刻蝕中間，增加了對隔離結(jié)構(gòu) 2進(jìn)行濕法刻蝕的步驟。本發(fā)明步驟2)中第一次采用濕法刻蝕第一硬掩膜31形成溝槽4 時(shí)仍暴露第一硬掩膜31，亦即在后續(xù)對隔離結(jié)構(gòu)2濕法刻蝕之前對第一硬掩膜31的濕法 刻蝕中仍保留部分第一硬掩膜31，是為了保證后續(xù)進(jìn)行對隔離結(jié)構(gòu)2的濕法刻蝕及去除剩 余第一硬掩膜31及第二硬掩膜32之后能夠形成橫截面為T型的溝槽4,從而保證該溝槽 4的Τ型輪廓，一方面有利于增大后續(xù)預(yù)制備的浮柵(未圖示）及控制柵(未圖示）的接觸面 積，從而提高柵耦合系數(shù)，以提高閃存存儲器的額定漏電流及擦除速度，另一方面改善后續(xù) 填充該溝槽4形成浮柵的致密性。詳見步驟3)。
[0049] 在步驟3)中，如圖4所示，采用HF溶液對所述隔離結(jié)構(gòu)2進(jìn)行濕法刻蝕，以形成 具有第二寬度d2的溝槽，其中，所述第二寬度大于第一寬度。其中，所述第二寬度d2與第 一寬度dl的比值范圍是1. 05~1. 5,優(yōu)選的，所述第二寬度d2與第一寬度dl的比值范圍 1. 25~1. 45,在本實(shí)施例中，d2 :dl=l. 3 ;通過控制HF溶液的腐蝕速率及腐蝕時(shí)間來控制去 除隔離結(jié)構(gòu)2的量進(jìn)而控制第二寬度d2 ;在每一溝槽4中，所述HF溶液對隔離結(jié)構(gòu)2在寬 度方向的總蝕刻量的范圍是ΚΓ200埃，亦即第二寬度與第一寬度的差值范圍是ΚΓ200埃， 優(yōu)選的第二寬度與第一寬度的差值范圍是15~175埃，在本實(shí)施例中，第二寬度與第一寬度 的差值（HF溶液對每一溝槽4的隔離結(jié)構(gòu)2在寬度方向的總蝕刻量）范圍是75~90埃。
[0050] 需要說明的是，步驟3)中，由于采用HF溶液對隔離結(jié)構(gòu)2進(jìn)行刻蝕時(shí)，使溝槽4 的開口寬度從第一寬度dl增加到第二寬度d2,同時(shí)，不可避免的使隔離結(jié)構(gòu)2的總高度有 所降低，從而在步驟3)形成的結(jié)構(gòu)中，剩余的第一硬掩膜31表面與隔離結(jié)構(gòu)2表面的距離 略小于第一深度hl，又由于HF溶液只對隔離結(jié)構(gòu)2進(jìn)行刻蝕，而未對剩余的第一硬掩膜31 進(jìn)行刻蝕，所以降低了溝槽4的深寬比，從而，在后續(xù)填充該溝槽4制備浮柵時(shí)避免產(chǎn)生空 洞缺陷，有利于提高后續(xù)填充該溝槽形成浮柵的致密性，不僅可以提高閃存存儲器的數(shù)據(jù) 保存能力，還可以解決由于空洞缺陷造成的后續(xù)制備隧穿氧化層的不完整性，從而提高器 件的可靠性。
[0051] 需要進(jìn)一步說明的是，由于步驟3)中不可避免的使隔離結(jié)構(gòu)2的總高度有所降 低，因此在前述步驟1)中所述第一硬掩膜31及隔離結(jié)構(gòu)2的需具有足夠的厚度，以避免由 于隔離結(jié)構(gòu)2在步驟3)中高度的降低使后續(xù)形成浮柵的高度有所降低，從而保證后續(xù)形成 足夠高度的浮柵結(jié)構(gòu)。接著執(zhí)行步驟4)。
[0052] 在步驟4)中，如圖5所示，繼續(xù)濕法刻蝕去除剩余的第一硬掩膜31，直至暴露出所 述第二硬掩膜32 ;而后，如圖6所示，去除所述第二硬掩膜32直至暴露出所述有源區(qū)1，以 在所述隔離結(jié)構(gòu)2之間形成橫截面為T型的溝槽4,其中，對所述第一硬掩膜31 (氮化硅） 進(jìn)行濕法刻蝕時(shí)采用Η3Ρ04溶液，去除所述第二硬掩膜32 (氧化硅）時(shí)采用HF溶液進(jìn)行濕 法刻蝕。
[0053] 需要說明的是，在形成暴露有源區(qū)1表面且橫截面為T型溝槽4后，本領(lǐng)域技術(shù)人 員可對所述溝槽4進(jìn)行隧穿氧化層、浮柵的填充及相應(yīng)的平坦化處理，而后實(shí)施位于浮柵 上的介質(zhì)層和控制柵的制備，其中，圖6中位于溝槽4之間的部分隔離結(jié)構(gòu)2在后續(xù)制作過 程中被去除且同時(shí)用以填充介質(zhì)層和控制柵，此處不再一一贅述。
[0054] 需要進(jìn)一步說明的是，由于所述溝槽4的橫截面為T型，相較于現(xiàn)有技術(shù)(如圖1 所示)中的預(yù)填充制備浮柵的溝槽輪廓而言，本發(fā)明的橫截面為T型的溝槽4使后續(xù)預(yù)制備 的浮柵和控制柵之間的接觸面積增大，從而有利于提高柵的耦合系數(shù)，以提高閃存存儲器 的額定漏電流及擦除速度。
[0055] 綜上所述，本發(fā)明的一種閃存存儲器的制造方法，與現(xiàn)有技術(shù)簡單的純濕法刻蝕 硬掩膜形成的預(yù)填充制備浮柵的溝槽相比較，本發(fā)明形成該溝槽時(shí)，分兩次濕法刻蝕去除 所述第一硬掩膜，并在兩次濕法刻蝕第一硬掩膜之間增加了對隔離結(jié)構(gòu)的濕法刻蝕，以保 證形成橫截面為T型的溝槽。一方面，由于該溝槽的輪廓為T型輪廓，有利于增大后續(xù)預(yù)制 備的浮柵及控制柵的接觸面積，以提高柵的耦合系數(shù)，進(jìn)而提高閃存存儲器的額定漏電流 及擦除速度；另一方面，在兩次濕法刻蝕第一硬掩膜之間增加對隔離結(jié)構(gòu)的濕法刻蝕，降低 了該溝槽的深寬比，在后續(xù)填充制備浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于提高后續(xù)填充該溝 槽形成浮柵的致密性，不僅可以提高閃存存儲器的數(shù)據(jù)保存能力，還可以解決由于空洞缺 陷造成的后續(xù)制備隧穿氧化層的不完整性，從而提高器件的可靠性。所以，本發(fā)明有效克服 了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0056] 上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟 悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因 此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完 成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1. 一種閃存存儲器的制造方法，其特征在于，所述制造方法在形成隧穿氧化層及位于 所述隧穿氧化層之上的浮柵之前至少包括： 1) 提供一半導(dǎo)體襯底，通過隔離結(jié)構(gòu)將所述半導(dǎo)體襯底隔離出有源區(qū)，其中，所述有源 區(qū)上形成有包括第二硬掩膜及位于該第二硬掩膜之上的第一硬掩膜的雙層硬掩膜，所述雙 層硬掩膜的表面與隔離結(jié)構(gòu)的表面位于同一平面； 2) 對所述第一硬掩膜進(jìn)行濕法刻蝕，直至距所述隔離結(jié)構(gòu)表面第一深度處，形成暴露 第一硬掩膜的具有第一寬度的溝槽； 3) 采用HF溶液對所述隔離結(jié)構(gòu)進(jìn)行濕法刻蝕，以形成具有第二寬度的溝槽，其中，所 述第二寬度大于第一寬度； 4) 繼續(xù)濕法刻蝕去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除所述 第二硬掩膜直至暴露出所述有源區(qū)，以在所述隔離結(jié)構(gòu)之間形成橫截面為T型的溝槽。
2. 根據(jù)權(quán)利要求1所述的閃存存儲器的制造方法，其特征在于：第一深度與第一硬掩 膜厚度的比值范圍是〇. 1~0.9。
3. 根據(jù)權(quán)利要求1或2所述的閃存存儲器的制造方法，其特征在于：第一深度與第一 硬掩膜厚度的比值范圍是〇. 3~0. 6。
4. 根據(jù)權(quán)利要求1所述的閃存存儲器的制造方法，其特征在于：第二寬度與第一寬度 的比值范圍是1.05?1.5。
5. 根據(jù)權(quán)利要求1或4所述的閃存存儲器的制造方法，其特征在于：第二寬度與第一 寬度的比值范圍是1. 25~1. 45。
6. 根據(jù)權(quán)利要求1所述的閃存存儲器的制造方法，其特征在于：第二寬度與第一寬度 的差值范圍是ΚΓ200埃。
7. 根據(jù)權(quán)利要求1或6所述的閃存存儲器的制造方法，其特征在于：第二寬度與第一 寬度的差值范圍是15~175埃。
8. 根據(jù)權(quán)利要求1所述的閃存存儲器的制造方法，其特征在于：所述雙層硬掩膜包括 依次形成于有源區(qū)上的氧化硅及氮化硅，其中，氧化硅為第二硬掩膜，氮化硅為第一硬掩 膜。
9. 根據(jù)權(quán)利要求8所述的閃存存儲器的制造方法，其特征在于：所述步驟2)和步驟4) 中對所述第一硬掩膜進(jìn)行濕法刻蝕時(shí)采用Η 3Ρ04溶液。
10. 根據(jù)權(quán)利要求8所述的閃存存儲器的制造方法，其特征在于：所述步驟4)中去除 所述第二硬掩膜時(shí)采用HF溶液進(jìn)行濕法刻蝕。
11. 根據(jù)權(quán)利要求1所述的閃存存儲器的制造方法，其特征在于：所述隔離結(jié)構(gòu)為淺溝 槽隔離或絕緣介質(zhì)隔離。
12. 根據(jù)權(quán)利要求1所述的閃存存儲器的制造方法，其特征在于：所述半導(dǎo)體襯底材料 為娃、娃鍺、絕緣層上娃、絕緣層上娃鍺或絕緣層上鍺。
【文檔編號】H01L21/28GK104103592SQ201310113415
【公開日】2014年10月15日 申請日期:2013年4月2日 優(yōu)先權(quán)日:2013年4月2日
【發(fā)明者】楊蕓, 王成誠, 李紹彬, 仇圣棻 申請人:中芯國際集成電路制造(上海)有限公司