一種閃存存儲(chǔ)器的制造方法
【專利摘要】本發(fā)明提供一種閃存存儲(chǔ)器的制造方法，與現(xiàn)有技術(shù)純濕法刻蝕硬掩膜形成的預(yù)填充制備浮柵的溝槽相比較，本發(fā)明形在兩次濕法刻蝕第一硬掩膜之間增加了對(duì)隔離結(jié)構(gòu)的物理化學(xué)性刻蝕，在溝槽開口拐角處形成倒角，使本發(fā)明在保證足夠大相鄰浮柵間的間距、降低相鄰浮柵之間干擾的前提下，降低溝槽的深寬比，在后續(xù)填充制備浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于提高后續(xù)填充溝槽形成浮柵的致密性，不僅可提高閃存存儲(chǔ)器的數(shù)據(jù)保存能力，還可以解決由空洞缺陷造成的后續(xù)制備隧穿氧化層的不完整性，以提高器件的可靠性；進(jìn)一步，物理化學(xué)性刻蝕前的濕法刻蝕中保留部分第一硬掩膜，避免了物理化學(xué)性刻蝕時(shí)對(duì)有源區(qū)表面的損傷，保證了器件的功能與可靠性。
【專利說明】一種閃存存儲(chǔ)器的制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于半導(dǎo)體器件的制造領(lǐng)域，涉及一種閃存存儲(chǔ)器的制造方法，該方法是 基于浮柵自對(duì)準(zhǔn)工藝進(jìn)行的。

【背景技術(shù)】
[0002] 閃存存儲(chǔ)器（Flash Memory，簡稱閃存）是一種發(fā)展很快的非揮發(fā)性半導(dǎo)體存儲(chǔ) 器，它是在EPROM和EEPR0M的制造技術(shù)基礎(chǔ)上發(fā)展起來的一種可編程擦除、非易失性存儲(chǔ) 元件，既具有半導(dǎo)體存儲(chǔ)器讀取速度快、存儲(chǔ)容量大的優(yōu)點(diǎn)，又克服了 DRAM和SRAM那樣切 斷電源便損失所存數(shù)據(jù)的缺陷，已成為業(yè)界研究的主流之一。閃存存儲(chǔ)器自從1988年由英 特爾率先推出之后，已被應(yīng)用在數(shù)以千計(jì)的產(chǎn)品之中，包括移動(dòng)電話、筆記本電腦、掌上電 腦和U盤等移動(dòng)設(shè)備、以及網(wǎng)絡(luò)路由器和艙內(nèi)錄音機(jī)這樣的工業(yè)產(chǎn)品中。研制低功耗、具有 高可靠性和能夠快速存儲(chǔ)的閃存存儲(chǔ)器單元是閃存技術(shù)發(fā)展的重要推動(dòng)力。
[0003] 典型的閃存存儲(chǔ)器主要是由浮柵（Floating Gate)與控制柵（Control Gate)所構(gòu) 成，控制柵設(shè)置于浮柵之上且二者之間以阻擋氧化層相隔，同時(shí)浮柵與襯底之間以隧穿氧 化層（Tunnel Oxide)相隔。
[0004] 目前市場上流行的閃存陣列主要以NOR (或非門）型陣列結(jié)構(gòu)和NAND (與非門）型 陣列結(jié)構(gòu)為主流，其中，N0R閃存存儲(chǔ)器（NOR Flash)在存儲(chǔ)格式和讀寫方式上都與常用的 內(nèi)存相近，支持隨機(jī)讀寫，具有較高的速度。
[0005] 不過，隨著集成電路技術(shù)的發(fā)展，不斷地提升產(chǎn)品內(nèi)部元件集成度的同時(shí)，使得閃 存存儲(chǔ)器單元的尺寸越來越小，各個(gè)存儲(chǔ)單元間的距離也越來越短，造成相鄰存儲(chǔ)單元的 浮柵之間存在稱合干擾（coupling interference)現(xiàn)象。具體地，由于相鄰存儲(chǔ)單元之間 存在電場影響，未被操作的存儲(chǔ)單元的閾值電壓（threshold voltage，VTH)會(huì)受到與其相 鄰的已被操作的存儲(chǔ)單元的影響，則相鄰存儲(chǔ)單元的浮柵之間的干擾導(dǎo)致未被操作的存儲(chǔ) 單元的閾值電壓漂移（VTH shift)，引發(fā)存儲(chǔ)單元的可靠性下降。
[0006] 降低這種相鄰存儲(chǔ)單元的浮柵之間的干擾的方法在于擴(kuò)大相鄰存儲(chǔ)單元的浮柵 之間的距離。不過，在浮柵自對(duì)準(zhǔn)工藝（Self-Aligned Poly, SAP)中，需要在存儲(chǔ)單元的浮 柵寬度與相鄰存儲(chǔ)單元的浮柵間距之間進(jìn)行權(quán)衡折中。由于現(xiàn)有的多晶硅填充能力存在局 限性，造成現(xiàn)有的填充工藝制備過窄的浮柵時(shí)容易產(chǎn)生空洞缺陷，這種空洞缺陷存在于浮 柵的內(nèi)部或邊緣處，如圖1所示，在現(xiàn)有技術(shù)中，刻蝕溝槽時(shí)只采用純濕法刻蝕硬掩膜，而 后續(xù)在填充制備多晶硅浮柵5時(shí)，在浮柵5中及多晶硅與隔離結(jié)構(gòu)2邊緣處形成有空洞缺 陷51。空洞缺陷的存在，引致浮柵的損耗和隧穿氧化層的不完整的情況發(fā)生，同時(shí)造成浮柵 數(shù)據(jù)保持的能力降低，引發(fā)閃存存儲(chǔ)器的耐久性和可靠性方面的問題。


【發(fā)明內(nèi)容】

[0007] 鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種閃存存儲(chǔ)器的制作方 法，用于解決現(xiàn)有技術(shù)中降低相鄰存儲(chǔ)單元浮柵間的耦合干擾時(shí)引發(fā)填充制備浮柵產(chǎn)生空 洞缺陷的問題。
[0008] 為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種閃存存儲(chǔ)器的制造方法，所述 制作方法在形成隧穿氧化層及位于所述隧穿氧化層之上的浮柵之前至少包括：
[0009] 1)提供一半導(dǎo)體襯底，通過隔離結(jié)構(gòu)將所述半導(dǎo)體襯底隔離出有源區(qū)，其中，所述 有源區(qū)上形成有包括第二硬掩膜及位于該第二硬掩膜之上的第一硬掩膜的雙層硬掩膜，所 述雙層硬掩膜的表面與隔離結(jié)構(gòu)的表面位于同一平面；
[0010] 2)對(duì)所述第一硬掩膜進(jìn)行濕法刻蝕，直至距所述隔離結(jié)構(gòu)表面第一深度處，形成 暴露第一硬掩膜的溝槽；
[0011] 3)對(duì)所述隔離結(jié)構(gòu)進(jìn)行物理化學(xué)性刻蝕，以在位于溝槽開口處的隔離結(jié)構(gòu)拐角處 形成倒角；
[0012] 4)繼續(xù)濕法刻蝕去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除 所述第二硬掩膜直至暴露出所述有源區(qū)。
[0013] 可選地，所述物理化學(xué)性刻蝕至少包括高密度等離子體刻蝕。
[0014] 可選地,第一深度與第一硬掩膜厚度的比值范圍是0. 1~0. 9。
[0015] 可選地,第一深度與第一硬掩膜厚度的比值范圍是0. 3~0. 6。
[0016] 可選地，所述倒角與水平方向的夾角為3(Γ90度。
[0017] 可選地，所述雙層硬掩膜包括依次形成于有源區(qū)上的氧化硅及氮化硅，其中，氧化 硅為第二硬掩膜，氮化硅為第一硬掩膜。
[0018] 可選地，所述步驟2)和步驟4)中對(duì)所述第一硬掩膜進(jìn)行濕法刻蝕時(shí)采用Η3Ρ0 4溶 液。
[0019] 可選地，所述步驟4)中去除所述第二硬掩膜時(shí)采用HF溶液進(jìn)行濕法刻蝕。
[0020] 可選地，所述隔離結(jié)構(gòu)為淺溝槽隔離或絕緣介質(zhì)隔離。
[0021] 可選地，所述半導(dǎo)體襯底材料為硅、硅鍺、絕緣層上硅、絕緣層上硅鍺或絕緣層上 鍺。
[0022] 如上所述，本發(fā)明的一種閃存存儲(chǔ)器的制造方法，具有以下有益效果：與現(xiàn)有技術(shù) 簡單的純濕法刻蝕硬掩膜形成的預(yù)填充制備浮柵的溝槽相比較，本發(fā)明形成該溝槽時(shí)，分 兩次濕法刻蝕去除所述第一硬掩膜，并在兩次濕法刻蝕之間增加了對(duì)隔離結(jié)構(gòu)的物理化學(xué) 性刻蝕，利用物理化學(xué)性刻蝕在該溝槽開口拐角（即隔離結(jié)構(gòu)邊緣）處形成倒角，使本發(fā)明 在保證足夠大相鄰浮柵間的間距、降低相鄰浮柵之間干擾的前提下，降低了該溝槽的深寬 t匕，在后續(xù)填充制備浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于提高后續(xù)填充該溝槽形成浮柵的致 密性，不僅可以提高閃存存儲(chǔ)器的數(shù)據(jù)保存能力，還可以解決由于空洞缺陷造成的后續(xù)制 備隧穿氧化層的不完整性，從而提高器件的可靠性；進(jìn)一步，物理化學(xué)性刻蝕前的濕法刻蝕 中保留部分第一硬掩膜，避免了物理化學(xué)性刻蝕時(shí)對(duì)位于所述第一硬掩膜之下的第二硬掩 膜及有源區(qū)表面的損傷，保證了器件的功能與可靠性。

【專利附圖】

【附圖說明】
[0023] 圖1顯示為現(xiàn)有技術(shù)制備浮柵時(shí)存在空洞缺陷情況的結(jié)構(gòu)示意圖。
[0024] 圖2至圖6顯示為本發(fā)明的一種閃存存儲(chǔ)器的制造方法在各步驟中的結(jié)構(gòu)示意 圖。
[0025] 元件標(biāo)號(hào)說明
[0026] 1有源區(qū)
[0027] 2隔離結(jié)構(gòu)
[0028] 31第一硬掩膜
[0029] 32第二硬掩膜
[0030] 4 溝槽
[0031] 41 倒角
[0032] 5 浮柵
[0033] 51空洞缺陷
[0034] dl第一深度
[0035] d0第一硬掩膜厚度

【具體實(shí)施方式】
[0036] 以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書 所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí) 施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離 本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0037] 請(qǐng)參閱圖2至圖6。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明 本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù) 目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其 組件布局型態(tài)也可能更為復(fù)雜。
[0038] 降低相鄰存儲(chǔ)單元的浮柵之間的干擾的方法在于擴(kuò)大相鄰存儲(chǔ)單元的浮柵之間 的距離。不過，在浮柵自對(duì)準(zhǔn)工藝（Self-Aligned Poly，SAP)中，需要在存儲(chǔ)單元的浮柵寬 度與相鄰存儲(chǔ)單元的浮柵間距之間進(jìn)行權(quán)衡折中。由于現(xiàn)有的多晶硅填充能力存在局限 性，造成現(xiàn)有的填充工藝制備過窄的浮柵時(shí)容易產(chǎn)生空洞缺陷?？斩慈毕莸拇嬖?，引致浮柵 的損耗和隧穿氧化層的不完整的情況發(fā)生，同時(shí)造成浮柵數(shù)據(jù)保持的能力降低，引發(fā)閃存 存儲(chǔ)器單元的耐久性和可靠性方面的問題。
[0039] 有鑒于此，本發(fā)明提供了一種閃存存儲(chǔ)器的制造方法，與現(xiàn)有技術(shù)簡單的純濕法 刻蝕硬掩膜形成的預(yù)填充制備浮柵的溝槽相比較，本發(fā)明形成該溝槽時(shí)，分兩次濕法刻蝕 去除所述第一硬掩膜，并在兩次濕法刻蝕之間增加了對(duì)隔離結(jié)構(gòu)的物理化學(xué)性刻蝕，利用 物理化學(xué)性刻蝕在該溝槽開口拐角（即隔離結(jié)構(gòu)邊緣）處形成倒角，使本發(fā)明在保證足夠大 相鄰浮柵間的間距、降低相鄰浮柵之間干擾的前提下，降低了該溝槽的深寬比，在后續(xù)填充 制備浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于提高后續(xù)填充該溝槽形成浮柵的致密性，不僅可以 提高閃存存儲(chǔ)器的數(shù)據(jù)保存能力，還可以解決由于空洞缺陷造成的后續(xù)制備隧穿氧化層的 不完整性，從而提高器件的可靠性；進(jìn)一步，物理化學(xué)性刻蝕前的濕法刻蝕中保留部分第一 硬掩膜，避免了物理化學(xué)性刻蝕時(shí)對(duì)位于所述第一硬掩膜之下的第二硬掩膜及有源區(qū)表面 的損傷，保證了器件的功能與可靠性。以下將詳細(xì)闡述本發(fā)明的一種閃存存儲(chǔ)器的制作方 法的實(shí)施方式，使本領(lǐng)域技術(shù)人員不需要?jiǎng)?chuàng)造性勞動(dòng)即可理解本發(fā)明的一種閃存存儲(chǔ)器的 制作方法。
[0040] 如圖2至圖6所示，本發(fā)明提供一種閃存存儲(chǔ)器的制造方法，所述制作方法在形成 隧穿氧化層及位于所述隧穿氧化層之上的浮柵之前至少包括：
[0041] 首先執(zhí)行步驟1)，如圖2所示，提供一半導(dǎo)體襯底，通過隔離結(jié)構(gòu)2將所述半導(dǎo)體 襯底隔離出有源區(qū)1，其中，所述有源區(qū)1上形成有包括第二硬掩膜32及位于該第二硬掩 膜32之上的第一硬掩膜31的雙層硬掩膜，所述雙層硬掩膜的表面與隔離結(jié)構(gòu)的表面位于 同一平面；所述半導(dǎo)體襯底的材料為娃、娃鍺、絕緣層上娃（silicon oninsulator，SOI)、 絕緣層上娃錯(cuò)（silicon germanium on insulator，SG0I)或絕緣層上錯(cuò)（germanium on insulator，G0I)，在本實(shí)施例中，所述半導(dǎo)體襯底的為硅材料；所述雙層硬掩膜包括依次形 成于有源區(qū)1上的氧化硅及氮化硅，其中，氧化硅為第二硬掩膜32,氮化硅為第一硬掩膜 31 ;所述隔離結(jié)構(gòu)2為淺溝槽隔離或絕緣介質(zhì)隔離，在本實(shí)施例中，所述隔離結(jié)構(gòu)2為淺溝 槽隔離，其材料至少包括氧化硅。
[0042] 需要指出的是，制備淺溝槽隔離2的具體步驟為：在形成有所述雙層硬掩膜的半 導(dǎo)體襯底上刻蝕平行排列的隔離槽，而后對(duì)所述隔離槽通過氧化物填充以及平坦化處理以 形成淺溝槽隔離，其中，所述淺溝槽隔離表面與所述半導(dǎo)體襯底上的雙層硬掩膜表面在同 一平面上。接著執(zhí)行步驟2)。
[0043] 在步驟2)中，如圖3所示，對(duì)所述第一硬掩膜31進(jìn)行濕法刻蝕，直至距所述隔離 結(jié)構(gòu)2表面第一深度dl處，形成暴露第一硬掩膜31的溝槽4。其中，對(duì)所述第一硬掩膜 31進(jìn)行濕法刻蝕時(shí)采用Η 3Ρ04溶液；所述第一深度dl與第一硬掩膜厚度d0的比值范圍是 0. 1~〇. 9,優(yōu)選的，第一深度dl與第一硬掩膜厚度d0的比值范圍是0. 3~0. 6,在本實(shí)施例中， dl :d0=0.4。
[0044] 需要說明的是，本發(fā)明步驟2)中第一次采用濕法刻蝕第一硬掩膜31形成溝槽4 時(shí)仍暴露第一硬掩膜31的目的：為了避免后續(xù)物理化學(xué)性刻蝕隔離結(jié)構(gòu)2時(shí)對(duì)第二硬掩膜 32及有源區(qū)1表面的損傷，保證了器件的功能與可靠性。
[0045] 需要特別說明的是，為了避免浮柵之間的干擾需要增加相鄰閃存存儲(chǔ)器存儲(chǔ)單元 的浮柵間的間距，亦即增加所述隔離結(jié)構(gòu)2的寬度，則需要減小預(yù)填充制備浮柵的溝槽的 寬度，當(dāng)采用現(xiàn)有技術(shù)簡單的純濕法刻蝕硬掩膜形成該溝槽時(shí)，由于現(xiàn)有的多晶硅填充能 力存在局限性，使用現(xiàn)有的填充工藝填充過窄的溝槽制備浮柵時(shí)容易產(chǎn)生空洞缺陷，因此 在增大相鄰浮柵間的間距、降低相鄰浮柵之間干擾的前提下，現(xiàn)有技術(shù)增加了填充浮柵時(shí) 避免產(chǎn)生空洞缺陷的難度。因此，本發(fā)明對(duì)第一硬掩膜31進(jìn)行兩次濕法刻蝕中間，增加了 對(duì)溝槽開口處的隔離結(jié)構(gòu)2進(jìn)行物理化學(xué)性刻蝕的步驟，進(jìn)而在保證足夠大的相鄰浮柵間 的間距（隔離結(jié)構(gòu)2的寬度）以降低相鄰浮柵之間干擾前提下，改善后續(xù)填充該溝槽4形成 浮柵的致密性。詳見步驟3)。
[0046] 在步驟3)中，如圖4所示，對(duì)所述隔離結(jié)構(gòu)2進(jìn)行物理化學(xué)性刻蝕，以在位于溝槽 4開口處的隔離結(jié)構(gòu)2拐角處形成倒角41。其中，所述倒角41與水平方向的夾角為3(Γ90 度，在本實(shí)施例中，所述倒角41與水平方向夾角優(yōu)選45飛0度；所述物理化學(xué)性刻蝕至少包 括高密度等離子體刻蝕（High Density Plasma，HDP)，在本實(shí)施例中，采用高濃度等離子體 刻蝕對(duì)所述隔離結(jié)構(gòu)2進(jìn)行濺射刻蝕以形成倒角41。
[0047] 需要說明的是，步驟3)中，利用物理化學(xué)性刻蝕對(duì)隔離結(jié)構(gòu)2進(jìn)行刻蝕，相對(duì)于平 坦處而言，此種物理化學(xué)性刻蝕在拐角處刻蝕能力較增強(qiáng)，因此在溝槽4開口拐角處比表 面平坦處更容易被刻蝕，從而在所述溝槽4開口拐角處（即隔離結(jié)構(gòu)2邊緣處)形成倒角41， 一方面，增加了該溝槽4的開口寬度，另一方面，避免了隔離結(jié)構(gòu)2高度的大幅降低，保證后 續(xù)形成浮柵的高度幾乎不受影響，進(jìn)而降低了該溝槽4的深寬比，從而，在后續(xù)填充該溝槽 4制備浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于提高后續(xù)填充該溝槽形成浮柵的致密性，不僅可以 提高閃存存儲(chǔ)器的數(shù)據(jù)保存能力，還可以解決由于空洞缺陷造成的后續(xù)制備隧穿氧化層的 不完整性，從而提高器件的可靠性；進(jìn)一步，由于后續(xù)填充該溝槽4形成浮柵時(shí)還需要進(jìn)行 平坦化處理，因此該溝槽4的開口處倒角41被去除，從而未實(shí)際增加形成浮柵的寬度，保證 了足夠大的相鄰浮柵間的間距以降低相鄰浮柵之間干擾。
[0048] 需要進(jìn)一步說明的是，對(duì)所述隔離結(jié)構(gòu)2采用物理化學(xué)性刻蝕之前，溝槽4中仍暴 露第一硬掩膜31表示仍保留部分第一硬掩膜31覆蓋于所述第二硬掩膜32上，其目的在 于：為了避免物理化學(xué)性刻蝕隔離結(jié)構(gòu)2時(shí)對(duì)第二硬掩膜及有源區(qū)表面的損傷，進(jìn)而保證 了器件的功能與可靠性。接著執(zhí)行步驟4)。
[0049] 在步驟4)中，如圖5所示，繼續(xù)濕法刻蝕去除剩余的第一硬掩膜31，直至暴露出所 述第二硬掩膜32 ;而后，如圖6所示，去除所述第二硬掩膜32直至暴露出所述有源區(qū)1，其 中，對(duì)所述第一硬掩膜31 (氮化硅）進(jìn)行濕法刻蝕時(shí)采用Η3Ρ04溶液，去除所述第二硬掩膜 32 (氧化硅）時(shí)采用HF溶液進(jìn)行濕法刻蝕。
[0050] 需要說明的是，在形成暴露有源區(qū)1表面的溝槽4后，本領(lǐng)域技術(shù)人員可進(jìn)行隧穿 氧化層、浮柵的填充及相應(yīng)的平坦化處理，而后實(shí)施位于浮柵上的介質(zhì)層和控制柵的制備， 此處不再一一贅述。
[0051] 綜上所述，本發(fā)明的一種閃存存儲(chǔ)器的制造方法，與現(xiàn)有技術(shù)簡單的純濕法刻蝕 硬掩膜形成的預(yù)填充制備浮柵的溝槽相比較，本發(fā)明形成該溝槽時(shí)，分兩次濕法刻蝕去除 所述第一硬掩膜，并在兩次濕法刻蝕之間增加了對(duì)隔離結(jié)構(gòu)的物理化學(xué)性刻蝕，利用物理 化學(xué)性刻蝕在該溝槽開口拐角（即隔離結(jié)構(gòu)邊緣）處形成倒角，使本發(fā)明在保證足夠大相鄰 浮柵間的間距、降低相鄰浮柵之間干擾的前提下，降低了該溝槽的深寬比，在后續(xù)填充制備 浮柵時(shí)避免產(chǎn)生空洞缺陷，有利于提高后續(xù)填充該溝槽形成浮柵的致密性，不僅可以提高 閃存存儲(chǔ)器的數(shù)據(jù)保存能力，還可以解決由于空洞缺陷造成的后續(xù)制備隧穿氧化層的不完 整性，從而提高器件的可靠性；進(jìn)一步，物理化學(xué)性刻蝕前的濕法刻蝕中保留部分第一硬掩 膜，避免了物理化學(xué)性刻蝕時(shí)對(duì)位于所述第一硬掩膜之下的第二硬掩膜及有源區(qū)表面的損 傷，保證了器件的功能與可靠性。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度 產(chǎn)業(yè)利用價(jià)值。
[0052] 上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟 悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因 此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完 成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1. 一種閃存存儲(chǔ)器的制造方法，其特征在于，所述制作方法在形成隧穿氧化層及位于 所述隧穿氧化層之上的浮柵之前至少包括： 1) 提供一半導(dǎo)體襯底，通過隔離結(jié)構(gòu)將所述半導(dǎo)體襯底隔離出有源區(qū)，其中，所述有源 區(qū)上形成有包括第二硬掩膜及位于該第二硬掩膜之上的第一硬掩膜的雙層硬掩膜，所述雙 層硬掩膜的表面與隔離結(jié)構(gòu)的表面位于同一平面； 2) 對(duì)所述第一硬掩膜進(jìn)行濕法刻蝕，直至距所述隔離結(jié)構(gòu)表面第一深度處，形成暴露 第一硬掩膜的溝槽； 3) 對(duì)所述隔離結(jié)構(gòu)進(jìn)行物理化學(xué)性刻蝕，以在位于溝槽開口處的隔離結(jié)構(gòu)拐角處形成 倒角； 4) 繼續(xù)濕法刻蝕去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除所述 第二硬掩膜直至暴露出所述有源區(qū)。
2. 根據(jù)權(quán)利要求1所述的閃存存儲(chǔ)器的制造方法，其特征在于：所述物理化學(xué)性刻蝕 至少包括高密度等離子體刻蝕。
3. 根據(jù)權(quán)利要求1所述的閃存存儲(chǔ)器的制造方法，其特征在于：第一深度與第一硬掩 膜厚度的比值范圍是〇. 1~0.9。
4. 根據(jù)權(quán)利要求1或3所述的閃存存儲(chǔ)器的制造方法，其特征在于：第一深度與第一 硬掩膜厚度的比值范圍是〇. 3~0. 6。
5. 根據(jù)權(quán)利要求1所述的閃存存儲(chǔ)器的制造方法，其特征在于：所述倒角與水平方向 的夾角為30?90度。
6. 根據(jù)權(quán)利要求1所述的閃存存儲(chǔ)器的制造方法，其特征在于：所述雙層硬掩膜包括 依次形成于有源區(qū)上的氧化硅及氮化硅，其中，氧化硅為第二硬掩膜，氮化硅為第一硬掩 膜。
7. 根據(jù)權(quán)利要求6所述的閃存存儲(chǔ)器的制造方法，其特征在于：所述步驟2)和步驟4) 中對(duì)所述第一硬掩膜進(jìn)行濕法刻蝕時(shí)采用Η 3Ρ04溶液。
8. 根據(jù)權(quán)利要求6所述的閃存存儲(chǔ)器的制造方法，其特征在于：所述步驟4)中去除所 述第二硬掩膜時(shí)采用HF溶液進(jìn)行濕法刻蝕。
9. 根據(jù)權(quán)利要求1所述的閃存存儲(chǔ)器的制造方法，其特征在于：所述隔離結(jié)構(gòu)為淺溝 槽隔離或絕緣介質(zhì)隔離。
10. 根據(jù)權(quán)利要求1所述的閃存存儲(chǔ)器的制造方法，其特征在于：所述半導(dǎo)體襯底材料 為娃、娃鍺、絕緣層上娃、絕緣層上娃鍺或絕緣層上鍺。
【文檔編號(hào)】H01L21/8247GK104103593SQ201310113420
【公開日】2014年10月15日 申請(qǐng)日期:2013年4月2日 優(yōu)先權(quán)日:2013年4月2日
【發(fā)明者】王成誠, 李紹彬, 楊蕓, 仇圣棻 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司