半導(dǎo)體器件的制作方法
【專利摘要】一種半導(dǎo)體器件，包括：半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的接地環(huán)；位于半導(dǎo)體襯底表面的接地屏蔽結(jié)構(gòu)，所述接地環(huán)包圍所述接地屏蔽結(jié)構(gòu)，所述接地屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)、以及沿所述導(dǎo)電環(huán)的半徑方向貫穿若干導(dǎo)電環(huán)的導(dǎo)電線，且所述導(dǎo)電線和接地環(huán)電連接，所述若干導(dǎo)電環(huán)均具有若干開口，且相鄰導(dǎo)電環(huán)的開口交錯設(shè)置；位于所述半導(dǎo)體襯底、接地環(huán)和接地屏蔽結(jié)構(gòu)表面的介質(zhì)層，所述介質(zhì)層包圍所述接地環(huán)和接地屏蔽結(jié)構(gòu)；位于介質(zhì)層表面的半導(dǎo)體器件。本發(fā)明的半導(dǎo)體器件能夠提高屏蔽能力、減少襯底損耗，提高半導(dǎo)體器件性能。
【專利說明】半導(dǎo)體器件

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種半導(dǎo)體器件。

【背景技術(shù)】
[0002] 在現(xiàn)有的集成電路，例如CMOS射頻集成電路（RFIC)中，電感是一種重要電學(xué)器 件，其性能參數(shù)直接影響了集成電路的性能?，F(xiàn)有技術(shù)中，集成電路中的電感大多采用平 面電感，例如平面螺旋電感；所述平面螺旋電感由金屬導(dǎo)線在襯底或介質(zhì)層表面繞制而成； 相對于傳統(tǒng)的線繞電感，平面電感器具有成本低、易于集成、噪聲小和功耗低的優(yōu)點，更重 要的是能與現(xiàn)今的集成電路工藝兼容。
[0003] 對于電感器件，具有衡量其性能的品質(zhì)因素 Q。所述品質(zhì)因數(shù)Q為存儲于電感中的 能量和每一個振蕩周期損耗能量的比值，因此所述品質(zhì)因數(shù)Q越高，電感器的效率就越高， 性能越好；而影響所述平面電感的品質(zhì)因數(shù)Q的因素包括：電感線圈的金屬導(dǎo)線本身的電 阻，電感線圈與位于其上方或下方的金屬層之間寄生電容，或者電感線圈與半導(dǎo)體襯底之 間的寄生電容；具體的，當(dāng)金屬導(dǎo)線中的電阻越高時，或電感線圈的寄生電容越大時，品質(zhì) 因數(shù)Q越小，電感的性能越差。
[0004] 以位于半導(dǎo)體襯底表面的平面螺旋電感為例，當(dāng)電感工作時，螺旋線圈內(nèi)具有電 流，該螺旋電流能夠產(chǎn)生垂直于半導(dǎo)體襯底的電感磁場。根據(jù)楞次定理，所述垂直穿入半導(dǎo) 體襯底的電感磁場會在半導(dǎo)體襯底內(nèi)感應(yīng)出感應(yīng)電流，且所述感應(yīng)電流的方向與電感內(nèi)電 流的方向相反。該感應(yīng)電流也能夠產(chǎn)生垂直于平面螺旋電感的磁場，而所述感應(yīng)電流的方 向與電感內(nèi)的電流方向相反，能夠?qū)е码姼械拇艌霰粶p弱，繼而使電感器件的電感值降低， 造成襯底損耗，尤其是在高頻環(huán)境下，襯底損耗對電感值的減弱尤為明顯。而且，半導(dǎo)體襯 底內(nèi)產(chǎn)生感應(yīng)電流，即半導(dǎo)體襯底內(nèi)具有電荷，則半導(dǎo)體襯底與電感之間會產(chǎn)生寄生電容， 導(dǎo)致電感的品質(zhì)因數(shù)Q降低。
[0005] 因此，現(xiàn)有技術(shù)會在電感器件和半導(dǎo)體襯底之間設(shè)置屏蔽結(jié)構(gòu)，以減少電感的襯 底損耗。然而，現(xiàn)有技術(shù)的屏蔽結(jié)構(gòu)會降低電感器件的品質(zhì)因數(shù)Q。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明解決的問題是提供一種半導(dǎo)體器件，提高屏蔽結(jié)構(gòu)的屏蔽能力，減少電感 的襯底損耗，并提1?器件性能。
[0007] 為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件，包括：半導(dǎo)體襯底；位于半導(dǎo)體襯 底表面的接地環(huán)；位于半導(dǎo)體襯底表面的接地屏蔽結(jié)構(gòu)，所述接地環(huán)包圍所述接地屏蔽結(jié) 構(gòu)，所述接地屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)、以及沿所述導(dǎo)電環(huán)的半徑方向貫穿若干導(dǎo)電 環(huán)的導(dǎo)電線，且所述導(dǎo)電線和接地環(huán)電連接，所述若干導(dǎo)電環(huán)均具有若干開口，且相鄰導(dǎo)電 環(huán)的開口交錯設(shè)置；位于所述半導(dǎo)體襯底、接地環(huán)和接地屏蔽結(jié)構(gòu)表面的介質(zhì)層，所述介質(zhì) 層包圍所述接地環(huán)和接地屏蔽結(jié)構(gòu)；位于介質(zhì)層表面的半導(dǎo)體器件。
[0008] 可選的，所述導(dǎo)電環(huán)的開口數(shù)量為1?2個。
[0009] 可選的，所述導(dǎo)電環(huán)為金屬環(huán)。
[0010] 可選的，還包括：位于半導(dǎo)體襯底表面的有源區(qū)環(huán)，所述有源區(qū)環(huán)的位置和形狀與 所述金屬環(huán)對應(yīng)，且所述有源區(qū)環(huán)和金屬環(huán)之間通過介質(zhì)層電隔離。
[0011] 可選的，還包括：位于所述有源區(qū)環(huán)和金屬環(huán)之間的多晶硅環(huán)，所述多晶硅環(huán)的位 置和形狀與所述金屬環(huán)對應(yīng)，且所述的多晶硅環(huán)通過介質(zhì)層與金屬環(huán)和有源區(qū)環(huán)電隔離。
[0012] 可選的，所述有源區(qū)環(huán)的材料為硅、鍺、砷化鎵或鍺硅，且所述硅、鍺、砷化鎵或鍺 硅材料內(nèi)具有摻雜離子，所述摻雜離子為P型離子或η型離子。
[0013] 可選的，還包括：位于有源區(qū)環(huán)表面的金屬硅化物層。
[0014] 可選的，還包括：位于半導(dǎo)體襯底和金屬環(huán)之間的多晶硅環(huán)，所述多晶硅環(huán)的位置 和圖形與所述金屬環(huán)對應(yīng)，且所述多晶硅環(huán)通過介質(zhì)層與金屬環(huán)和半導(dǎo)體襯底電隔離。
[0015] 可選的，還包括：所述若干金屬環(huán)與所述導(dǎo)電線連接的位置分別通過導(dǎo)電插塞與 對應(yīng)的多晶硅環(huán)電連接。
[0016] 可選的，所述金屬環(huán)為單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)。
[0017] 可選的，所述金屬環(huán)的材料為銅或鋁。
[0018] 可選的，所述接地環(huán)包括：接地有源區(qū)環(huán)和接地金屬環(huán)，所述接地金屬環(huán)與位于頂 層的導(dǎo)電環(huán)處于同一層，所述接地有源區(qū)環(huán)位于所述接地金屬環(huán)的正下方的半導(dǎo)體襯底表 面，所述導(dǎo)電線與所述接地金屬環(huán)連接，且所述導(dǎo)電線與接地金屬環(huán)的連接處通導(dǎo)電插塞 與接地有源區(qū)環(huán)連接。
[0019] 可選的，所述接地有源區(qū)環(huán)的材料為硅、鍺、砷化鎵或鍺硅，且所述硅、鍺、砷化鎵 或鍺硅材料內(nèi)具有摻雜離子，所述摻雜離子為Ρ型離子或η型離子；所述接地金屬環(huán)的材料 為銅或錯。
[0020] 可選的，所述導(dǎo)電線為金屬線，所述金屬線的材料為銅或鋁。
[0021] 可選的，所述接地屏蔽結(jié)構(gòu)中，每層同心導(dǎo)電環(huán)的數(shù)量為2?100個。
[0022] 可選的，所述導(dǎo)電環(huán)的形狀為三角形、正方形、圓形或八邊形，所述導(dǎo)電環(huán)的寬度 為0. 1微米?100微米。
[0023] 可選的，所述半導(dǎo)體器件為電感、變壓器或巴倫。
[0024] 可選的，所述半導(dǎo)體器件投影于半導(dǎo)體襯底表面的圖形位于所述接地屏蔽結(jié)構(gòu)投 影于半導(dǎo)體襯底表面的圖形內(nèi)。
[0025] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：
[0026] 接地屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)，沿所述導(dǎo)電環(huán)的半徑方向具有貫穿若干導(dǎo)電 環(huán)的導(dǎo)電線，將所述導(dǎo)電線和接地環(huán)電連接；而且所述若干導(dǎo)電環(huán)均具有若干開口，而相鄰 導(dǎo)電環(huán)的開口交錯設(shè)置。通過所述導(dǎo)電線使若干導(dǎo)電環(huán)的電位與接地環(huán)的電位相同，則整 個接地屏蔽結(jié)構(gòu)內(nèi)的電位相同，能夠使半導(dǎo)體器件產(chǎn)生的磁場終止于所述接地屏蔽結(jié)構(gòu)表 面，由此起到屏蔽效果。首先，所述導(dǎo)電環(huán)具有開口，即每圈導(dǎo)電環(huán)均呈斷路狀態(tài)，使導(dǎo)電環(huán) 內(nèi)不會產(chǎn)生渦流；而且，所述接地屏蔽結(jié)構(gòu)的中心區(qū)域不具有大面積且連續(xù)的導(dǎo)電材料，因 此所述接地屏蔽結(jié)構(gòu)的中心區(qū)域不會由半導(dǎo)體器件感應(yīng)出渦流，進而減少所述接地屏蔽結(jié) 構(gòu)與半導(dǎo)體器件之間產(chǎn)生寄生電容。其次，所述導(dǎo)電環(huán)的寬度有限，使導(dǎo)電環(huán)與半導(dǎo)體器件 之間的重疊面積減小，進一步減小了接地屏蔽結(jié)構(gòu)與半導(dǎo)體器件之間的寄生電容。再次，相 鄰導(dǎo)電環(huán)的開口交錯設(shè)置，即每圈導(dǎo)電環(huán)的開口與相鄰的導(dǎo)電環(huán)的導(dǎo)電部分相對；在所述 接地屏蔽結(jié)構(gòu)中，任一導(dǎo)電環(huán)半徑方向上均具有導(dǎo)電環(huán)的導(dǎo)電部分，所述導(dǎo)電環(huán)之間的區(qū) 域面積小，所述接地屏蔽結(jié)構(gòu)的屏蔽能力提高，使半導(dǎo)體器件的性能更穩(wěn)定。此外，在半導(dǎo) 體器件和半導(dǎo)體襯底之間設(shè)置所述接地屏蔽結(jié)構(gòu)，能夠滿足半導(dǎo)體器件下方的介質(zhì)層對于 偽金屬密度（Dummy Metal Density)的工藝要求，保證所述半導(dǎo)體器件的形貌良好，性能穩(wěn) 定。
[0027] 進一步的，所述導(dǎo)電環(huán)為金屬環(huán)，所述金屬環(huán)下方設(shè)置有多晶硅環(huán)，所述多晶硅環(huán) 的位置和形狀與所述金屬環(huán)對應(yīng)，所述金屬環(huán)與所述導(dǎo)電線連接的位置通過導(dǎo)電插塞與對 應(yīng)的多晶硅環(huán)電連接，而金屬環(huán)和多晶硅環(huán)之間的其他區(qū)域之間由介質(zhì)層電隔離。首先，所 述導(dǎo)電插塞能夠使所述多晶硅環(huán)的電位與金屬環(huán)相同，即與接地環(huán)的電位相同，進一步屏 蔽半導(dǎo)體器件感應(yīng)出的磁場。其次，所述金屬環(huán)和多晶娃環(huán)未連接的部分構(gòu)成電容，而多 晶硅環(huán)與半導(dǎo)體襯底之間構(gòu)成電容，即所述半導(dǎo)體器件和半導(dǎo)體襯底之間增加了串聯(lián)的電 容，從而能夠減小半導(dǎo)體器件和半導(dǎo)體襯底之間總寄生電容的值，從而提高半導(dǎo)體器件的 性能。

【專利附圖】

【附圖說明】
[0028] 圖1是現(xiàn)有技術(shù)的屏蔽結(jié)構(gòu)、以及包圍所述屏蔽結(jié)構(gòu)接地環(huán)的俯視結(jié)構(gòu)示意圖；
[0029] 圖2至圖5是本發(fā)明所述的半導(dǎo)體器件的第一實施例的結(jié)構(gòu)示意圖；
[0030] 圖6至圖9是本發(fā)明所述的半導(dǎo)體器件的第二實施例的結(jié)構(gòu)示意圖。

【具體實施方式】
[0031] 如【背景技術(shù)】所述，現(xiàn)有技術(shù)的屏蔽結(jié)構(gòu)會降低電感器件的品質(zhì)因數(shù)Q。
[0032] 經(jīng)過本發(fā)明的發(fā)明人研究，請參考圖1，圖1示出了現(xiàn)有技術(shù)的屏蔽結(jié)構(gòu)20、以及 包圍所述屏蔽結(jié)構(gòu)20的接地環(huán)10的俯視結(jié)構(gòu)示意圖，電感器位于所述屏蔽結(jié)構(gòu)20和接地 環(huán)10上方，且電感器件與所述屏蔽結(jié)構(gòu)20和接地環(huán)10之間電隔離。其中，所述接地環(huán)10 用于在CMOS射頻集成電路中減少半導(dǎo)體襯底受到的噪聲干擾。所述屏蔽結(jié)構(gòu)20的材料為 半導(dǎo)體材料，且所述半導(dǎo)體材料的電阻低于半導(dǎo)體襯底的電阻，能夠使電感產(chǎn)生的磁場終 止于所述屏蔽結(jié)構(gòu)20,使磁場不會繼續(xù)進入半導(dǎo)體襯底內(nèi)，從而避免半導(dǎo)體襯底內(nèi)產(chǎn)生感 應(yīng)電流。
[0033] 然而，如圖1所示的屏蔽結(jié)構(gòu)20俯視圖形的面積較大，則所述屏蔽結(jié)構(gòu)20與位于 其上方的電感之間的重疊面積較大，容易導(dǎo)致所述屏蔽結(jié)構(gòu)20與電感之間產(chǎn)生較大的寄 生電容，從而降低電感的品質(zhì)因數(shù)Q。其次，所述屏蔽結(jié)構(gòu)20的中間區(qū)域面積較大，容易受 到電感磁場的感應(yīng)而產(chǎn)生渦流，所述渦流依舊會產(chǎn)生與電感磁場相反的感應(yīng)磁場，從而降 低電感值。
[0034] 經(jīng)過本發(fā)明的發(fā)明人進一步研究，提出一種包括若干同心導(dǎo)電環(huán)的接地屏蔽結(jié) 構(gòu)，位于半導(dǎo)體襯底表面的接地環(huán)包圍所述接地屏蔽結(jié)構(gòu)，且若干導(dǎo)電環(huán)通過導(dǎo)電線和接 地環(huán)電連接，使若干導(dǎo)電環(huán)的電位與接地環(huán)的電位相同，即整個接地屏蔽結(jié)構(gòu)的電位相同， 半導(dǎo)體器件產(chǎn)生的磁場能夠終止于所述接地屏蔽結(jié)構(gòu)表面，起到屏蔽效果。而所述若干導(dǎo) 電環(huán)均具有若干開口，且相鄰導(dǎo)電環(huán)的開口交錯設(shè)置，即每圈導(dǎo)電環(huán)的開口與相鄰的導(dǎo)電 環(huán)的導(dǎo)電部分相對，在接地屏蔽結(jié)構(gòu)中，任一導(dǎo)電環(huán)的半徑方向上均具有導(dǎo)電環(huán)覆蓋，使所 述導(dǎo)電環(huán)之間的區(qū)域面積小，能夠提高了屏蔽能力。其次，所述導(dǎo)電環(huán)因具有開口而不連 續(xù)，而所述接地屏蔽結(jié)構(gòu)的中心區(qū)域不具有連續(xù)且大面積的導(dǎo)電材料，因此所述接地屏蔽 結(jié)構(gòu)的中心區(qū)域不會由半導(dǎo)體器件感應(yīng)出渦流，避免所述接地屏蔽結(jié)構(gòu)與半導(dǎo)體器件之間 產(chǎn)生寄生電容。再次，所述導(dǎo)電環(huán)的寬度有限，導(dǎo)電環(huán)與半導(dǎo)體器件之間的重疊面積小，減 小寄生電容，提1?器件的性能。
[0035] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的【具體實施方式】做詳細的說明。
[0036] 第一實施例
[0037] 請參考圖2和圖3,圖3是本實施例中的接地金屬環(huán)、導(dǎo)電環(huán)和導(dǎo)電線的俯視結(jié)構(gòu) 示意圖，圖2是圖3沿AA'方向的剖面結(jié)構(gòu)示意圖，包括：半導(dǎo)體襯底100 ;位于半導(dǎo)體襯底 100表面的接地環(huán)；位于半導(dǎo)體襯底100表面的接地屏蔽結(jié)構(gòu)，所述接地環(huán)包圍所述接地屏 蔽結(jié)構(gòu)，所述接地屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)102 (如圖3所示)、以及沿所述導(dǎo)電環(huán)102 的半徑方向貫穿所述若干導(dǎo)電環(huán)102的導(dǎo)電線104,且所述導(dǎo)電線104和接地環(huán)電連接，所 述若干導(dǎo)電環(huán)102均具有若干開口 103(如圖3所示)，且相鄰導(dǎo)電環(huán)102的開口 103交錯設(shè) 置；位于所述半導(dǎo)體襯底100、接地環(huán)和接地屏蔽結(jié)構(gòu)表面的介質(zhì)層(包括第一介質(zhì)層105a 和第二介質(zhì)層l〇5b)，所述介質(zhì)層包圍所述接地環(huán)和接地屏蔽結(jié)構(gòu)；位于介質(zhì)層表面的半 導(dǎo)體器件(未不出）。
[0038] 所述半導(dǎo)體襯底100為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅（SOI)襯底、絕 緣體上鍺（G0I)襯底、玻璃襯底或III-V族化合物襯底(例如氮化鎵或砷化鎵等)。
[0039] 本實施例中，所述導(dǎo)電環(huán)102為金屬環(huán)，所述金屬環(huán)為單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)， 所述導(dǎo)電線104為金屬線；所述金屬環(huán)和金屬線的材料為銅或鋁。所述導(dǎo)電線104沿所述 導(dǎo)電環(huán)102的半徑方向?qū)⑷舾蓪?dǎo)電環(huán)102電連接，并將若干導(dǎo)電環(huán)102與接地環(huán)電連接。所 述導(dǎo)電環(huán)102和導(dǎo)電線104通過第一介質(zhì)層105a與半導(dǎo)體襯底100電隔離，所述第一介質(zhì) 層105a的材料為絕緣材料，例如氧化硅或氮化硅。在本實施例中，所述導(dǎo)電環(huán)102為單層 金屬環(huán)；在另一實施例中，所述金屬環(huán)為多層堆疊結(jié)構(gòu)時，相鄰兩層金屬環(huán)之間通過導(dǎo)電插 塞相互電連接，而未連接導(dǎo)電插塞的區(qū)域由絕緣層電隔離；所述導(dǎo)電線104貫穿位于頂層 的若干導(dǎo)電環(huán)，并與接地環(huán)電連接，從而能夠使多層金屬環(huán)均電位固定。
[0040] 在集成電路中，所述接地環(huán)被施加0伏電位或某一固定電位，所述接地環(huán)用于降 低半導(dǎo)體襯底100受到的噪聲干擾。本實施例中，由于若干導(dǎo)電環(huán)102通過導(dǎo)電線104與 所述接地環(huán)電連接，即若干導(dǎo)電環(huán)102的電位均為0伏或某一固定電位，因此所述接地環(huán)還 用于固定所述接地屏蔽結(jié)構(gòu)的電位，使所述接地屏蔽結(jié)構(gòu)能夠屏蔽半導(dǎo)體器件的電磁場。
[0041] 所述接地環(huán)包括：接地有源區(qū)環(huán)101a、以及位于所述接地有源區(qū)環(huán)101a上方的 接地金屬環(huán)l〇lb (如圖3所示)。所述接地金屬環(huán)101b的材料為銅或鋁；所述接地金屬環(huán) 101b與導(dǎo)電環(huán)102位于同一層且包圍若干導(dǎo)電環(huán)102 ;所述導(dǎo)電線104與所述接地金屬環(huán) l〇lb電連接，且所述接地金屬環(huán)101b與導(dǎo)電線104相交處通過導(dǎo)電插塞140與接地有源區(qū) 環(huán)101a電連接，同時，所述接地有源區(qū)環(huán)101a和接地金屬環(huán)101b之間未電連接的區(qū)域由 第一介質(zhì)層l〇5a電隔離。所述接地有源區(qū)環(huán)101a位于半導(dǎo)體襯底100表面，所述接地有 源區(qū)環(huán)101a的材料為娃、鍺、砷化鎵或鍺娃，且所述娃、鍺、砷化鎵或鍺娃材料內(nèi)具有摻雜 離子，所述摻雜離子為P型離子或η型離子。
[0042] 所述接地金屬環(huán)101b與位于頂層的金屬環(huán)處于同一層，而且所述接地金屬環(huán) 101b、處于頂層的金屬環(huán)和導(dǎo)電線104的材料相同，因此所述接地金屬環(huán)101b、處于頂層的 金屬環(huán)和導(dǎo)電線104能夠同時形成；具體的，在所述第一介質(zhì)層105a內(nèi)形成定義所述接地 金屬環(huán)101b、處于頂層的金屬環(huán)和導(dǎo)電線104圖形的開口，在所述開口內(nèi)填充金屬材料，再 米用拋光工藝去除第一介質(zhì)層l〇5a表面的金屬材料。
[0043] 在本實施例中，所述接地有源區(qū)環(huán)101a由位于半導(dǎo)體襯底100內(nèi)的淺溝槽隔離結(jié) 構(gòu)106隔離構(gòu)成；所述接地有源區(qū)環(huán)101a通過對半導(dǎo)體襯底100靠近表面的區(qū)域進行離子 注入，在半導(dǎo)體襯底100內(nèi)摻雜P型離子或η型離子而形成。
[0044] 在另一實施例中，所述接地有源區(qū)101a還能夠位于半導(dǎo)體襯底100表面；所述接 地有源區(qū)環(huán)l〇la的形成工藝為：采用選擇性外延沉積工藝在半導(dǎo)體襯底表面形成半導(dǎo)體 環(huán)，采用原位摻雜工藝或離子注入工藝在所述半導(dǎo)體環(huán)內(nèi)摻雜P型離子或η型離子形成。
[0045] 在本實施例中，所述半導(dǎo)體襯底100表面還具有若干同心的有源區(qū)環(huán)110,所述有 源區(qū)環(huán)110的位置和形狀與所述導(dǎo)電環(huán)102對應(yīng)，因此各有源區(qū)環(huán)110均具有若干開口，使 所述有源區(qū)環(huán)110不連續(xù)，半導(dǎo)體器件產(chǎn)生的磁場無法在所述有源區(qū)環(huán)110內(nèi)產(chǎn)生渦流，進 一步減少了半導(dǎo)體器件對半導(dǎo)體襯底1〇〇的損耗。所述有源區(qū)環(huán)110和導(dǎo)電環(huán)102之間通 過第一介質(zhì)層l〇5a電隔離。所述有源區(qū)環(huán)110的材料為硅、鍺、砷化鎵或鍺硅，且所述硅、 鍺、砷化鎵或鍺硅材料內(nèi)具有摻雜離子，所述摻雜離子為P型離子或η型離子。在一實施例 中，所述有源區(qū)環(huán)l〇la的表面具有金屬硅化物層，能夠降低有源區(qū)環(huán)101a的電阻，進一步 屏蔽磁場。
[0046] 所述有源區(qū)環(huán)110與接地有源區(qū)環(huán)101a處于同一層，所述有源區(qū)環(huán)110位于半導(dǎo) 體襯底100靠近表面的區(qū)域內(nèi)，且由位于半導(dǎo)體襯底100內(nèi)的淺溝槽隔離結(jié)構(gòu)106隔離構(gòu) 成；所述有源區(qū)環(huán)110通過離子注入工藝對半導(dǎo)體襯底100摻雜P型離子或η型離子而形 成。因此，所述接地有源區(qū)環(huán)l〇la和有源區(qū)環(huán)110的形成工藝相同，能夠同時形成。
[0047] 在另一實施例中，所述有源區(qū)環(huán)110還能夠位于半導(dǎo)體襯底100表面，米用選擇性 外延沉積工藝在半導(dǎo)體襯底100表面形成半導(dǎo)體環(huán)，并通過采用原位摻雜工藝或離子注入 工藝在所述半導(dǎo)體環(huán)內(nèi)摻雜P型離子或η型離子而形成。
[0048] 需要說明的是，所示接地環(huán)和接地屏蔽結(jié)構(gòu)上還設(shè)置有半導(dǎo)體器件，所述半導(dǎo)體 器件為電感、變壓器或巴倫，所述半導(dǎo)體器件和接地屏蔽結(jié)構(gòu)之間由第二介質(zhì)層l〇5b相互 隔離。由于在形成所述第二介質(zhì)層105b之前，需要采用拋光工藝去除第一介質(zhì)層105a表 面的金屬材料，而所述接地屏蔽結(jié)構(gòu)能夠滿足所述拋光工藝對于金屬密度（Du_y Metal Density)的工藝要求，保證所述第二介質(zhì)層105b和半導(dǎo)體器件的形貌良好，性能穩(wěn)定。
[0049] 請參考圖3,圖3是圖2中接地金屬環(huán)101b、導(dǎo)電環(huán)102和導(dǎo)電線104的俯視結(jié)構(gòu) 示意圖。
[0050] 所述接地屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)102,沿所述導(dǎo)電環(huán)102的半徑方向具有 貫穿所述若干導(dǎo)電環(huán)102的導(dǎo)電線104,所述導(dǎo)電線104和接地金屬環(huán)101b電連接。其中， 每層的導(dǎo)電環(huán)102的數(shù)量為2?100個；各導(dǎo)電環(huán)102均具有若干開口 103,所述導(dǎo)電環(huán)102 的開口 103的數(shù)量為1?2個，所述開口 103使導(dǎo)電環(huán)102呈斷路狀態(tài)，避免在所述導(dǎo)電環(huán) 102內(nèi)產(chǎn)生渦流，進而減少所述導(dǎo)電環(huán)102與半導(dǎo)體器件之間的寄生電容；所述導(dǎo)電環(huán)102 的形狀為三角形、正方形、圓形或八邊形；所述導(dǎo)電環(huán)的寬度為〇. 1微米?100微米。本實 施例中，所述導(dǎo)電環(huán)102的開口 103的數(shù)量為2個，所述導(dǎo)電環(huán)102的形狀為八邊形。
[0051] 所述接地金屬環(huán)101b位于若干同心導(dǎo)電環(huán)102外側(cè)，且包圍所述導(dǎo)電環(huán)102 ;所 述接地金屬環(huán)l〇lb具有開口，所述開口的數(shù)量為1?2個，所述開口使接地金屬環(huán)101b呈 斷路狀態(tài)，避免在所述接地金屬環(huán)l〇lb內(nèi)產(chǎn)生渦流；所述接地金屬環(huán)101b的形狀為三角 形、正方形、圓形或八邊形，所述接地金屬環(huán)l〇lb的寬度為0. 1微米?100微米。本實施例 中，所述接地金屬環(huán)l〇lb的開口數(shù)量為2個，形狀為八邊形。
[0052] 本實施例中，相鄰導(dǎo)電環(huán)102的開口 103交錯設(shè)置，使各圈導(dǎo)電環(huán)102的開口 103 與相鄰的導(dǎo)電環(huán)102的導(dǎo)電部分相對，從而在任一導(dǎo)電環(huán)102半徑方向上均具有導(dǎo)電環(huán)102 的導(dǎo)電部分，減小了導(dǎo)電環(huán)之間的間隔區(qū)域的面積，減少了穿過所述接地屏蔽結(jié)構(gòu)的磁場， 提高了所述接地屏蔽結(jié)構(gòu)的屏蔽能力，使半導(dǎo)體器件的性能更穩(wěn)定。
[0053] 本實施例中，所述半導(dǎo)體器件如圖4和圖5所示，為兩層重疊的平面螺旋電感。
[0054] 請參考圖4,是所述電感的第一平面螺旋線圈的俯視圖。
[0055] 所述第一平面螺旋環(huán)位于所述第二介質(zhì)層105b表面(參考圖2);所述第一平面螺 旋環(huán)包括：第一金屬環(huán)500、位于所述第一金屬環(huán)500 -端的接觸點501和接觸點502、以及 位于所述第一金屬環(huán)500另一端的接觸層510。
[0056] 所述第一金屬環(huán)500具有兩圈導(dǎo)電線圈，外圈為單根導(dǎo)電線，內(nèi)圈為兩根平行的 導(dǎo)電線；外圈的單根導(dǎo)電線一端與內(nèi)圈的兩根導(dǎo)電線連接，外圈的單根導(dǎo)電線另一端與接 觸層510連接；內(nèi)圈的兩根導(dǎo)電線圈另一端分別與接觸點501和接觸點502連接。
[0057] 請參考圖5,是位于所述第一平面螺旋環(huán)上的第二平面螺旋環(huán)的俯視圖。
[0058] 所述第二平面螺旋環(huán)位于第一平面螺旋環(huán)上方，且所述第二平面螺旋環(huán)與第一平 面螺旋環(huán)通過絕緣材料電隔離。所述第二平面螺旋環(huán)包括：第二金屬環(huán)600、位于所述第二 金屬環(huán)600 -端的接觸點601和接觸點602、以及位于所述第二金屬環(huán)600另一端的接觸層 610和接觸層620。
[0059] 所述第二金屬環(huán)600具有一圈導(dǎo)電線圈，所述單圈導(dǎo)電線圈由三根平行的導(dǎo)電線 構(gòu)成；位于外兩圈的導(dǎo)電線一端共同連接接觸點601 ;位于內(nèi)一圈的導(dǎo)電線一端與接觸點 602連接；所述三根導(dǎo)電線的另一端共同連接接觸層620。
[0060] 請繼續(xù)參考圖4和圖5,所述第一平面螺旋環(huán)和第二平面螺旋環(huán)之間通過導(dǎo)電插 塞電連接。具體的，接觸點601和接觸點501通過導(dǎo)電插塞連接，接觸點602和接觸點502 通過導(dǎo)電插塞連接；接觸層610和接觸層510通過導(dǎo)電插塞連接，接觸層620和接觸層520 通過導(dǎo)電插塞連接。當(dāng)所述平面螺旋電感工作時，在所述接觸層610和接觸層620之間施 加工作電壓。
[0061] 需要說明的是，所述半導(dǎo)體器件，即所述平面螺旋電感投影在半導(dǎo)體襯底100 (如 圖2所示）表面的圖形，處于接地屏蔽結(jié)構(gòu)投影在半導(dǎo)體襯底100表面的圖形區(qū)域內(nèi)，從而 所述平面螺旋電感產(chǎn)生的磁場完全落在所述接地屏蔽結(jié)構(gòu)的范圍內(nèi)，使所述接地屏蔽結(jié)構(gòu) 起到屏蔽作用，避免了半導(dǎo)體襯底100的損耗。
[0062] 本實施例的接地屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)，且所述導(dǎo)電環(huán)通過導(dǎo)電線和接地 環(huán)電連接，使整個接地屏蔽結(jié)構(gòu)內(nèi)的電位與接地環(huán)的電位相同，能夠使半導(dǎo)體器件產(chǎn)生的 磁場終止于所述接地屏蔽結(jié)構(gòu)表面，起到屏蔽效果。而且，所述導(dǎo)電環(huán)因具有若干開口而呈 斷路狀態(tài)，則導(dǎo)電環(huán)內(nèi)不會因磁場感應(yīng)出渦流；同時，所述導(dǎo)電環(huán)中心不具有大面積且連續(xù) 的導(dǎo)電材料，因此所述接地屏蔽結(jié)構(gòu)的中心區(qū)域不會產(chǎn)生渦流；所述接地屏蔽結(jié)構(gòu)與半導(dǎo) 體器件之間產(chǎn)生寄生電容減少。此外，相鄰導(dǎo)電環(huán)的開口交錯設(shè)置，在所述導(dǎo)電環(huán)任一半徑 方向上均具有導(dǎo)電環(huán)的導(dǎo)電部分，所述接地屏蔽結(jié)構(gòu)的屏蔽能力提高，使半導(dǎo)體器件的性 能更穩(wěn)定。
[0063] 第二實施例
[0064] 第二實施例與第一實施例的區(qū)別在于，還包括：位于所述有源區(qū)環(huán)和金屬環(huán)之間 的多晶硅環(huán)，所述多晶硅環(huán)的位置和形狀與所述金屬環(huán)對應(yīng)，且所述的多晶硅環(huán)通過介質(zhì) 層與金屬環(huán)和有源區(qū)環(huán)電隔離。以下將結(jié)合附圖進行說明。
[0065] 請參考圖6至圖9,圖6是第二實施例的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖，圖7是圖 6所不的有源區(qū)環(huán)的俯視圖，圖8是圖6所不的多晶娃環(huán)的俯視圖，圖9是圖6所不的金屬 環(huán)230和導(dǎo)電線204的俯視圖，包括：半導(dǎo)體襯底200 ;位于半導(dǎo)體襯底200表面的接地環(huán)； 位于半導(dǎo)體襯底200表面的接地屏蔽結(jié)構(gòu)，所述接地環(huán)包圍所述接地屏蔽結(jié)構(gòu)，所述接地 屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)、以及沿所述導(dǎo)電環(huán)的半徑方向貫穿所述若干導(dǎo)電環(huán)的導(dǎo)電 線204,且所述導(dǎo)電線204和接地環(huán)電連接，所述若干導(dǎo)電環(huán)均具有若干開口 203(如圖9所 示)，且相鄰導(dǎo)電環(huán)的開口 203交錯設(shè)置；位于所述半導(dǎo)體襯底200、接地環(huán)和接地屏蔽結(jié)構(gòu) 表面的介質(zhì)層(包括第一介質(zhì)層205a和第二介質(zhì)層205b)，所述介質(zhì)層包圍所述接地環(huán)和 接地屏蔽結(jié)構(gòu)；位于介質(zhì)層表面的半導(dǎo)體器件(未示出）。
[0066] 本實施例中，所述導(dǎo)電環(huán)包括金屬環(huán)230(如圖9所示)，所述導(dǎo)電線204為金屬線， 所述金屬環(huán)230和導(dǎo)電線204的結(jié)構(gòu)和材料與第一實施例所述相同，在此不作贅述。
[0067] 所述接地環(huán)包括：接地有源區(qū)環(huán)201a、以及位于所述接地有源區(qū)環(huán)201a上方的接 地金屬環(huán)201b (如圖9所示)，所述接地有源區(qū)環(huán)201a和接地金屬環(huán)201b的結(jié)構(gòu)、位置、材 料和形成工藝與第一實施例所述相同，在此不作贅述。
[0068] 所述半導(dǎo)體襯底200表面還具有若干同心的有源區(qū)環(huán)210,所述有源區(qū)環(huán)210的位 置、形狀和材料與第一實施例所述相同，在此不作贅述。所述有源區(qū)環(huán)210和導(dǎo)電環(huán)230之 間通過第一介質(zhì)層205a電隔離。本實施例中，所述有源區(qū)環(huán)210位于半導(dǎo)體襯底200靠近 表面的區(qū)域內(nèi)，且由位于半導(dǎo)體襯底200內(nèi)的淺溝槽隔離結(jié)構(gòu)206隔離構(gòu)成。
[0069] 本實施例中，所述半導(dǎo)體襯底200和金屬環(huán)230之間還具有多晶硅環(huán)220,所述多 晶硅環(huán)220內(nèi)還能夠具有P型或N型參雜離子，所述多晶硅環(huán)220的位置和圖形與所述金 屬環(huán)230對應(yīng)，且所述多晶硅環(huán)220通過第一介質(zhì)層205a與金屬環(huán)230和半導(dǎo)體襯底200 電隔離；所述若干金屬環(huán)230與所述導(dǎo)電線204連接的位置分別通過導(dǎo)電插塞240與對應(yīng) 的多晶硅環(huán)220電連接，而所述金屬環(huán)230和多晶硅環(huán)220之間的其他區(qū)域之間由第一介 質(zhì)層205a電隔尚。
[0070] 所述導(dǎo)電插塞240能夠使所述多晶硅環(huán)220的電位與金屬環(huán)230相同，而所述金 屬環(huán)230與接地環(huán)電連接，因此能夠使所述多晶娃環(huán)220與接地環(huán)的電位相同，能夠進一步 屏蔽半導(dǎo)體器件的磁場，減少半導(dǎo)體襯底200的損耗。此外，所述金屬環(huán)230和多晶硅環(huán) 220未連接的部分構(gòu)成電容，而所述多晶硅環(huán)220與半導(dǎo)體襯底200之間構(gòu)成電容，在垂直 于半導(dǎo)體襯底200表面的方向上，等效于半導(dǎo)體器件到半導(dǎo)體襯底200之間所串聯(lián)的電容 數(shù)量增加，而電容串聯(lián)能夠減小電容值，即從所述半導(dǎo)體器件到半導(dǎo)體襯底200之間總寄 生電容的值降低，能夠進一步提高半導(dǎo)體器件的性能。而且，所述源區(qū)環(huán)210、多晶硅環(huán)220 和金屬環(huán)230的結(jié)構(gòu)和形成過程與晶體管等半導(dǎo)體器件的結(jié)構(gòu)和形成工藝流程相符合，因 此能夠與現(xiàn)有的半導(dǎo)體器件的工藝相集成，進而簡化所述接地屏蔽結(jié)構(gòu)的工藝。
[0071] 需要說明的是，所示接地環(huán)201和接地屏蔽結(jié)構(gòu)上還設(shè)置有半導(dǎo)體器件，所述半 導(dǎo)體器件為電感、變壓器或巴倫，所述半導(dǎo)體器件和接地屏蔽結(jié)構(gòu)之間由第二介質(zhì)層205b 相互隔離。
[0072] 請參考圖7,圖7是如圖6所示的有源區(qū)環(huán)210和接地有源區(qū)環(huán)201a的俯視圖。 本實施例中，所述有源區(qū)環(huán)210和接地有源區(qū)環(huán)201a位于同一層，所述有源區(qū)環(huán)210和接 地有源區(qū)環(huán)201a的形狀、位置和材料與第一實施例所述相同，在此不做贅述。
[0073] 請參考圖8,圖8是如圖6所示的多晶硅環(huán)220的俯視圖。
[0074] 所述若干多晶硅環(huán)220同心，多晶硅環(huán)220的數(shù)量為2?100個；各多晶硅環(huán)220 均具有若干開口 203,所述多晶硅環(huán)220的開口 203的數(shù)量為1?2個，所述開口 203使多 晶硅環(huán)220呈斷路狀態(tài)，避免所述多晶硅環(huán)220內(nèi)產(chǎn)生渦流，進而減少所述多晶硅環(huán)220與 金屬環(huán)230或半導(dǎo)體襯底200之間的寄生電容；所述多晶硅環(huán)220的形狀為三角形、正方 形、圓形或八邊形；所述多晶硅環(huán)220的寬度為0. 1微米?100微米。本實施例中，所述多 晶硅環(huán)220的開口 203的數(shù)量為2個，所述多晶硅環(huán)220的形狀為八邊形。
[0075] 本實施例中，相鄰多晶硅環(huán)220的開口 203交錯設(shè)置，使多晶硅環(huán)220的開口 203 與相鄰的多晶娃環(huán)220的多晶娃部分相對，即所述多晶娃環(huán)220任一半徑方向上均具有多 晶硅部分，減少了穿過所述接地屏蔽結(jié)構(gòu)的磁場，半導(dǎo)體器件的性能更穩(wěn)定。
[0076] 請參考圖9,圖9是如圖6所示的金屬環(huán)230、接地金屬環(huán)201b和導(dǎo)電線204的俯 視圖。本實施例中，所述金屬環(huán)230、接地金屬環(huán)201b和導(dǎo)電線204位于同一層，所述金屬 環(huán)230、接地金屬環(huán)201b和導(dǎo)電線204的形狀、位置和材料與第一實施例所述相同，在此不 做贅述。
[0077] 本實施例中，在金屬環(huán)下方設(shè)置有多晶硅環(huán)，且所述多晶硅環(huán)與所述金屬環(huán)電連 接且電位相同，能夠進一步屏蔽半導(dǎo)體器件感應(yīng)出的磁場。此外，所述多晶硅環(huán)增加了半導(dǎo) 體器件和半導(dǎo)體襯底之間的串聯(lián)的電容，以減小半導(dǎo)體器件和半導(dǎo)體襯底之間總寄生電容 的值，從而提高半導(dǎo)體器件的性能。
[0078] 綜上所述，接地屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)，沿所述導(dǎo)電環(huán)的半徑方向具有貫 穿若干導(dǎo)電環(huán)的導(dǎo)電線，將所述導(dǎo)電線和接地環(huán)電連接；而且所述若干導(dǎo)電環(huán)均具有若干 開口，而相鄰導(dǎo)電環(huán)的開口交錯設(shè)置。通過所述導(dǎo)電線使若干導(dǎo)電環(huán)的電位與接地環(huán)的電 位相同，則整個接地屏蔽結(jié)構(gòu)內(nèi)的電位相同，能夠使半導(dǎo)體器件產(chǎn)生的磁場終止于所述接 地屏蔽結(jié)構(gòu)表面，由此起到屏蔽效果。首先，所述導(dǎo)電環(huán)具有開口，即每圈導(dǎo)電環(huán)均呈斷路 狀態(tài)，使導(dǎo)電環(huán)內(nèi)不會產(chǎn)生渦流；而且，所述接地屏蔽結(jié)構(gòu)的中心區(qū)域不具有大面積且連續(xù) 的導(dǎo)電材料，因此所述接地屏蔽結(jié)構(gòu)的中心區(qū)域不會由半導(dǎo)體器件感應(yīng)出渦流，進而減少 所述接地屏蔽結(jié)構(gòu)與半導(dǎo)體器件之間產(chǎn)生寄生電容。其次，所述導(dǎo)電環(huán)的寬度有限，使導(dǎo)電 環(huán)與半導(dǎo)體器件之間的重疊面積減小，進一步減小了接地屏蔽結(jié)構(gòu)與半導(dǎo)體器件之間的寄 生電容。再次，相鄰導(dǎo)電環(huán)的開口交錯設(shè)置，即每圈導(dǎo)電環(huán)的開口與相鄰的導(dǎo)電環(huán)的導(dǎo)電部 分相對；在所述接地屏蔽結(jié)構(gòu)中，任一導(dǎo)電環(huán)半徑方向上均具有導(dǎo)電環(huán)的導(dǎo)電部分，所述導(dǎo) 電環(huán)之間的區(qū)域面積小，所述接地屏蔽結(jié)構(gòu)的屏蔽能力提高，使半導(dǎo)體器件的性能更穩(wěn)定。 此外，在半導(dǎo)體器件和半導(dǎo)體襯底之間設(shè)置所述接地屏蔽結(jié)構(gòu)，能夠滿足半導(dǎo)體器件下方 的介質(zhì)層對于偽金屬密度（Dummy Metal Density)的工藝要求，保證所述半導(dǎo)體器件的形 貌良好，性能穩(wěn)定。
[0079] 進一步的，所述導(dǎo)電環(huán)為金屬環(huán)，所述金屬環(huán)下方設(shè)置有多晶硅環(huán)，所述多晶硅環(huán) 的位置和形狀與所述金屬環(huán)對應(yīng)，所述金屬環(huán)與所述導(dǎo)電線連接的位置通過導(dǎo)電插塞與對 應(yīng)的多晶硅環(huán)電連接，而金屬環(huán)和多晶硅環(huán)之間的其他區(qū)域之間由介質(zhì)層電隔離。首先，所 述導(dǎo)電插塞能夠使所述多晶硅環(huán)的電位與金屬環(huán)相同，即與接地環(huán)的電位相同，進一步屏 蔽半導(dǎo)體器件感應(yīng)出的磁場。其次，所述金屬環(huán)和多晶娃環(huán)未連接的部分構(gòu)成電容，而多 晶硅環(huán)與半導(dǎo)體襯底之間構(gòu)成電容，即所述半導(dǎo)體器件和半導(dǎo)體襯底之間增加了串聯(lián)的電 容，從而能夠減小半導(dǎo)體器件和半導(dǎo)體襯底之間總寄生電容的值，從而提高半導(dǎo)體器件的 性能。
[0080] 本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā) 明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明 的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案 的保護范圍。
【權(quán)利要求】
1. 一種半導(dǎo)體器件，其特征在于，包括： 半導(dǎo)體襯底； 位于半導(dǎo)體襯底表面的接地環(huán)； 位于半導(dǎo)體襯底表面的接地屏蔽結(jié)構(gòu)，所述接地環(huán)包圍所述接地屏蔽結(jié)構(gòu)，所述接地 屏蔽結(jié)構(gòu)包括若干同心導(dǎo)電環(huán)、以及沿所述導(dǎo)電環(huán)的半徑方向貫穿若干導(dǎo)電環(huán)的導(dǎo)電線， 且所述導(dǎo)電線和接地環(huán)電連接，所述若干導(dǎo)電環(huán)均具有若干開口，且相鄰導(dǎo)電環(huán)的開口交 錯設(shè)置； 位于所述半導(dǎo)體襯底、接地環(huán)和接地屏蔽結(jié)構(gòu)表面的介質(zhì)層，所述介質(zhì)層包圍所述接 地環(huán)和接地屏蔽結(jié)構(gòu)； 位于介質(zhì)層表面的半導(dǎo)體器件。
2. 如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述導(dǎo)電環(huán)的開口數(shù)量為1?2個。
3. 如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述導(dǎo)電環(huán)為金屬環(huán)。
4. 如權(quán)利要求3所述半導(dǎo)體器件，其特征在于，還包括：位于半導(dǎo)體襯底表面的有源區(qū) 環(huán)，所述有源區(qū)環(huán)的位置和形狀與所述金屬環(huán)對應(yīng)，且所述有源區(qū)環(huán)和金屬環(huán)之間通過介 質(zhì)層電隔尚。
5. 如權(quán)利要求4所述半導(dǎo)體器件，其特征在于，還包括：位于所述有源區(qū)環(huán)和金屬環(huán)之 間的多晶硅環(huán)，所述多晶硅環(huán)的位置和形狀與所述金屬環(huán)對應(yīng)，且所述的多晶硅環(huán)通過介 質(zhì)層與金屬環(huán)和有源區(qū)環(huán)電隔離。
6. 如權(quán)利要求4或5所述半導(dǎo)體器件，其特征在于，所述有源區(qū)環(huán)的材料為硅、鍺、砷化 鎵或鍺硅，且所述硅、鍺、砷化鎵或鍺硅材料內(nèi)具有摻雜離子，所述摻雜離子為P型離子或η 型尚子。
7. 如權(quán)利要求6所述半導(dǎo)體器件，其特征在于，還包括：位于有源區(qū)環(huán)表面的金屬硅化 物層。
8. 如權(quán)利要求3所述半導(dǎo)體器件，其特征在于，還包括：位于半導(dǎo)體襯底和金屬環(huán)之間 的多晶硅環(huán)，所述多晶硅環(huán)的位置和圖形與所述金屬環(huán)對應(yīng)，且所述多晶硅環(huán)通過介質(zhì)層 與金屬環(huán)和半導(dǎo)體襯底電隔離。
9. 如權(quán)利要求5或8所述半導(dǎo)體器件，其特征在于，還包括：所述若干金屬環(huán)與所述導(dǎo) 電線連接的位置分別通過導(dǎo)電插塞與對應(yīng)的多晶硅環(huán)電連接。
10. 如權(quán)利要求3所述半導(dǎo)體器件，其特征在于，所述金屬環(huán)為單層結(jié)構(gòu)或多層堆疊結(jié) 構(gòu)。
11. 如權(quán)利要求3所述半導(dǎo)體器件，其特征在于，所述金屬環(huán)的材料為銅或鋁。
12. 如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述接地環(huán)包括：接地有源區(qū)環(huán)和接 地金屬環(huán)，所述接地金屬環(huán)與位于頂層的導(dǎo)電環(huán)處于同一層，所述接地有源區(qū)環(huán)位于所述 接地金屬環(huán)的正下方的半導(dǎo)體襯底表面，所述導(dǎo)電線與所述接地金屬環(huán)連接，且所述導(dǎo)電 線與接地金屬環(huán)的連接處通導(dǎo)電插塞與接地有源區(qū)環(huán)連接。
13. 如權(quán)利要求12所述半導(dǎo)體器件，其特征在于，所述接地有源區(qū)環(huán)的材料為硅、鍺、 砷化鎵或鍺娃，且所述娃、鍺、砷化鎵或鍺娃材料內(nèi)具有摻雜離子，所述摻雜離子為Ρ型離 子或η型離子；所述接地金屬環(huán)的材料為銅或鋁。
14. 如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述導(dǎo)電線為金屬線，所述金屬線的 材料為銅或錯。
15. 如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述接地屏蔽結(jié)構(gòu)中，每層同心導(dǎo)電 環(huán)的數(shù)量為2?100個。
16. 如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述導(dǎo)電環(huán)的形狀為三角形、正方形、 圓形或八邊形，所述導(dǎo)電環(huán)的寬度為0. 1微米?100微米。
17. 如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件為電感、變壓器或巴 倫。
18. 如權(quán)利要求1所述半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件投影于半導(dǎo)體襯底表 面的圖形位于所述接地屏蔽結(jié)構(gòu)投影于半導(dǎo)體襯底表面的圖形內(nèi)。
【文檔編號】H01L23/64GK104103630SQ201310113669
【公開日】2014年10月15日 申請日期:2013年4月2日 優(yōu)先權(quán)日:2013年4月2日
【發(fā)明者】程仁豪, 王西寧, 劉凌 申請人:中芯國際集成電路制造(上海)有限公司